液晶表示装置
【課題】静電破壊を抑制することが可能な液晶表示装置を提供することにある。
【解決手段】絶縁基板と、絶縁基板の上方において第１方向に沿って延出したゲート配線と、絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出しゲート配線及びソース配線から離間したガードリング配線と、ソース配線とガードリング配線との間においてガードリング配線に最も近く第２方向に沿って延出した第１配線と、ソース配線と第１配線との間において第１配線に最も近く第２方向に沿って延出した第２配線と、を備えた第１基板と、第１基板に対向した第２基板と、第１基板と第２基板との間に保持された液晶層と、を備え、第１配線は、ガードリング配線及び第２配線から離間し、第１配線とガードリング配線との最短距離が第１配線と第２配線との最短距離より長いことを特徴とする液晶表示装置。
【解決手段】絶縁基板と、絶縁基板の上方において第１方向に沿って延出したゲート配線と、絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出しゲート配線及びソース配線から離間したガードリング配線と、ソース配線とガードリング配線との間においてガードリング配線に最も近く第２方向に沿って延出した第１配線と、ソース配線と第１配線との間において第１配線に最も近く第２方向に沿って延出した第２配線と、を備えた第１基板と、第１基板に対向した第２基板と、第１基板と第２基板との間に保持された液晶層と、を備え、第１配線は、ガードリング配線及び第２配線から離間し、第１配線とガードリング配線との最短距離が第１配線と第２配線との最短距離より長いことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。
【０００３】
このような液晶表示装置において、製造過程あるいは製造後に帯電した静電気による静電破壊を防ぐために、基板周縁にガードリングを配置することが行われている。外部の静電気によって基板上に誘導された電荷はガードリングに集中し、他の配線に電荷が誘導されにくくなる。このため、液晶表示装置の故障の原因となる静電破壊が起こりにくくなる。しかしながら、ガードリングに誘導された電荷によって基板上の別の配線に電荷が誘導され、両者間に高電界が生じて放電が生じ、配線に接続されたスイッチング素子などが静電破壊されることがある。
【０００４】
例えば、特許文献１によれば、基板端部に他の配線と電気的に絶縁されて配置されたガードリングを有する液晶表示装置用基板及びその製造方法が開示されている。特に、このガードリングは、第１の抵抗率を有する導電膜で形成された下層部と、この下層部の上に第１の抵抗率より低い第２の抵抗率を有する導電膜で形成され所定の間隔で内周部と外周部とに分離された上層部とを備えている。このような構成により、ガードリングに高電位の静電気が帯電すると、内周部と外周部との間でアーク放電が生じ、ガードリングに帯電した電位が低下し、カードリングと他の配線との間にはアーク放電が生じないようにするものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２８７１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この発明の目的は、静電破壊を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
この発明の一態様によれば、
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記ソース配線と前記第１配線との間において前記第１配線に最も近く第２方向に沿って延出した第２配線と、を備えた第１基板と、前記第１基板に対向した第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１配線は、前記ガードリング配線及び前記第２配線から離間し、前記第１配線と前記ガードリング配線との最短距離が前記第１配線と前記第２配線との最短距離より長いことを特徴とする液晶表示装置が提供される。
【０００８】
この発明の他の態様によれば、
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記絶縁基板の端辺と前記ガードリング配線との間に配置され電気的にフローティング状態の金属パターンと、を備えた第１基板と、前記第１基板に対向した第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１配線は、前記ガードリング配線及び前記金属パターンから離間し、前記第１配線と前記ガードリング配線との最短距離が前記ガードリング配線と前記金属パターンとの最短距離より長いことを特徴とする液晶表示装置が提供される。
【０００９】
この発明の他の態様によれば、
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記ソース配線と前記第１配線との間において前記第１配線に最も近く第２方向に沿って延出した第２配線と、前記絶縁基板の端辺と前記ガードリング配線との間に配置され電気的にフローティング状態の金属パターンと、を備えた第１基板と、前記第１基板に対向した第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１配線は、前記ガードリング配線、前記第２配線、及び、前記金属パターンから離間し、前記第１配線と前記ガードリング配線との最短距離が前記第１配線と前記第２配線との最短距離より長く、且つ、前記第１配線と前記ガードリング配線との最短距離が前記ガードリング配線と前記金属パターンとの最短距離より長いことを特徴とする液晶表示装置が提供される。
【発明の効果】
【００１０】
この発明によれば、静電破壊を抑制することが可能な液晶表示装置を提供できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、この発明の一実施の形態における液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図３】図３は、図２に示した液晶表示パネルを構成するアレイ基板の断面構造を概略的に示す図である。
【図４】図４は、図２に示した液晶表示パネルを構成するアレイ基板を概略的に示す平面図である。
【図５】図５は、図４に示したガードリング配線と第１配線及び第２配線とを含む領域Ａを拡大した図である。
【図６】図６は、図４に示したガードリング配線と金属パターンとを含む領域Ｂを拡大した図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一態様について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１３】
図１は、本実施形態における液晶表示装置の構成を模式的に示す図である。
【００１４】
すなわち、液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３などを備えている。
【００１５】
液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数）。
【００１６】
駆動ＩＣチップ２及びフレキシブル配線基板３は、アレイ基板ＡＲに実装され、画素ＰＸの駆動に必要な信号を供給する信号供給源として機能する。
【００１７】
図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１８】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。各画素ＰＸは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、スイッチング素子ＳＷに電気的に接続された画素電極ＰＥ、液晶層ＬＱを介して画素電極ＰＥと対向するコモン電位の共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。
【００１９】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲート配線駆動回路ＧＤに接続されている。このようなゲート配線駆動回路ＧＤは、アクティブエリアＡＣＴを挟んで両側に形成されても良いが、図示した例では、一方の側にのみ形成されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソース配線駆動回路ＳＤに接続されている。図示した例では、各補助容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、アクティブエリアＡＣＴを挟んでゲート配線駆動回路ＧＤとは反対側に形成された補助容量線駆動回路ＣＤに接続されている。これらのゲート配線駆動回路ＧＤ、ソース配線駆動回路ＳＤ、及び、補助容量線駆動回路ＣＤは、例えば、アレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。
【００２０】
図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側に実装されている。また、液晶表示パネルＬＰＮには、フレキシブル配線基板を接続するための端子ＴＡ、ＴＢ、ＴＣが形成されている。複数の端子ＴＡは、端子ＴＢと端子ＴＣとの間に配置されており、各種配線を介して駆動ＩＣチップ２に接続されている。端子ＴＢ及びＴＣは、液晶表示パネルＬＰＮの周縁に配置されたガードリング配線ＧＲに接続されている。ガードリング配線ＧＲは、例えばコモン配線として機能し、共通電極ＣＥと電気的に接続されている。
【００２１】
なお、本実施形態においては、液晶表示パネルＬＰＮは、横電界モードを適用した構成であっても良いし、縦電界モードを適用した構成であっても良い。横電界モードを適用した液晶表示パネルＬＰＮは、アレイ基板ＡＲが画素電極ＰＥ及び共通電極ＣＥを備え、これらの間に形成される横電界（すなわち、基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。また、縦電界モードを適用した液晶表示パネルＬＰＮは、アレイ基板ＡＲが画素電極ＰＥを備え、対向基板ＣＴが共通電極ＣＥを備え、これらの間に形成される縦電界（すなわち基板の主面に略垂直な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。
【００２２】
図３は、図２に示した液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの断面構造を概略的に示す図である。
【００２３】
すなわち、アレイ基板ＡＲは、ガラス板などの光透過性を有する絶縁基板２０を用いて形成されている。このアレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、絶縁基板２０の上面にスイッチング素子ＳＷを備えている。ここに示したスイッチング素子ＳＷは、トップゲート型の薄膜トランジスタ（ＴＦＴ）である。このスイッチング素子ＳＷは、半導体層ＳＣを備えている。
【００２４】
この半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。このような半導体層ＳＣは、絶縁基板２０の上に配置され、ゲート絶縁膜２１によって覆われている。このゲート絶縁膜２１は、絶縁基板２０の上にも配置されている。
【００２５】
スイッチング素子ＳＷのゲート電極ＷＧは、ゲート絶縁膜２１の上に配置され、半導体層ＳＣの直上に位置している。ゲート電極ＷＧは、ゲート配線Ｇに電気的に接続されている。図示した例では、ゲート電極ＷＧは、ゲート配線Ｇと一体的に形成されている。また、補助容量線Ｃは、ゲート電極ＷＧと同層であるゲート絶縁膜２１の上に配置されている。
【００２６】
また、アクティブエリアＡＣＴの外側において、ガードリング配線ＧＲは、ゲート電極ＷＧと同層であるゲート絶縁膜２１の上に配置されている。
【００２７】
このようなゲート電極ＷＧ、ゲート配線Ｇ、補助容量線Ｃ、及び、ガードリング配線ＧＲは、第１層間絶縁膜２２によって覆われている。この第１層間絶縁膜２２は、ゲート絶縁膜２１の上にも配置されている。これらのゲート絶縁膜２１及び第１層間絶縁膜２２は、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。
【００２８】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第１層間絶縁膜２２の上に配置されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、ゲート絶縁膜２１及び第１層間絶縁膜２２を貫通するコンタクトホールを介して半導体層ＳＣにコンタクトしている。ソース電極ＷＳは、ソース配線Ｓに電気的に接続されている。図示した例では、ソース電極ＷＳは、ソース配線Ｓと一体的に形成されている。
【００２９】
これらのゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤは、例えば、モリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。ゲート電極ＷＧ、ゲート配線Ｇ、補助容量線Ｃ、及び、ガードリング配線ＧＲは、同一材料を用いて同一工程で形成される。ソース配線Ｓ、ソース電極ＷＳ、及び、ドレイン電極ＷＤは、同一材料を用いて同一工程で形成される。
【００３０】
ソース配線Ｓ、ソース電極ＷＳ、及び、ドレイン電極ＷＤは、第２層間絶縁膜２３によって覆われている。また、この第２層間絶縁膜２３は、第１層間絶縁膜２２の上にも配置されている。この第２層間絶縁膜２３は、例えば、紫外線硬化型樹脂や熱硬化型樹脂などの各種有機材料によって形成されている。
【００３１】
画素電極ＰＥは、第２層間絶縁膜２３の上に配置さている。この画素電極ＰＥは、第２層間絶縁膜２３を貫通するコンタクトホールを介してドレイン電極ＷＤに接続されている。また、画素電極ＰＥは、補助容量線Ｃの直上にも位置している。このような画素電極ＰＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。画素電極ＰＥ及び第２層間絶縁膜２３は、第１配向膜２４によって覆われている。
【００３２】
なお、共通電極ＣＥは図示されていないが、横電界モードを適用した構成では、アレイ基板ＡＲが画素電極ＰＥと電気的に絶縁された共通電極ＣＥを備え、縦電界モードを適用した構成では、図示しない対向基板が共通電極ＣＥを備えている。
【００３３】
図４は、図２に示した液晶表示パネルＬＰＮを構成するアレイ基板ＡＲを概略的に示す平面図である。なお、この図４においては、アクティブエリアＡＣＴの詳細については図示を省略する。
【００３４】
アレイ基板ＡＲを構成する絶縁基板２０は、略長方形状であり、第１方向Ｘに略平行な第１端辺２０Ａ及び第２端辺２０Ｂ、第２方向Ｙに略平行な第３端辺２０Ｃ及び第４端辺２０Ｄを有している。このような絶縁基板２０の上方には、ゲート配線Ｇ、補助容量線Ｃ、ソース配線Ｓ、ガードリング配線ＧＲ、ゲート配線駆動回路ＧＤ、ソース配線駆動回路ＳＤ、補助容量線駆動回路ＣＤ、端子ＴＡ、ＴＢ、ＴＣ、金属パターンＭＰなどが形成されている。
【００３５】
ゲート配線Ｇ及び補助容量線Ｃは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿って延出している。ソース配線Ｓは、アクティブエリアＡＣＴにおいて、第１方向Ｘに交差する第２方向Ｙに沿って延出している。ガードリング配線ＧＲは、アクティブエリアＡＣＴの外側に配置され、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓから離間している。
【００３６】
端子ＴＡ、ＴＢ、及び、ＴＣは、絶縁基板２０の第１端辺２０Ａの近傍に並んで配置されている。アレイ基板ＡＲにおいて、第１端辺２０ＡとアクティブエリアＡＣＴとの間には、駆動ＩＣチップ２が実装されている。複数の端子ＴＡと駆動ＩＣチップ２との間には、両者を電気的に接続する配線Ｗ１が形成されている。
【００３７】
ガードリング配線ＧＲは、途切れていない一連のリングとして形成される場合もあるが、ここに示した例では、その一端が端子ＴＢに接続されるとともにその他端が端子ＴＣに接続されており、端子ＴＢと端子ＴＣとの間で途切れている。なお、ガードリング配線ＧＲのパターンについては、図示した例に限らない。
【００３８】
このガードリング配線ＧＲは、絶縁基板２０の各端辺の近傍に相当する周縁部に配置されている。すなわち、ガードリング配線ＧＲは、第１端辺２０Ａの近傍の端子ＴＢから駆動ＩＣチップ２の外側を通り、第３端辺２０Ｃの近傍において第２方向Ｙに沿って延出し、第２端辺２０Ｂと第３端辺２０Ｃとが交差する角部近傍を経由して、第２端辺２０Ｂの近傍において第１方向Ｘに沿って延出し、第２端辺２０Ｂと第４端辺２０Ｄとが交差する角部近傍を経由して、第４端辺２０Ｄの近傍において第２方向Ｙに沿って延出し、さらに、駆動ＩＣチップ２の外側を通り、第１端辺２０Ａの近傍の端子ＴＣまで連続的に形成されている。
【００３９】
このようなガードリング配線ＧＲの一部、たとえば、第２端辺２０Ｂと第４端辺２０Ｄとが交差する角部近傍には、図示しない対向基板ＣＴに形成された共通電極ＣＥと電気的に接続される給電部ＳＰが形成される。この給電部ＳＰは、共通電極ＣＥと図示しない導電部材を介して電気的に接続される。
【００４０】
ソース配線駆動回路ＳＤは、アクティブエリアＡＣＴと第１端辺２０Ａとの間に形成され、ここでは、特に、アクティブエリアＡＣＴと駆動ＩＣチップ２との間に形成されている。このソース配線駆動回路ＳＤは、概ね第１方向Ｘに沿って延在している。このようなソース配線駆動回路ＳＤには、アクティブエリアＡＣＴの外側に引き出されたソース配線Ｓが接続されている。ソース配線駆動回路ＳＤと駆動ＩＣチップ２との間には、両者を電気的に接続する配線Ｗ２が形成されている。
【００４１】
ゲート配線駆動回路ＧＤは、アクティブエリアＡＣＴと第３端辺２０Ｃに沿ったガードリング配線ＧＲとの間に形成されている。このゲート配線駆動回路ＧＤは、概ね第２方向Ｙに沿って延在している。つまり、ガードリング配線ＧＲは、ゲート配線駆動回路ＧＤと第３端辺２０Ｃとの間に形成されている。このようなゲート配線駆動回路ＧＤには、アクティブエリアＡＣＴの外側に引き出されたゲート配線Ｇが接続されている。
【００４２】
ゲート配線駆動回路ＧＤと駆動ＩＣチップ２との間には、両者を電気的に接続する配線Ｗ３が形成されている。このような配線Ｗ３は、ガードリング配線ＧＲから離間し、しかもガードリング配線ＧＲよりも内側、つまりアクティブエリアＡＣＴ側に形成されている。
【００４３】
配線Ｗ３には、アクティブエリアＡＣＴのソース配線Ｓとアクティブエリア外のガードリング配線ＧＲとの間において第２方向Ｙに沿って延出した第１配線Ｗ３１及び第２配線Ｗ３２が含まれる。第１配線Ｗ３１は、ガードリング配線ＧＲから離間しているが、ガードリング配線ＧＲに最も近い配線である。第２配線Ｗ３２は、ソース配線Ｓと第１配線Ｗ３１との間において第１配線Ｗ３１に最も近い配線である。つまり、絶縁基板２０の第３端辺２０Ｃからゲート配線駆動回路ＧＤに向かって、ガードリング配線ＧＲ、第１配線Ｗ３１、第２配線Ｗ３２の順に並んでいる。
【００４４】
補助容量線駆動回路ＣＤは、アクティブエリアＡＣＴと第４端辺２０Ｄに沿ったガードリング配線ＧＲとの間に形成されている。この補助容量線駆動回路ＣＤは、概ね第２方向Ｙに沿って延在している。つまり、ガードリング配線ＧＲは、補助容量線駆動回路ＣＤと第４端辺２０Ｄとの間に形成されている。このような補助容量線駆動回路ＣＤには、アクティブエリアＡＣＴの外側に引き出された補助容量線Ｃが接続されている。
【００４５】
補助容量線駆動回路ＣＤと駆動ＩＣチップ２との間には、両者を電気的に接続する配線Ｗ４が形成されている。このような配線Ｗ４も配線Ｗ３と同様に、ガードリング配線ＧＲから離間し、しかもガードリング配線ＧＲよりも内側、つまりアクティブエリアＡＣＴ側に形成されている。
【００４６】
配線Ｗ４にも、アクティブエリアＡＣＴのソース配線Ｓとアクティブエリア外のガードリング配線ＧＲとの間において第２方向Ｙに沿って延出した第１配線Ｗ４１及び第２配線Ｗ４２が含まれる。この第１配線Ｗ４１は先に説明した第１配線Ｗ３１と同等であり、ガードリング配線ＧＲから離間しているが、ガードリング配線ＧＲに最も近い配線である。第２配線Ｗ４２は先に説明した第２配線Ｗ３２と同等であり、ソース配線Ｓと第１配線Ｗ４１との間において第１配線Ｗ４１に最も近い配線である。つまり、絶縁基板２０の第４端辺２０Ｄから補助容量線駆動回路ＣＤに向かって、ガードリング配線ＧＲ、第１配線Ｗ４１、第２配線Ｗ４２の順に並んでいる。
【００４７】
金属パターンＭＰは、絶縁基板２０のいずれかの端辺とガードリング配線ＧＲとの間に配置されている。このような金属パターンＭＰは、例えば、製造番号などが刻印されたマーク、アライメントに必要なマークなどであり、いずれの配線や回路にも接続されていない。つまり、金属パターンＭＰは、電気的にフローティング状態にある。図示した例では、金属パターンＭＰは、概略四角形状に形成され、第１端辺２０Ａと第３端辺２０Ｃとが交差する角部近傍に配置されている。なお、金属パターンＭＰが配置される位置については、図示した例に限らない。
【００４８】
次に、ガードリング配線ＧＲとその内側の配線との位置関係について説明する。
【００４９】
図５は、図４に示したガードリング配線ＧＲと第１配線Ｗ３１及び第２配線Ｗ３２とを含む領域Ａを拡大した図である。
【００５０】
第１配線Ｗ３１とガードリング配線ＧＲとの最短距離ｄＡは、第１配線Ｗ３１と第２配線Ｗ３２との最短距離ｄＢよりも長い（ｄＡ＞ｄＢ）。なお、ガードリング配線ＧＲ、第１配線Ｗ３１、及び、第２配線Ｗ３２は、同一層に配置されている場合（つまり、ゲート配線Ｇなどと同一層であるゲート絶縁膜２１の上に配置されている場合）もあるし、異なる層に配置されている場合（つまり、いずれかの配線がゲート配線Ｇなどと同一層であり、別の配線がソース配線Ｓなどと同一層である場合）もある。いずれの場合においても、本実施形態において最短距離とは、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面内における配線間の間隔に相当する。
【００５１】
図示した例では、最短距離ｄＡは、ガードリング配線ＧＲの第１配線Ｗ３１と向かい合う端辺から、第１配線Ｗ３１のガードリング配線ＧＲと向かい合う端辺までの第１方向Ｘに沿った距離に相当し、また、最短距離ｄＢは、第１配線Ｗ３１の第２配線Ｗ３２と向かい合う端辺から、第２配線Ｗ３２の第１配線Ｗ３１と向かい合う端辺までの第１方向Ｘに沿った距離に相当する。一例として、ｄＡが約１００μｍ程度であるのに対して、ｄＢは約１０μｍ程度である。
【００５２】
なお、ここでは、ガードリング配線ＧＲと第１配線Ｗ３１及び第２配線Ｗ３２との位置関係について図５を参照しながら説明したが、第４端辺２０Ｄ側のガードリング配線ＧＲと第１配線Ｗ４１及び第２配線Ｗ４２との位置関係についても同様であり、詳細な説明を省略する。
【００５３】
次に、ガードリング配線ＧＲとその外側の金属パターンＭＰとの位置関係について説明する。
【００５４】
図６は、図４に示したガードリング配線ＧＲと金属パターンＭＰとを含む領域Ｂを拡大した図である。
【００５５】
ガードリング配線ＧＲと金属パターンＭＰとの最短距離ｄＣは、先に説明した第１配線Ｗ３１とガードリング配線ＧＲとの最短距離ｄＡよりも短い（ｄＡ＞ｄＣ）。なお、ガードリング配線ＧＲ、及び、金属パターンＭＰは、同一層に配置されている場合もあるし、異なる層に配置されている場合もある。いずれの場合においても、本実施形態において最短距離とは、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面内における間隔に相当する。
【００５６】
図示した例では、最短距離ｄＣは、ガードリング配線ＧＲの金属パターンＭＰと向かい合う端辺から、金属パターンＭＰのガードリング配線ＧＲと向かい合う端辺までの第１方向Ｘに沿った距離に相当する。一例として、ｄＡが約１００μｍ程度であるのに対して、ｄＣは約２０μｍ程度である。
【００５７】
上述した構成のアレイ基板ＡＲを適用した場合、外部の静電気によってアレイ基板ＡＲ上に誘導される電荷は、アレイ基板ＡＲの周縁部に配置されたガードリング配線ＧＲに集中する。
【００５８】
本実施形態によれば、アレイ基板ＡＲは、ガードリング配線ＧＲ、ガードリング配線ＧＲの内側に隣接する配線、例えば第１配線Ｗ３１、第１配線Ｗ３１の内側に隣接する第２配線Ｗ３２を備え、第１配線Ｗ３１とガードリング配線ＧＲとの間の最短距離ｄＡは、第１配線Ｗ３１と第２配線Ｗ３２との間の最短距離ｄＢよりも長い。つまり、第２配線Ｗ３２は、第１配線Ｗ３１から距離ｄＡよりも小さい最短距離ｄＢを隔てた位置に形成されている。
【００５９】
これにより、ガードリング配線ＧＲに誘導された電荷がガードリング配線ＧＲの内側に誘導されたとしても、その電荷量を分散させることができる。つまり、第１配線Ｗ３１や第２配線Ｗ３２に電荷が誘導されるとしても、ガードリング配線ＧＲから第１配線Ｗ３１までの距離が長く、また、誘導された電荷は第１配線Ｗ３１と第２配線Ｗ３２とで分散されるため、結果として、第１配線Ｗ３１や第２配線Ｗ３２に誘導される電荷量が少なくなる。このため、ガードリング配線ＧＲとその内側の配線との間に高電界が生じにくくなり、両者の間の放電が抑制され、第１配線Ｗ３１や第２配線Ｗ３２などの各種配線に接続された薄膜トランジスタなどを含む各種回路の静電破壊を抑制することが可能となる。
【００６０】
同様に、ガードリング配線ＧＲと第１配線Ｗ４１との最短距離ｄＡは、第１配線Ｗ４１と第２配線Ｗ４２との最短距離ｄＢよりも長い。このため、第１配線Ｗ４１及び第２配線Ｗ４２に誘導される電荷量が少なくなり、同様の効果が得られる。
【００６１】
また、本実施形態によれば、アレイ基板ＡＲは、ガードリング配線ＧＲ、ガードリング配線ＧＲの内側に隣接する配線、例えば第１配線Ｗ３１、ガードリング配線ＧＲの外側に隣接する金属パターンＭＰを備え、第１配線Ｗ３１とガードリング配線ＧＲとの間の最短距離ｄＡは、ガードリング配線ＧＲと金属パターンＭＰとの間の最短距離ｄＣよりも長い。
【００６２】
これにより、ガードリング配線ＧＲに誘導された電荷は、その内側の第１配線Ｗ３１よりもその外側の金属パターンＭＰに誘導されやすくなる。このため、ガードリング配線ＧＲに誘導された電荷によって第１配線Ｗ３１に誘導される電荷量を低減することができ、その一方で、ガードリング配線ＧＲと金属パターンＭＰとの間での放電が発生しやすくなる。したがって、第１配線Ｗ３１や第２配線Ｗ３２などのガードリング配線ＧＲよりも内側に配置された各種配線と、ガードリング配線ＧＲとの間の放電が抑制され、第１配線Ｗ３１や第２配線Ｗ３２などの各種配線に接続された薄膜トランジスタなどを含む各種回路の静電破壊を抑制することが可能となる。
【００６３】
同様に、ガードリング配線ＧＲと第１配線Ｗ４１との最短距離ｄＡは、ガードリング配線ＧＲと金属パターンＭＰとの最短距離ｄＣよりも長い。このため、第１配線Ｗ４１に誘導される電荷量を低減することができ、その一方で、ガードリング配線ＧＲと金属パターンＭＰとの放電が発生しやすくなり、同様の効果が得られる。
【００６４】
なお、ガードリング配線ＧＲと金属パターンＭＰとの間の放電を誘起するために、ガードリング配線ＧＲと金属パターンＭＰとが最短距離ｄＣで並走する距離が長いことが望ましい。
【００６５】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００６６】
１…液晶表示装置
ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＡＣＴ…アクティブエリア ＰＸ…画素
Ｇ…ゲート配線 Ｃ…補助容量線 Ｓ…ソース配線
ＧＤ…ゲート配線駆動回路 ＳＤ…ソース配線駆動回路 ＣＤ…補助容量線駆動回路
ＴＡ…端子 ＴＢ…端子 ＴＣ…端子
ＧＲ…ガードリング配線
ＭＰ…金属パターン
Ｗ３１…第１配線 Ｗ３２…第２配線
【技術分野】
【０００１】
この発明は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。
【０００３】
このような液晶表示装置において、製造過程あるいは製造後に帯電した静電気による静電破壊を防ぐために、基板周縁にガードリングを配置することが行われている。外部の静電気によって基板上に誘導された電荷はガードリングに集中し、他の配線に電荷が誘導されにくくなる。このため、液晶表示装置の故障の原因となる静電破壊が起こりにくくなる。しかしながら、ガードリングに誘導された電荷によって基板上の別の配線に電荷が誘導され、両者間に高電界が生じて放電が生じ、配線に接続されたスイッチング素子などが静電破壊されることがある。
【０００４】
例えば、特許文献１によれば、基板端部に他の配線と電気的に絶縁されて配置されたガードリングを有する液晶表示装置用基板及びその製造方法が開示されている。特に、このガードリングは、第１の抵抗率を有する導電膜で形成された下層部と、この下層部の上に第１の抵抗率より低い第２の抵抗率を有する導電膜で形成され所定の間隔で内周部と外周部とに分離された上層部とを備えている。このような構成により、ガードリングに高電位の静電気が帯電すると、内周部と外周部との間でアーク放電が生じ、ガードリングに帯電した電位が低下し、カードリングと他の配線との間にはアーク放電が生じないようにするものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２８７１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この発明の目的は、静電破壊を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
この発明の一態様によれば、
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記ソース配線と前記第１配線との間において前記第１配線に最も近く第２方向に沿って延出した第２配線と、を備えた第１基板と、前記第１基板に対向した第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１配線は、前記ガードリング配線及び前記第２配線から離間し、前記第１配線と前記ガードリング配線との最短距離が前記第１配線と前記第２配線との最短距離より長いことを特徴とする液晶表示装置が提供される。
【０００８】
この発明の他の態様によれば、
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記絶縁基板の端辺と前記ガードリング配線との間に配置され電気的にフローティング状態の金属パターンと、を備えた第１基板と、前記第１基板に対向した第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１配線は、前記ガードリング配線及び前記金属パターンから離間し、前記第１配線と前記ガードリング配線との最短距離が前記ガードリング配線と前記金属パターンとの最短距離より長いことを特徴とする液晶表示装置が提供される。
【０００９】
この発明の他の態様によれば、
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記ソース配線と前記第１配線との間において前記第１配線に最も近く第２方向に沿って延出した第２配線と、前記絶縁基板の端辺と前記ガードリング配線との間に配置され電気的にフローティング状態の金属パターンと、を備えた第１基板と、前記第１基板に対向した第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１配線は、前記ガードリング配線、前記第２配線、及び、前記金属パターンから離間し、前記第１配線と前記ガードリング配線との最短距離が前記第１配線と前記第２配線との最短距離より長く、且つ、前記第１配線と前記ガードリング配線との最短距離が前記ガードリング配線と前記金属パターンとの最短距離より長いことを特徴とする液晶表示装置が提供される。
【発明の効果】
【００１０】
この発明によれば、静電破壊を抑制することが可能な液晶表示装置を提供できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、この発明の一実施の形態における液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図３】図３は、図２に示した液晶表示パネルを構成するアレイ基板の断面構造を概略的に示す図である。
【図４】図４は、図２に示した液晶表示パネルを構成するアレイ基板を概略的に示す平面図である。
【図５】図５は、図４に示したガードリング配線と第１配線及び第２配線とを含む領域Ａを拡大した図である。
【図６】図６は、図４に示したガードリング配線と金属パターンとを含む領域Ｂを拡大した図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一態様について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１３】
図１は、本実施形態における液晶表示装置の構成を模式的に示す図である。
【００１４】
すなわち、液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３などを備えている。
【００１５】
液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数）。
【００１６】
駆動ＩＣチップ２及びフレキシブル配線基板３は、アレイ基板ＡＲに実装され、画素ＰＸの駆動に必要な信号を供給する信号供給源として機能する。
【００１７】
図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１８】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。各画素ＰＸは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、スイッチング素子ＳＷに電気的に接続された画素電極ＰＥ、液晶層ＬＱを介して画素電極ＰＥと対向するコモン電位の共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。
【００１９】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲート配線駆動回路ＧＤに接続されている。このようなゲート配線駆動回路ＧＤは、アクティブエリアＡＣＴを挟んで両側に形成されても良いが、図示した例では、一方の側にのみ形成されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソース配線駆動回路ＳＤに接続されている。図示した例では、各補助容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、アクティブエリアＡＣＴを挟んでゲート配線駆動回路ＧＤとは反対側に形成された補助容量線駆動回路ＣＤに接続されている。これらのゲート配線駆動回路ＧＤ、ソース配線駆動回路ＳＤ、及び、補助容量線駆動回路ＣＤは、例えば、アレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。
【００２０】
図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側に実装されている。また、液晶表示パネルＬＰＮには、フレキシブル配線基板を接続するための端子ＴＡ、ＴＢ、ＴＣが形成されている。複数の端子ＴＡは、端子ＴＢと端子ＴＣとの間に配置されており、各種配線を介して駆動ＩＣチップ２に接続されている。端子ＴＢ及びＴＣは、液晶表示パネルＬＰＮの周縁に配置されたガードリング配線ＧＲに接続されている。ガードリング配線ＧＲは、例えばコモン配線として機能し、共通電極ＣＥと電気的に接続されている。
【００２１】
なお、本実施形態においては、液晶表示パネルＬＰＮは、横電界モードを適用した構成であっても良いし、縦電界モードを適用した構成であっても良い。横電界モードを適用した液晶表示パネルＬＰＮは、アレイ基板ＡＲが画素電極ＰＥ及び共通電極ＣＥを備え、これらの間に形成される横電界（すなわち、基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。また、縦電界モードを適用した液晶表示パネルＬＰＮは、アレイ基板ＡＲが画素電極ＰＥを備え、対向基板ＣＴが共通電極ＣＥを備え、これらの間に形成される縦電界（すなわち基板の主面に略垂直な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。
【００２２】
図３は、図２に示した液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの断面構造を概略的に示す図である。
【００２３】
すなわち、アレイ基板ＡＲは、ガラス板などの光透過性を有する絶縁基板２０を用いて形成されている。このアレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、絶縁基板２０の上面にスイッチング素子ＳＷを備えている。ここに示したスイッチング素子ＳＷは、トップゲート型の薄膜トランジスタ（ＴＦＴ）である。このスイッチング素子ＳＷは、半導体層ＳＣを備えている。
【００２４】
この半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。このような半導体層ＳＣは、絶縁基板２０の上に配置され、ゲート絶縁膜２１によって覆われている。このゲート絶縁膜２１は、絶縁基板２０の上にも配置されている。
【００２５】
スイッチング素子ＳＷのゲート電極ＷＧは、ゲート絶縁膜２１の上に配置され、半導体層ＳＣの直上に位置している。ゲート電極ＷＧは、ゲート配線Ｇに電気的に接続されている。図示した例では、ゲート電極ＷＧは、ゲート配線Ｇと一体的に形成されている。また、補助容量線Ｃは、ゲート電極ＷＧと同層であるゲート絶縁膜２１の上に配置されている。
【００２６】
また、アクティブエリアＡＣＴの外側において、ガードリング配線ＧＲは、ゲート電極ＷＧと同層であるゲート絶縁膜２１の上に配置されている。
【００２７】
このようなゲート電極ＷＧ、ゲート配線Ｇ、補助容量線Ｃ、及び、ガードリング配線ＧＲは、第１層間絶縁膜２２によって覆われている。この第１層間絶縁膜２２は、ゲート絶縁膜２１の上にも配置されている。これらのゲート絶縁膜２１及び第１層間絶縁膜２２は、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。
【００２８】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第１層間絶縁膜２２の上に配置されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、ゲート絶縁膜２１及び第１層間絶縁膜２２を貫通するコンタクトホールを介して半導体層ＳＣにコンタクトしている。ソース電極ＷＳは、ソース配線Ｓに電気的に接続されている。図示した例では、ソース電極ＷＳは、ソース配線Ｓと一体的に形成されている。
【００２９】
これらのゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤは、例えば、モリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。ゲート電極ＷＧ、ゲート配線Ｇ、補助容量線Ｃ、及び、ガードリング配線ＧＲは、同一材料を用いて同一工程で形成される。ソース配線Ｓ、ソース電極ＷＳ、及び、ドレイン電極ＷＤは、同一材料を用いて同一工程で形成される。
【００３０】
ソース配線Ｓ、ソース電極ＷＳ、及び、ドレイン電極ＷＤは、第２層間絶縁膜２３によって覆われている。また、この第２層間絶縁膜２３は、第１層間絶縁膜２２の上にも配置されている。この第２層間絶縁膜２３は、例えば、紫外線硬化型樹脂や熱硬化型樹脂などの各種有機材料によって形成されている。
【００３１】
画素電極ＰＥは、第２層間絶縁膜２３の上に配置さている。この画素電極ＰＥは、第２層間絶縁膜２３を貫通するコンタクトホールを介してドレイン電極ＷＤに接続されている。また、画素電極ＰＥは、補助容量線Ｃの直上にも位置している。このような画素電極ＰＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。画素電極ＰＥ及び第２層間絶縁膜２３は、第１配向膜２４によって覆われている。
【００３２】
なお、共通電極ＣＥは図示されていないが、横電界モードを適用した構成では、アレイ基板ＡＲが画素電極ＰＥと電気的に絶縁された共通電極ＣＥを備え、縦電界モードを適用した構成では、図示しない対向基板が共通電極ＣＥを備えている。
【００３３】
図４は、図２に示した液晶表示パネルＬＰＮを構成するアレイ基板ＡＲを概略的に示す平面図である。なお、この図４においては、アクティブエリアＡＣＴの詳細については図示を省略する。
【００３４】
アレイ基板ＡＲを構成する絶縁基板２０は、略長方形状であり、第１方向Ｘに略平行な第１端辺２０Ａ及び第２端辺２０Ｂ、第２方向Ｙに略平行な第３端辺２０Ｃ及び第４端辺２０Ｄを有している。このような絶縁基板２０の上方には、ゲート配線Ｇ、補助容量線Ｃ、ソース配線Ｓ、ガードリング配線ＧＲ、ゲート配線駆動回路ＧＤ、ソース配線駆動回路ＳＤ、補助容量線駆動回路ＣＤ、端子ＴＡ、ＴＢ、ＴＣ、金属パターンＭＰなどが形成されている。
【００３５】
ゲート配線Ｇ及び補助容量線Ｃは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿って延出している。ソース配線Ｓは、アクティブエリアＡＣＴにおいて、第１方向Ｘに交差する第２方向Ｙに沿って延出している。ガードリング配線ＧＲは、アクティブエリアＡＣＴの外側に配置され、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓから離間している。
【００３６】
端子ＴＡ、ＴＢ、及び、ＴＣは、絶縁基板２０の第１端辺２０Ａの近傍に並んで配置されている。アレイ基板ＡＲにおいて、第１端辺２０ＡとアクティブエリアＡＣＴとの間には、駆動ＩＣチップ２が実装されている。複数の端子ＴＡと駆動ＩＣチップ２との間には、両者を電気的に接続する配線Ｗ１が形成されている。
【００３７】
ガードリング配線ＧＲは、途切れていない一連のリングとして形成される場合もあるが、ここに示した例では、その一端が端子ＴＢに接続されるとともにその他端が端子ＴＣに接続されており、端子ＴＢと端子ＴＣとの間で途切れている。なお、ガードリング配線ＧＲのパターンについては、図示した例に限らない。
【００３８】
このガードリング配線ＧＲは、絶縁基板２０の各端辺の近傍に相当する周縁部に配置されている。すなわち、ガードリング配線ＧＲは、第１端辺２０Ａの近傍の端子ＴＢから駆動ＩＣチップ２の外側を通り、第３端辺２０Ｃの近傍において第２方向Ｙに沿って延出し、第２端辺２０Ｂと第３端辺２０Ｃとが交差する角部近傍を経由して、第２端辺２０Ｂの近傍において第１方向Ｘに沿って延出し、第２端辺２０Ｂと第４端辺２０Ｄとが交差する角部近傍を経由して、第４端辺２０Ｄの近傍において第２方向Ｙに沿って延出し、さらに、駆動ＩＣチップ２の外側を通り、第１端辺２０Ａの近傍の端子ＴＣまで連続的に形成されている。
【００３９】
このようなガードリング配線ＧＲの一部、たとえば、第２端辺２０Ｂと第４端辺２０Ｄとが交差する角部近傍には、図示しない対向基板ＣＴに形成された共通電極ＣＥと電気的に接続される給電部ＳＰが形成される。この給電部ＳＰは、共通電極ＣＥと図示しない導電部材を介して電気的に接続される。
【００４０】
ソース配線駆動回路ＳＤは、アクティブエリアＡＣＴと第１端辺２０Ａとの間に形成され、ここでは、特に、アクティブエリアＡＣＴと駆動ＩＣチップ２との間に形成されている。このソース配線駆動回路ＳＤは、概ね第１方向Ｘに沿って延在している。このようなソース配線駆動回路ＳＤには、アクティブエリアＡＣＴの外側に引き出されたソース配線Ｓが接続されている。ソース配線駆動回路ＳＤと駆動ＩＣチップ２との間には、両者を電気的に接続する配線Ｗ２が形成されている。
【００４１】
ゲート配線駆動回路ＧＤは、アクティブエリアＡＣＴと第３端辺２０Ｃに沿ったガードリング配線ＧＲとの間に形成されている。このゲート配線駆動回路ＧＤは、概ね第２方向Ｙに沿って延在している。つまり、ガードリング配線ＧＲは、ゲート配線駆動回路ＧＤと第３端辺２０Ｃとの間に形成されている。このようなゲート配線駆動回路ＧＤには、アクティブエリアＡＣＴの外側に引き出されたゲート配線Ｇが接続されている。
【００４２】
ゲート配線駆動回路ＧＤと駆動ＩＣチップ２との間には、両者を電気的に接続する配線Ｗ３が形成されている。このような配線Ｗ３は、ガードリング配線ＧＲから離間し、しかもガードリング配線ＧＲよりも内側、つまりアクティブエリアＡＣＴ側に形成されている。
【００４３】
配線Ｗ３には、アクティブエリアＡＣＴのソース配線Ｓとアクティブエリア外のガードリング配線ＧＲとの間において第２方向Ｙに沿って延出した第１配線Ｗ３１及び第２配線Ｗ３２が含まれる。第１配線Ｗ３１は、ガードリング配線ＧＲから離間しているが、ガードリング配線ＧＲに最も近い配線である。第２配線Ｗ３２は、ソース配線Ｓと第１配線Ｗ３１との間において第１配線Ｗ３１に最も近い配線である。つまり、絶縁基板２０の第３端辺２０Ｃからゲート配線駆動回路ＧＤに向かって、ガードリング配線ＧＲ、第１配線Ｗ３１、第２配線Ｗ３２の順に並んでいる。
【００４４】
補助容量線駆動回路ＣＤは、アクティブエリアＡＣＴと第４端辺２０Ｄに沿ったガードリング配線ＧＲとの間に形成されている。この補助容量線駆動回路ＣＤは、概ね第２方向Ｙに沿って延在している。つまり、ガードリング配線ＧＲは、補助容量線駆動回路ＣＤと第４端辺２０Ｄとの間に形成されている。このような補助容量線駆動回路ＣＤには、アクティブエリアＡＣＴの外側に引き出された補助容量線Ｃが接続されている。
【００４５】
補助容量線駆動回路ＣＤと駆動ＩＣチップ２との間には、両者を電気的に接続する配線Ｗ４が形成されている。このような配線Ｗ４も配線Ｗ３と同様に、ガードリング配線ＧＲから離間し、しかもガードリング配線ＧＲよりも内側、つまりアクティブエリアＡＣＴ側に形成されている。
【００４６】
配線Ｗ４にも、アクティブエリアＡＣＴのソース配線Ｓとアクティブエリア外のガードリング配線ＧＲとの間において第２方向Ｙに沿って延出した第１配線Ｗ４１及び第２配線Ｗ４２が含まれる。この第１配線Ｗ４１は先に説明した第１配線Ｗ３１と同等であり、ガードリング配線ＧＲから離間しているが、ガードリング配線ＧＲに最も近い配線である。第２配線Ｗ４２は先に説明した第２配線Ｗ３２と同等であり、ソース配線Ｓと第１配線Ｗ４１との間において第１配線Ｗ４１に最も近い配線である。つまり、絶縁基板２０の第４端辺２０Ｄから補助容量線駆動回路ＣＤに向かって、ガードリング配線ＧＲ、第１配線Ｗ４１、第２配線Ｗ４２の順に並んでいる。
【００４７】
金属パターンＭＰは、絶縁基板２０のいずれかの端辺とガードリング配線ＧＲとの間に配置されている。このような金属パターンＭＰは、例えば、製造番号などが刻印されたマーク、アライメントに必要なマークなどであり、いずれの配線や回路にも接続されていない。つまり、金属パターンＭＰは、電気的にフローティング状態にある。図示した例では、金属パターンＭＰは、概略四角形状に形成され、第１端辺２０Ａと第３端辺２０Ｃとが交差する角部近傍に配置されている。なお、金属パターンＭＰが配置される位置については、図示した例に限らない。
【００４８】
次に、ガードリング配線ＧＲとその内側の配線との位置関係について説明する。
【００４９】
図５は、図４に示したガードリング配線ＧＲと第１配線Ｗ３１及び第２配線Ｗ３２とを含む領域Ａを拡大した図である。
【００５０】
第１配線Ｗ３１とガードリング配線ＧＲとの最短距離ｄＡは、第１配線Ｗ３１と第２配線Ｗ３２との最短距離ｄＢよりも長い（ｄＡ＞ｄＢ）。なお、ガードリング配線ＧＲ、第１配線Ｗ３１、及び、第２配線Ｗ３２は、同一層に配置されている場合（つまり、ゲート配線Ｇなどと同一層であるゲート絶縁膜２１の上に配置されている場合）もあるし、異なる層に配置されている場合（つまり、いずれかの配線がゲート配線Ｇなどと同一層であり、別の配線がソース配線Ｓなどと同一層である場合）もある。いずれの場合においても、本実施形態において最短距離とは、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面内における配線間の間隔に相当する。
【００５１】
図示した例では、最短距離ｄＡは、ガードリング配線ＧＲの第１配線Ｗ３１と向かい合う端辺から、第１配線Ｗ３１のガードリング配線ＧＲと向かい合う端辺までの第１方向Ｘに沿った距離に相当し、また、最短距離ｄＢは、第１配線Ｗ３１の第２配線Ｗ３２と向かい合う端辺から、第２配線Ｗ３２の第１配線Ｗ３１と向かい合う端辺までの第１方向Ｘに沿った距離に相当する。一例として、ｄＡが約１００μｍ程度であるのに対して、ｄＢは約１０μｍ程度である。
【００５２】
なお、ここでは、ガードリング配線ＧＲと第１配線Ｗ３１及び第２配線Ｗ３２との位置関係について図５を参照しながら説明したが、第４端辺２０Ｄ側のガードリング配線ＧＲと第１配線Ｗ４１及び第２配線Ｗ４２との位置関係についても同様であり、詳細な説明を省略する。
【００５３】
次に、ガードリング配線ＧＲとその外側の金属パターンＭＰとの位置関係について説明する。
【００５４】
図６は、図４に示したガードリング配線ＧＲと金属パターンＭＰとを含む領域Ｂを拡大した図である。
【００５５】
ガードリング配線ＧＲと金属パターンＭＰとの最短距離ｄＣは、先に説明した第１配線Ｗ３１とガードリング配線ＧＲとの最短距離ｄＡよりも短い（ｄＡ＞ｄＣ）。なお、ガードリング配線ＧＲ、及び、金属パターンＭＰは、同一層に配置されている場合もあるし、異なる層に配置されている場合もある。いずれの場合においても、本実施形態において最短距離とは、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面内における間隔に相当する。
【００５６】
図示した例では、最短距離ｄＣは、ガードリング配線ＧＲの金属パターンＭＰと向かい合う端辺から、金属パターンＭＰのガードリング配線ＧＲと向かい合う端辺までの第１方向Ｘに沿った距離に相当する。一例として、ｄＡが約１００μｍ程度であるのに対して、ｄＣは約２０μｍ程度である。
【００５７】
上述した構成のアレイ基板ＡＲを適用した場合、外部の静電気によってアレイ基板ＡＲ上に誘導される電荷は、アレイ基板ＡＲの周縁部に配置されたガードリング配線ＧＲに集中する。
【００５８】
本実施形態によれば、アレイ基板ＡＲは、ガードリング配線ＧＲ、ガードリング配線ＧＲの内側に隣接する配線、例えば第１配線Ｗ３１、第１配線Ｗ３１の内側に隣接する第２配線Ｗ３２を備え、第１配線Ｗ３１とガードリング配線ＧＲとの間の最短距離ｄＡは、第１配線Ｗ３１と第２配線Ｗ３２との間の最短距離ｄＢよりも長い。つまり、第２配線Ｗ３２は、第１配線Ｗ３１から距離ｄＡよりも小さい最短距離ｄＢを隔てた位置に形成されている。
【００５９】
これにより、ガードリング配線ＧＲに誘導された電荷がガードリング配線ＧＲの内側に誘導されたとしても、その電荷量を分散させることができる。つまり、第１配線Ｗ３１や第２配線Ｗ３２に電荷が誘導されるとしても、ガードリング配線ＧＲから第１配線Ｗ３１までの距離が長く、また、誘導された電荷は第１配線Ｗ３１と第２配線Ｗ３２とで分散されるため、結果として、第１配線Ｗ３１や第２配線Ｗ３２に誘導される電荷量が少なくなる。このため、ガードリング配線ＧＲとその内側の配線との間に高電界が生じにくくなり、両者の間の放電が抑制され、第１配線Ｗ３１や第２配線Ｗ３２などの各種配線に接続された薄膜トランジスタなどを含む各種回路の静電破壊を抑制することが可能となる。
【００６０】
同様に、ガードリング配線ＧＲと第１配線Ｗ４１との最短距離ｄＡは、第１配線Ｗ４１と第２配線Ｗ４２との最短距離ｄＢよりも長い。このため、第１配線Ｗ４１及び第２配線Ｗ４２に誘導される電荷量が少なくなり、同様の効果が得られる。
【００６１】
また、本実施形態によれば、アレイ基板ＡＲは、ガードリング配線ＧＲ、ガードリング配線ＧＲの内側に隣接する配線、例えば第１配線Ｗ３１、ガードリング配線ＧＲの外側に隣接する金属パターンＭＰを備え、第１配線Ｗ３１とガードリング配線ＧＲとの間の最短距離ｄＡは、ガードリング配線ＧＲと金属パターンＭＰとの間の最短距離ｄＣよりも長い。
【００６２】
これにより、ガードリング配線ＧＲに誘導された電荷は、その内側の第１配線Ｗ３１よりもその外側の金属パターンＭＰに誘導されやすくなる。このため、ガードリング配線ＧＲに誘導された電荷によって第１配線Ｗ３１に誘導される電荷量を低減することができ、その一方で、ガードリング配線ＧＲと金属パターンＭＰとの間での放電が発生しやすくなる。したがって、第１配線Ｗ３１や第２配線Ｗ３２などのガードリング配線ＧＲよりも内側に配置された各種配線と、ガードリング配線ＧＲとの間の放電が抑制され、第１配線Ｗ３１や第２配線Ｗ３２などの各種配線に接続された薄膜トランジスタなどを含む各種回路の静電破壊を抑制することが可能となる。
【００６３】
同様に、ガードリング配線ＧＲと第１配線Ｗ４１との最短距離ｄＡは、ガードリング配線ＧＲと金属パターンＭＰとの最短距離ｄＣよりも長い。このため、第１配線Ｗ４１に誘導される電荷量を低減することができ、その一方で、ガードリング配線ＧＲと金属パターンＭＰとの放電が発生しやすくなり、同様の効果が得られる。
【００６４】
なお、ガードリング配線ＧＲと金属パターンＭＰとの間の放電を誘起するために、ガードリング配線ＧＲと金属パターンＭＰとが最短距離ｄＣで並走する距離が長いことが望ましい。
【００６５】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００６６】
１…液晶表示装置
ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＡＣＴ…アクティブエリア ＰＸ…画素
Ｇ…ゲート配線 Ｃ…補助容量線 Ｓ…ソース配線
ＧＤ…ゲート配線駆動回路 ＳＤ…ソース配線駆動回路 ＣＤ…補助容量線駆動回路
ＴＡ…端子 ＴＢ…端子 ＴＣ…端子
ＧＲ…ガードリング配線
ＭＰ…金属パターン
Ｗ３１…第１配線 Ｗ３２…第２配線
【特許請求の範囲】
【請求項１】
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記ソース配線と前記第１配線との間において前記第１配線に最も近く第２方向に沿って延出した第２配線と、を備えた第１基板と、
前記第１基板に対向した第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
前記第１配線は、前記ガードリング配線及び前記第２配線から離間し、前記第１配線と前記ガードリング配線との最短距離が前記第１配線と前記第２配線との最短距離より長いことを特徴とする液晶表示装置。
【請求項２】
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記絶縁基板の端辺と前記ガードリング配線との間に配置され電気的にフローティング状態の金属パターンと、を備えた第１基板と、
前記第１基板に対向した第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
前記第１配線は、前記ガードリング配線及び前記金属パターンから離間し、前記第１配線と前記ガードリング配線との最短距離が前記ガードリング配線と前記金属パターンとの最短距離より長いことを特徴とする液晶表示装置。
【請求項３】
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記ソース配線と前記第１配線との間において前記第１配線に最も近く第２方向に沿って延出した第２配線と、前記絶縁基板の端辺と前記ガードリング配線との間に配置され電気的にフローティング状態の金属パターンと、を備えた第１基板と、
前記第１基板に対向した第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
前記第１配線は、前記ガードリング配線、前記第２配線、及び、前記金属パターンから離間し、前記第１配線と前記ガードリング配線との最短距離が前記第１配線と前記第２配線との最短距離より長く、且つ、前記第１配線と前記ガードリング配線との最短距離が前記ガードリング配線と前記金属パターンとの最短距離より長いことを特徴とする液晶表示装置。
【請求項４】
前記第２基板は、前記ガードリング配線と電気的に接続された共通電極を備えたことを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記第１基板は、さらに、第２方向に沿って延在した駆動回路を備え、
前記ガードリング配線は、前記駆動回路と第２方向に沿った前記絶縁基板の端辺との間に形成されたことを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項１】
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記ソース配線と前記第１配線との間において前記第１配線に最も近く第２方向に沿って延出した第２配線と、を備えた第１基板と、
前記第１基板に対向した第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
前記第１配線は、前記ガードリング配線及び前記第２配線から離間し、前記第１配線と前記ガードリング配線との最短距離が前記第１配線と前記第２配線との最短距離より長いことを特徴とする液晶表示装置。
【請求項２】
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記絶縁基板の端辺と前記ガードリング配線との間に配置され電気的にフローティング状態の金属パターンと、を備えた第１基板と、
前記第１基板に対向した第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
前記第１配線は、前記ガードリング配線及び前記金属パターンから離間し、前記第１配線と前記ガードリング配線との最短距離が前記ガードリング配線と前記金属パターンとの最短距離より長いことを特徴とする液晶表示装置。
【請求項３】
絶縁基板と、前記絶縁基板の上方において第１方向に沿って延出したゲート配線と、前記絶縁基板の上方において第１方向に交差する第２方向に沿って延出したソース配線と、少なくとも第２方向に沿って延出し前記ゲート配線及び前記ソース配線から離間したガードリング配線と、前記ソース配線と前記ガードリング配線との間において前記ガードリング配線に最も近く第２方向に沿って延出した第１配線と、前記ソース配線と前記第１配線との間において前記第１配線に最も近く第２方向に沿って延出した第２配線と、前記絶縁基板の端辺と前記ガードリング配線との間に配置され電気的にフローティング状態の金属パターンと、を備えた第１基板と、
前記第１基板に対向した第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
前記第１配線は、前記ガードリング配線、前記第２配線、及び、前記金属パターンから離間し、前記第１配線と前記ガードリング配線との最短距離が前記第１配線と前記第２配線との最短距離より長く、且つ、前記第１配線と前記ガードリング配線との最短距離が前記ガードリング配線と前記金属パターンとの最短距離より長いことを特徴とする液晶表示装置。
【請求項４】
前記第２基板は、前記ガードリング配線と電気的に接続された共通電極を備えたことを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記第１基板は、さらに、第２方向に沿って延在した駆動回路を備え、
前記ガードリング配線は、前記駆動回路と第２方向に沿った前記絶縁基板の端辺との間に形成されたことを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−２３２６４１（Ｐ２０１１−２３２６４１Ａ）
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願番号】特願２０１０−１０４２２１（Ｐ２０１０−１０４２２１）
【出願日】平成２２年４月２８日（２０１０．４．２８）
【出願人】（３０２０２０２０７）東芝モバイルディスプレイ株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願日】平成２２年４月２８日（２０１０．４．２８）
【出願人】（３０２０２０２０７）東芝モバイルディスプレイ株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]