液晶表示装置
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に係り、特に薄膜トランジスタを用いたアクティブマトリックス型液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は薄型・軽量であり、低電圧駆動が可能で更にカラ―化も容易である等の特徴を有し、近年、パ―ソナルコンピュ―タ，ワ―プロなどの表示装置として利用されている。中でも各画素毎に、スイッチング素子として薄膜トランジスタを設けたいわゆるアクティブマトリックス型液晶表示装置は、多画素にしてもコントラスト，レスポンス等の劣化がなく、更に、中間調表示も可能であることから、フルカラ―テレビや、ＯＡ用の表示装置として最適な方式である。
【０００３】このアクティブマトリックス型液晶表示装置は、２枚の平面ガラスからなる基板（アレイ基板，対向基板）と、これら基板間に挟まれた液晶層とからなる基本構成をとっている。一方のガラス基板、即ち、対向基板上には、各画素に対応したカラ―フィルタ―配列と、透明電極（対向電極）とが形成されており、アレイ基板には、マトリックス状に配列された透明電極からなる画素電極と、各画素電極にソ―ス電極が接続された薄膜トランジスタが設けられている。薄膜トランジスタのゲ―ト電極は、Ｘ方向に設けられたゲ−ト線に接続され、ドレイン電極はゲ−ト線と直角方向に設けられたデ―タ線に接続されている。
【０００４】このように構成された液晶表示装置では、ゲ−ト線及びデ−タ線に線順次方式と呼ばれるタイミングで電気信号を印加することにより、各画素電極の表示に対応した電圧を選択的に印加することができる。液晶の配向は、即ち、光透過率は、対向電極と画素電極との電位差で制御でき、これにより任意の表示が可能となる。詳細は、Ｔ．Ｐ．Ｂｒｏｄｙらの文献（ＩＥＥＥ Ｔｖａｎｓ ｏｎ Ｅｌｅｃｔ．Ｄｅｕ．Ｖｏｌ ＥＤ−２０，Ｎｏｖ．１９７３，ｐｐ．９９５−１００１）に述べられている。
【０００５】しかしながら、このような液晶表示装置では、液晶層の寄生容量や薄膜トランジスタの寄生容量などが原因して、薄膜トランジスタがオン状態からオフ状態及びオフ状態からオン状態に制御される際に、画素電極電位に非線形なスイッチングノイズが重畳するため、表示特性が劣化したり、直流成分により液晶層が劣化するという問題があった。
【０００６】このようなスイッチングノイズを除去する方法として補償駆動法がある。図５（ａ）はこの方法を実現するための液晶表示装置の要部構成を示す等価回路図であり、図５（ｂ）は同液晶表示装置の印加電圧波形である。なお、図中ＶCOM は対向電極電位を表している。
【０００７】この液晶表示装置の特徴は、ゲ−ト線Ｇ1 ，Ｇ2 ，…と液晶層ＬＣ11，ＬＣ21，…との間に補償用キャパシタＣ11，Ｃ21，…を挿設し、ゲ−ト線Ｇ1 ，Ｇ2 ，…にそれぞれ図４（ｂ）に示すようなゲ−トパルス信号ＶG1，ＶG2，…を印加することにある。この結果、所定の時間間隔でゲ−トパルス信号ＶG1，ＶG2，…をそれぞれのゲ−ト線Ｇ1 ，Ｇ2 ，…に印加し、薄膜トランジスタＴ12，Ｔ21，…を順位オンにすると、例えば、蓄積容量体ＣS12 に接続された画素電極の電位、つまり、画素電極電位ＶS は、ゲ−トパルス信号ＶG2 の立ち下がり（ＶGSから−ＶE ）でいったん降下するが、パルス信号ＶG1の立ち上がり（−ＶE から０）の際に、その電圧が補償用キャパシタＣ12を介して印加されるため、電位ＶS は上昇し所定のレベルに保持される。詳細は、Ｋ．Ｓｕｚｕｋｉらの文献（“Ｃｏｍｐｅｎｓａｔｉｏｎ Ａｄｄｒｅｓｓｉｎｇ ｆｏｒ ＳｗｉｔｃｈｉｎｇＤｉｓｔｏｒｔｉｏｎ ｉｎ ａ−ＳｉＴＦＴ ＬＣＤ”，Ｐｒｏｃｅｅｃｈｉｎｇｓ ７＋ｈ ＩＤＲＣ，ＰＰ１０７−１１０，Ｓｅｐｔ．１９８７）に述べられている。
【０００８】しかしながら、このような補償駆動法では、例えば、パルス信号ＶG1の立上がり（０からＶGS）の際に、その電圧が補償用キャパシタＣ12を介して画素電極電位ＶS にスイッチングノイズＮとして重畳される。このため、直流成分の除去が不十分になり液晶層の信頼性が低下したり、液晶層に低周波のノイズが発生しフリッカ−や焼付が生じるという問題があった。図６は他の補償駆動法を説明するための液晶表示装置の要部構成を示す等価回路図である。
【０００９】この補償駆動法の特徴は、バスラインＢ1 ，Ｂ2 ，…を設け、これらを介して蓄積容量体ＣS11 ，ＣS12，…に補償用パルス信号を印加し、スイッチングノイズを相殺することにある。これら補償用キャパシタはゲ−ト線Ｇ1 ，Ｇ2 ，Ｇ3，…に接続されていないので先の補償駆動法のようなスイッチングノイズＮは生じない。
【００１０】しかしながら、このような方法では、デ−タ線Ｄ1 ，Ｄ2 ，Ｄ3 ，…の駆動用ＩＣ１０の出力端子数は先の方法と変わらないが、ゲ−ト線Ｇ1 ，Ｇ2 ，Ｇ3 ，…の駆動用ＩＣ１１の出力端子はバスラインＢ1 ，Ｂ2 ，…の数だけ増加し、更にゲ−トパルスと補償パルスの２種類の電圧を発生させなければならないため、端子数の増大による駆動用ＩＣ１１のチップサイズの大型化や複雑化，駆動用ＩＣ１１の実装工程の増加による信頼性の低下，狭ピッチ化による接続技術の高度化などの問題が生じる。
【００１１】
【発明が解決しようとする課題】上述の如く、従来の薄膜トランジスタをスイッチング素子に用いた液晶表示装置では、補償駆動法により、薄膜トランジスタの寄生容量や液晶層の寄生容量に起因するスイッチングノイズを除去する試みが行われていたが、直流成分の除去が不十分だったり、ゲ−ト線の駆動用ＩＣの大型化や複雑化を招いたり、信頼性が低下するという問題があった。
【００１２】本発明は、上記事情を考慮してなされたもので、その目的とするところは、装置の大型化を招くこと無くスイッチングノイズを除去できる液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明の骨子は、ゲ−トパルス信号を利用した薄膜トランジスタからなる回路で補償パルス信号を生成することにある。
【００１４】即ち、上記の目的を達成するために、本発明の液晶表示装置は、マトリクス配列された画素電極の電位により液晶の配向が制御される液晶層と、前記画素電極にソースが接続されたスイッチング素子としての第１の薄膜トランジスタと、同一行の前記第１の薄膜トランジスタのゲートに接続されたゲート線と、同一列の前記第１の薄膜トランジスタのドレインに接続されたデータ線と、ゲート線間に設けられ且つ第１の電源に繋がったバスラインと、このバスラインと前記画素電極との間に設けられた蓄積容量体と、前記バスラインに設けられ、共通ソースが前記第１の電源に繋がれ、共通ドレインが前記蓄積容量体に接続され、２つのゲートがそれぞれ前記バスラインに隣接した異なるゲート線に接続された並列接続された一対の第２の薄膜トランジスタと、一端がこの一対の第２の薄膜トランジスタの共通ドレインに接続され、他端が前記第１の電源よりも高電位の第２の電源に繋がった抵抗体とを備えていることを特徴とする。
【００１５】
【作用】本発明の液晶表示装置では、並列接続された薄膜トランジスタの２つのゲ−トをそれぞれ隣接したゲ−ト線に接続しているので、ゲ−トパルス信号に同期して共通ドレインの電位が変わる。この共通ドレインの電位は高電位電源と低電位電源との電圧差で調整できる。
【００１６】したがって、スイッチング素子としての薄膜トランジスタのゲ−ト・ソ−ス間の寄生容量とに起因する、ゲ−トパルス信号に同期して生じるスイッチングノイズは、高電位電源と低電位電源との電圧差を調整して上記共通ドレインの電位をスイッチングノイズを打ち消すことができるレベルに設定すれば除去される。また、ゲ−ト線間に接続される補償用キャパシタを用いていないので、これに起因するスイッチングノイズは発生しない。
【００１７】更に、共通接続された薄膜トランジスタのゲ−トを制御する余分な配線や回路が不要なので、従来のようにゲ−ト線の駆動用ＩＣの出力端子が増加して装置が大型化したり、複雑化するという問題は生じない。
【００１８】
【実施例】以下、図面を参照しながら実施例を説明する。図１は本発明の一実施例に係る液晶表示装置の要部構成を示す等価回路図である。
【００１９】この液晶表示装置は、大きく分けて、ゲ−ト線ＧX とデ―タ線ＤX （X ＝１，２，…）との交点に設けられたスイッチング素子としての薄膜トランジスタＴXY（ＸＹ＝１１，１２，…）と蓄積容量体ＣSXY （ＳＸＹ＝Ｓ１１，Ｓ１２，…）と画素電極とからなる画素と、この画素の画素電極の電位により液晶の配向（光透過率）が制御される液晶層ＬＣXY（ＸＹ＝１１，１２，…）と、画素電極の電位を補償するための補償パルス発生回路ＰＧX （X ＝１，２，…）とからなる。なお、図中、各液晶層ＬＣXYは対向電極電位ＶCOM に接続されている。
【００２０】補償パルス発生回路ＰＧ1 は、並列接続された薄膜トランジスタＴ1a，Ｔ1bと抵抗体Ｒ1 とで構成されている。なお、抵抗体Ｒ1 の抵抗値は薄膜トランジスタＴ1a，Ｔ1bのオン抵抗値より十分大きいことが望ましい。
【００２１】薄膜トランジスタＴ1a，Ｔ1bのゲ−トはそれぞれゲ−ト線Ｇ1 ，Ｇ2 に接続され、共通ソ−スは低電源電位ＶCSL に接続され、共通ドレインはバスラインＢ1を介して蓄積容量体ＣS11 ，ＣS12 ，…に接続されると共に、抵抗体Ｒ1 を介して高電源電位ＶCSH に接続されている。
【００２２】他の補償パルス発生回路ＰＧX （Ｘ＝２，３…）も同様に構成されている。なお、本実施例では、スイッチング用及び補償パルス発生回路の薄膜トランジスタの活性層の材料並びに抵抗体の材料としてｎ+アモルファスシリコンを用いている。
【００２３】このように構成された液晶表示装置では、以下に示すように高電源電位ＶCSH，低電位電源ＶCSL を調整することで、スイッチングノイズを除去できる。
【００２４】図２は液晶表示装置の印加電圧波形を示す図である。ゲ−ト線Ｇ1 にはパルス振幅ΔＶ（＝ＶGH−ＶGL），パルス幅ＴG ，パルス間隔ＴF のゲ−トパルス信号ＶG1が印加されている。ここで、ＶGHは選択電位，ＶGLは非選択電位である。ゲ−トパルス信号ＶG1の電位が選択電位ＶGHになると、薄膜トランジスタＴ11がオンになる。この結果、液晶層ＬＣ11の画素電極にはデ−タ線Ｄ1 の電圧が印加されるので、その画素電極電位Ｖp11 はＶSLからＶSHに上がる。次いでゲ−トパルス信号ＶG1の電位が選択電位ＶGHから非選択電位ＶGLに変わると、画素電極電位Ｖp11 にはスイッチングノイズΔＶp が重畳される。このスイッチングノイズΔＶp は次式で表される。
ΔＶp ＝ＣGS・ΔＶG ／（ＣS ＋ＣLC＋ＣGS）
ここで、ＣGSは薄膜トランジスタＴ11のゲ−ト・ソ−ス間の寄生容量，ＣS は蓄積容量体ＣS11 の容量，ＣLCは液晶層ＬＣ11の容量である。
【００２５】一方、補償パルス発生回路ＰＧ1 もゲ−ト線Ｇ1 に接続されているので、ゲ−トパルス信号ＶG1の電位が選択電位ＶGHになると、薄膜トランジスタＴ1aがオンになり、バスラインＢ1 の電位ＶCS1 は低電位電源ＶCSL と等しくなる。したがって、蓄積容量体ＣS11 には低電位電源ＶCSL が印加される。そしてゲ−トパルス信号ＶG1の電位が選択電位ＶGHから非選択電位ＶGLに変わると、ゲ−ト線Ｇ2に選択電位ＶGHが印加されるので薄膜トランジスタＴ1bがオンになる。このため、バスラインＢ1 の電位ＶCS1 は低電位電源ＶCSL のままで、蓄積容量体ＣS11には低電位電源ＶCSL が印加される。この後、パルス信号ＶG2が選択電位ＶGHから非選択電位ＶGLに変わると、薄膜トランジスタＴ1a，Ｔ1bが伴にオフとなるので、抵抗体Ｒ1 を介して高電位電源ＶCSH が蓄積容量体ＣS11 に印加される。この結果、補償パルス発生回路ＰＧ1 により、画素電極電位Ｖp11 には、次式で表される補償パルス信号Ｖcpが印加される。
Ｖcp＝ＣS ・ＶZ ／（ＣS ＋ＣLC＋ＣGS）
ここで、ＶZ ＝ＶCSH −ＶCSL である。したがって、ΔＶp ＝Ｖcpであれば、スイッチングノイズを除去できる。
【００２６】即ち、ＶZ ＝ＣGS・ΔＶG ／ＣS となるように、高電源電位ＶCSH ，低電位電源ＶCSL を設定すれば良い。本実施利では、ＶCSH を６．０［Ｖ］、ＶCSL を２．５［Ｖ］に設定し、対向電極電位ＶCOM を６．０［Ｖ］、データ線ＤX には６［Ｖ］を中心とするフレーム毎に極性が反転する交流表示信号（最大振幅は５［Ｖ］）を印加する。なお、本実施例では、従来のようにゲ−ト線に接続される補償用コンデンサを用いていないので、図４で示したようなスイッチングノイズＮは発生しない。同様にして他の薄膜トランジスタＴXY（XY＝１２，１３，…）のスイッチングノイズも除去される。
【００２７】また、補償パルス発生回路ＰＧX の薄膜トランジスタＴXa，ＴXb並びに抵抗体ＲX は、スイッチング素子の薄膜トランジスタＴXYと同一のプロセスで形成できるので、製造プロセス数が増加するという不都合は生じない。
【００２８】また、補償パルス発生回路ＰＧX の薄膜トランジスタＴXa，ＴXbは、スイッチング素子の薄膜トランジスタＴXYと同一のパルス信号が印加されるので、その信頼性は、薄膜トランジスタＴXYのそれと同程度である。
【００２９】本発明者等は、ゲート線４８０本（デューティ比１／５００）、ΔＶG ＝２６［Ｖ］の条件で、長時間動作させても、薄膜トランジスタＴXa，ＴXbのしきい値電圧の変動ΔＶTHは、非常に小さいことを確認した。例えば、７０℃，１０００時間の連続動作においては、薄膜トランジスタＴXYのしきい値電圧のΔＶTH量は４．０［Ｖ］であり、一方、薄膜トランジスタＴXa，ＴXbのそれは５．０［Ｖ］以下で、十分実用に耐えるものであることが分かった。
【００３０】また、本実施例では、補償パルス信号の発生に必要な信号を、外部からの多数のコントロ−ル信号を与えずに、ゲ−トパルス信号のみで発生できるので、従来のようにゲ−ト線の駆動用ＩＣの出力端子数の増大による駆動用ＩＣのチップサイズの大型化や複雑化，駆動用ＩＣの実装工程の増加による信頼性の低下，狭ピッチ化による接続技術の高度化などの問題は生じない。
【００３１】以上述べたように、本実施例では、製造プロセス数の増加を招くこと無く、しかも、外部から多数のコントロール信号を与えずに、ゲートパルス信号のみで制御できる補償パルス発生回路でスイッチングノイズの除去でき、もって直流電圧による液晶層の信頼性の低下や低周波のノイズによるフリッカ−，焼付を防止できる。
【００３２】なお、本実施例では、抵抗体ＲX をｎ+ アモルファスシリコンで形成したが、他の材料、例えば、ゲート配線材料，データ配線材料，透明電極材料，薄膜トランジスタ等を用いても良い。ただし、この場合も、抵抗体ＲX の抵抗値は、薄膜トランジスタＴXa，ＴXbのオン抵抗値よりも十分高くしておくことが望ましい。これは薄膜トランジスタＴXa，ＴXbがオンのときに、高電源電位ＶCSH による低電源電位ＶCSL の電位上昇を抑制する必要があるからである。
【００３３】図３に抵抗体ＲX として薄膜トランジスタを用いた場合の液晶表示装置の要部構成図を示す。これは図１の液晶表示装置と異なる部分のみを示した図である。これが図１の液晶表示装置と異なる点は、抵抗体Ｒ1，Ｒ2 ，…をそれぞれ薄膜トランジスタＴＲ1 ，ＴＲ2 ，…で置き換えたことである。ここで薄膜トランジスタＴＲ1a，ＴＲ1b，…のオン抵抗が薄膜トランジスタＴＲ1 ，…のオン抵抗よりも十分小さくし、且つ高電位電源の電圧ＶCSH を薄膜トランジスタＴＲ1 ，ＴＲ2 ，…のしきい値電圧ＶTH分だけ高くしておけば、薄膜トランジスタＴＲ1a，ＴＲ1b，…がオフのとき、バスラインＢ1 ，Ｂ2 ，…にはＶCSH −ＶTHの電位が印加され、薄膜トランジスタＴＲ1a，ＴＲ1b，…がオンのときには、バスラインＢ1 ，Ｂ2 ，…にＶＶCSL が印加されるため、所望の動作を得ることができる。このような構成であれば、全ての素子を同じプロセスの薄膜トランジスタで形成でき、特別な工程を追加せず、且つ抵抗値の大小関係もパタ−ン寸法で決められるため、歩留り高く製造することができる。
【００３４】図４は本発明の他の実施例に係る液晶表示装置の要部構成を示す等価回路図である。なお、図１の液晶表示装置と対応する部分には図１と同一符号を付し、詳細な説明は省略する。本実施例の液晶表示装置が先の実施例のそれと異なる点は、抵抗体に薄膜トランジスタを用いたことにある。
【００３５】並列接続された薄膜トランジスタＴ1a，Ｔ1bの共通ドレインは、先の実施例と同様に蓄積容量体ＣS1Y （Ｓ１Ｙ＝Ｓ１１，Ｓ１２，…）に接続されていると共に、薄膜トランジスタＴ1eを介して高電源電位ＶCSH に接続されている。一方、薄膜トランジスタＴ1a，Ｔ1bの共通ソ−スは、低電源電位ＶCSL に接続されている。
【００３６】薄膜トランジスタＴ1eのゲ−トは、抵抗体Ｒ1eを介して電源電位Ｖ1 に接続されていると共に、並列接続された薄膜トランジスタＴ1c，Ｔ1dを介して電源電位Ｖ2 に接続されている。なお、抵抗体Ｒ1eの抵抗値は、薄膜トランジスタＴ1c，Ｔ1dのオン抵抗値より十分高いことが望ましい。同様に他の並列接続された薄膜トランジスタＴxa，Ｔxb（x ＝２，３，…）にも薄膜トランジスタからなる抵抗体が接続されている。
【００３７】また、高電源電位ＶCSH ，低電位電源ＶCSL は、先の実施例の場合と同様に設定されている。本実施例では、高電源電位ＶCSH ，低電位電源ＶCSL をそれぞれ６［Ｖ］，２．５［Ｖ］とし、ゲ−トパルス信号の振幅を２６［Ｖ］，対向電極電位ＶCOM を６．０［Ｖ］とし、ゲ−ト線の本数を４８０本とした。このように構成された液晶表示装置では、以下の如く電源電位Ｖ1 ，Ｖ2 を設定することで、スイッチングノイズを除去できる。
【００３８】ゲ−ト線Ｇ1 （ゲ−ト線Ｇ2 ）に選択電位が印加されると、薄膜トランジスタＴ1a（Ｔ1b），Ｔ1cがオンになる。薄膜トランジスタＴ1cがオンになると、薄膜トランジスタＴ1eのゲ−トに電源電位Ｖ2 が印加される。このとき、先の実施例のように、低電源電位CSL だけを蓄積容量体ＣS11 に印加する必要がある。したがって、薄膜トランジスタＴ1eがオンにならいように電源電位Ｖ2 を設定する。
【００３９】一方、ゲ−ト線Ｇ1 及びゲ−ト線Ｇ2 に非選択電位が印加されると、薄膜トランジスタＴ1a，Ｔ1b，Ｔ1c，Ｔ1dがオフとなる。この結果、抵抗体Ｒ1eを介して電源電位Ｖ2 が薄膜トランジスタＴ1eのゲ−トに印加される。このとき、先の実施例のように、蓄積容量体ＣS11 に高電源電位ＶCSH を印加する必要がある。したがって、薄膜トランジスタＴ1eがオンになるように電源電位Ｖ1 を設定する。
【００４０】上記の如く電源電位Ｖ1 ，Ｖ2 を設定すれば、ゲ−ト線Ｇ2 の電位が選択電位から非選択電位に変わるときに、バスラインＢ1 を介して蓄積容量体ＣS11 に先の実施例と同じ補償パルス信号を印加できるので、スイッチングノイズを除去できる。本実施例では電源電位Ｖ1 を１２［Ｖ］，電源電位Ｖ2 を０．０［Ｖ］とした。
【００４１】更に、本実施例では、抵抗体として薄膜トランジスタを用いたので補償パルス信号の立ち上がりや立ち下がりを改善できる。これは薄膜トランジスタのオン抵抗が小さいからである。
【００４２】また、本実施例でも補償パルス発生回路の薄膜トランジスタとスイッチング素子としての薄膜トランジスタとを同一のゲ−トパルス信号で駆動できるので先の実施例と同様に実用上十分な信頼性を得ることができる。
【００４３】なお、薄膜トランジスタＴ1e，Ｔ2e，…は、ほとんどの時間オン状態となるが、そのゲ−ト電圧を１２［Ｖ］（＝Ｖ2 ），ソ−ス電圧（＝ＶCSH ）を６．０［Ｖ］としてあるので、ゲ−ト・ソ−ス間電圧ＶGSは１２−６．０＝６．０［Ｖ］と極めて低い値となる。しきい値電圧の変動量ΔＶTHは、ＶGSn （ｎ＝２〜３）に比例するので、ゲ−ト・ソ−ス間電圧ＶGSが６．０［Ｖ］の場合、膜トランジスタＴXYがオン状態のゲ−ト電圧２５［Ｖ］に比べバイアス電圧が十分小さいため、長時間使用しても実用上問題は生じない。
【００４４】本発明者等は、７０℃，１０００時間の動作での薄膜トランジスタＴ1eのしきい値電圧の変動量ΔＶTHを調べたところ、その値は３．０［Ｖ］と低く、十分な信頼性が得られることを確認した。
【００４５】なお、動作の安定化を図るために、薄膜トランジスタＴXeのゲ−トに接続された薄膜トランジスタＴXC，ＴXDの共通ドレインと電源電位Ｖ1 又は電源電位Ｖ2との間にキャパシタを設けても良い。
【００４６】なお、本発明は上述した実施例に限定されるものではない。例えば、上記実施例では、バスラインＢ1 ，Ｂ2 ，…への補償パルスが２レベルの場合について説明したが、本実施例は３レベル以上の多レベルの場合にも適用できる。この場合、補償パルス発生回路を複数個設ければよい。また、スイッチングノイズの補償パルス信号以外の電気信号の発生も可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００４７】
【発明の効果】以上詳述したように本発明によれば、装置の複雑化や大型化を招くこと無く、液晶層の寄生容量と蓄積容量体の容量とスイッチング素子としての薄膜トランジスタのソ−ス・ドレイン間の寄生容量に起因するスイッチングノイズを除去できるので、信頼性や表示性能の高い液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る液晶表示装置の要部構成を示す等価回路図。
【図２】液晶表示装置の印加電圧波形を示す図。
【図３】抵抗体に代わりに薄膜トランジスタを用いた場合の液晶表示装置の要部構成を示す等価回路図。
【図４】本発明の他の実施例に係る液晶表示装置の要部構成を示す等価回路図。
【図５】従来の液晶表示装置の要部構成を示す等回路図。
【図６】従来の液晶表示装置の要部構成を示す等価回路図。
【符号の説明】
Ｔ1a，Ｔ1b，Ｔ1c，Ｔ1e，Ｔ11，Ｔ12，Ｔ21，Ｔ22…薄膜トランジスタ、Ｒ1，Ｒ2 ，Ｒe1，Ｒe2…抵抗体、ＣS11 ，ＣS12 ，ＣS21 ，ＣS22…蓄積容量体、ＬＣ11，ＬＣ12，ＬＣ21，ＬＣ22…液晶層、ＶCOM …対向電極電位、ＶCSH…高電源電位、ＶCSL …低電位電源、Ｖ1 ，Ｖ2 …電源電位。
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に係り、特に薄膜トランジスタを用いたアクティブマトリックス型液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は薄型・軽量であり、低電圧駆動が可能で更にカラ―化も容易である等の特徴を有し、近年、パ―ソナルコンピュ―タ，ワ―プロなどの表示装置として利用されている。中でも各画素毎に、スイッチング素子として薄膜トランジスタを設けたいわゆるアクティブマトリックス型液晶表示装置は、多画素にしてもコントラスト，レスポンス等の劣化がなく、更に、中間調表示も可能であることから、フルカラ―テレビや、ＯＡ用の表示装置として最適な方式である。
【０００３】このアクティブマトリックス型液晶表示装置は、２枚の平面ガラスからなる基板（アレイ基板，対向基板）と、これら基板間に挟まれた液晶層とからなる基本構成をとっている。一方のガラス基板、即ち、対向基板上には、各画素に対応したカラ―フィルタ―配列と、透明電極（対向電極）とが形成されており、アレイ基板には、マトリックス状に配列された透明電極からなる画素電極と、各画素電極にソ―ス電極が接続された薄膜トランジスタが設けられている。薄膜トランジスタのゲ―ト電極は、Ｘ方向に設けられたゲ−ト線に接続され、ドレイン電極はゲ−ト線と直角方向に設けられたデ―タ線に接続されている。
【０００４】このように構成された液晶表示装置では、ゲ−ト線及びデ−タ線に線順次方式と呼ばれるタイミングで電気信号を印加することにより、各画素電極の表示に対応した電圧を選択的に印加することができる。液晶の配向は、即ち、光透過率は、対向電極と画素電極との電位差で制御でき、これにより任意の表示が可能となる。詳細は、Ｔ．Ｐ．Ｂｒｏｄｙらの文献（ＩＥＥＥ Ｔｖａｎｓ ｏｎ Ｅｌｅｃｔ．Ｄｅｕ．Ｖｏｌ ＥＤ−２０，Ｎｏｖ．１９７３，ｐｐ．９９５−１００１）に述べられている。
【０００５】しかしながら、このような液晶表示装置では、液晶層の寄生容量や薄膜トランジスタの寄生容量などが原因して、薄膜トランジスタがオン状態からオフ状態及びオフ状態からオン状態に制御される際に、画素電極電位に非線形なスイッチングノイズが重畳するため、表示特性が劣化したり、直流成分により液晶層が劣化するという問題があった。
【０００６】このようなスイッチングノイズを除去する方法として補償駆動法がある。図５（ａ）はこの方法を実現するための液晶表示装置の要部構成を示す等価回路図であり、図５（ｂ）は同液晶表示装置の印加電圧波形である。なお、図中ＶCOM は対向電極電位を表している。
【０００７】この液晶表示装置の特徴は、ゲ−ト線Ｇ1 ，Ｇ2 ，…と液晶層ＬＣ11，ＬＣ21，…との間に補償用キャパシタＣ11，Ｃ21，…を挿設し、ゲ−ト線Ｇ1 ，Ｇ2 ，…にそれぞれ図４（ｂ）に示すようなゲ−トパルス信号ＶG1，ＶG2，…を印加することにある。この結果、所定の時間間隔でゲ−トパルス信号ＶG1，ＶG2，…をそれぞれのゲ−ト線Ｇ1 ，Ｇ2 ，…に印加し、薄膜トランジスタＴ12，Ｔ21，…を順位オンにすると、例えば、蓄積容量体ＣS12 に接続された画素電極の電位、つまり、画素電極電位ＶS は、ゲ−トパルス信号ＶG2 の立ち下がり（ＶGSから−ＶE ）でいったん降下するが、パルス信号ＶG1の立ち上がり（−ＶE から０）の際に、その電圧が補償用キャパシタＣ12を介して印加されるため、電位ＶS は上昇し所定のレベルに保持される。詳細は、Ｋ．Ｓｕｚｕｋｉらの文献（“Ｃｏｍｐｅｎｓａｔｉｏｎ Ａｄｄｒｅｓｓｉｎｇ ｆｏｒ ＳｗｉｔｃｈｉｎｇＤｉｓｔｏｒｔｉｏｎ ｉｎ ａ−ＳｉＴＦＴ ＬＣＤ”，Ｐｒｏｃｅｅｃｈｉｎｇｓ ７＋ｈ ＩＤＲＣ，ＰＰ１０７−１１０，Ｓｅｐｔ．１９８７）に述べられている。
【０００８】しかしながら、このような補償駆動法では、例えば、パルス信号ＶG1の立上がり（０からＶGS）の際に、その電圧が補償用キャパシタＣ12を介して画素電極電位ＶS にスイッチングノイズＮとして重畳される。このため、直流成分の除去が不十分になり液晶層の信頼性が低下したり、液晶層に低周波のノイズが発生しフリッカ−や焼付が生じるという問題があった。図６は他の補償駆動法を説明するための液晶表示装置の要部構成を示す等価回路図である。
【０００９】この補償駆動法の特徴は、バスラインＢ1 ，Ｂ2 ，…を設け、これらを介して蓄積容量体ＣS11 ，ＣS12，…に補償用パルス信号を印加し、スイッチングノイズを相殺することにある。これら補償用キャパシタはゲ−ト線Ｇ1 ，Ｇ2 ，Ｇ3，…に接続されていないので先の補償駆動法のようなスイッチングノイズＮは生じない。
【００１０】しかしながら、このような方法では、デ−タ線Ｄ1 ，Ｄ2 ，Ｄ3 ，…の駆動用ＩＣ１０の出力端子数は先の方法と変わらないが、ゲ−ト線Ｇ1 ，Ｇ2 ，Ｇ3 ，…の駆動用ＩＣ１１の出力端子はバスラインＢ1 ，Ｂ2 ，…の数だけ増加し、更にゲ−トパルスと補償パルスの２種類の電圧を発生させなければならないため、端子数の増大による駆動用ＩＣ１１のチップサイズの大型化や複雑化，駆動用ＩＣ１１の実装工程の増加による信頼性の低下，狭ピッチ化による接続技術の高度化などの問題が生じる。
【００１１】
【発明が解決しようとする課題】上述の如く、従来の薄膜トランジスタをスイッチング素子に用いた液晶表示装置では、補償駆動法により、薄膜トランジスタの寄生容量や液晶層の寄生容量に起因するスイッチングノイズを除去する試みが行われていたが、直流成分の除去が不十分だったり、ゲ−ト線の駆動用ＩＣの大型化や複雑化を招いたり、信頼性が低下するという問題があった。
【００１２】本発明は、上記事情を考慮してなされたもので、その目的とするところは、装置の大型化を招くこと無くスイッチングノイズを除去できる液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明の骨子は、ゲ−トパルス信号を利用した薄膜トランジスタからなる回路で補償パルス信号を生成することにある。
【００１４】即ち、上記の目的を達成するために、本発明の液晶表示装置は、マトリクス配列された画素電極の電位により液晶の配向が制御される液晶層と、前記画素電極にソースが接続されたスイッチング素子としての第１の薄膜トランジスタと、同一行の前記第１の薄膜トランジスタのゲートに接続されたゲート線と、同一列の前記第１の薄膜トランジスタのドレインに接続されたデータ線と、ゲート線間に設けられ且つ第１の電源に繋がったバスラインと、このバスラインと前記画素電極との間に設けられた蓄積容量体と、前記バスラインに設けられ、共通ソースが前記第１の電源に繋がれ、共通ドレインが前記蓄積容量体に接続され、２つのゲートがそれぞれ前記バスラインに隣接した異なるゲート線に接続された並列接続された一対の第２の薄膜トランジスタと、一端がこの一対の第２の薄膜トランジスタの共通ドレインに接続され、他端が前記第１の電源よりも高電位の第２の電源に繋がった抵抗体とを備えていることを特徴とする。
【００１５】
【作用】本発明の液晶表示装置では、並列接続された薄膜トランジスタの２つのゲ−トをそれぞれ隣接したゲ−ト線に接続しているので、ゲ−トパルス信号に同期して共通ドレインの電位が変わる。この共通ドレインの電位は高電位電源と低電位電源との電圧差で調整できる。
【００１６】したがって、スイッチング素子としての薄膜トランジスタのゲ−ト・ソ−ス間の寄生容量とに起因する、ゲ−トパルス信号に同期して生じるスイッチングノイズは、高電位電源と低電位電源との電圧差を調整して上記共通ドレインの電位をスイッチングノイズを打ち消すことができるレベルに設定すれば除去される。また、ゲ−ト線間に接続される補償用キャパシタを用いていないので、これに起因するスイッチングノイズは発生しない。
【００１７】更に、共通接続された薄膜トランジスタのゲ−トを制御する余分な配線や回路が不要なので、従来のようにゲ−ト線の駆動用ＩＣの出力端子が増加して装置が大型化したり、複雑化するという問題は生じない。
【００１８】
【実施例】以下、図面を参照しながら実施例を説明する。図１は本発明の一実施例に係る液晶表示装置の要部構成を示す等価回路図である。
【００１９】この液晶表示装置は、大きく分けて、ゲ−ト線ＧX とデ―タ線ＤX （X ＝１，２，…）との交点に設けられたスイッチング素子としての薄膜トランジスタＴXY（ＸＹ＝１１，１２，…）と蓄積容量体ＣSXY （ＳＸＹ＝Ｓ１１，Ｓ１２，…）と画素電極とからなる画素と、この画素の画素電極の電位により液晶の配向（光透過率）が制御される液晶層ＬＣXY（ＸＹ＝１１，１２，…）と、画素電極の電位を補償するための補償パルス発生回路ＰＧX （X ＝１，２，…）とからなる。なお、図中、各液晶層ＬＣXYは対向電極電位ＶCOM に接続されている。
【００２０】補償パルス発生回路ＰＧ1 は、並列接続された薄膜トランジスタＴ1a，Ｔ1bと抵抗体Ｒ1 とで構成されている。なお、抵抗体Ｒ1 の抵抗値は薄膜トランジスタＴ1a，Ｔ1bのオン抵抗値より十分大きいことが望ましい。
【００２１】薄膜トランジスタＴ1a，Ｔ1bのゲ−トはそれぞれゲ−ト線Ｇ1 ，Ｇ2 に接続され、共通ソ−スは低電源電位ＶCSL に接続され、共通ドレインはバスラインＢ1を介して蓄積容量体ＣS11 ，ＣS12 ，…に接続されると共に、抵抗体Ｒ1 を介して高電源電位ＶCSH に接続されている。
【００２２】他の補償パルス発生回路ＰＧX （Ｘ＝２，３…）も同様に構成されている。なお、本実施例では、スイッチング用及び補償パルス発生回路の薄膜トランジスタの活性層の材料並びに抵抗体の材料としてｎ+アモルファスシリコンを用いている。
【００２３】このように構成された液晶表示装置では、以下に示すように高電源電位ＶCSH，低電位電源ＶCSL を調整することで、スイッチングノイズを除去できる。
【００２４】図２は液晶表示装置の印加電圧波形を示す図である。ゲ−ト線Ｇ1 にはパルス振幅ΔＶ（＝ＶGH−ＶGL），パルス幅ＴG ，パルス間隔ＴF のゲ−トパルス信号ＶG1が印加されている。ここで、ＶGHは選択電位，ＶGLは非選択電位である。ゲ−トパルス信号ＶG1の電位が選択電位ＶGHになると、薄膜トランジスタＴ11がオンになる。この結果、液晶層ＬＣ11の画素電極にはデ−タ線Ｄ1 の電圧が印加されるので、その画素電極電位Ｖp11 はＶSLからＶSHに上がる。次いでゲ−トパルス信号ＶG1の電位が選択電位ＶGHから非選択電位ＶGLに変わると、画素電極電位Ｖp11 にはスイッチングノイズΔＶp が重畳される。このスイッチングノイズΔＶp は次式で表される。
ΔＶp ＝ＣGS・ΔＶG ／（ＣS ＋ＣLC＋ＣGS）
ここで、ＣGSは薄膜トランジスタＴ11のゲ−ト・ソ−ス間の寄生容量，ＣS は蓄積容量体ＣS11 の容量，ＣLCは液晶層ＬＣ11の容量である。
【００２５】一方、補償パルス発生回路ＰＧ1 もゲ−ト線Ｇ1 に接続されているので、ゲ−トパルス信号ＶG1の電位が選択電位ＶGHになると、薄膜トランジスタＴ1aがオンになり、バスラインＢ1 の電位ＶCS1 は低電位電源ＶCSL と等しくなる。したがって、蓄積容量体ＣS11 には低電位電源ＶCSL が印加される。そしてゲ−トパルス信号ＶG1の電位が選択電位ＶGHから非選択電位ＶGLに変わると、ゲ−ト線Ｇ2に選択電位ＶGHが印加されるので薄膜トランジスタＴ1bがオンになる。このため、バスラインＢ1 の電位ＶCS1 は低電位電源ＶCSL のままで、蓄積容量体ＣS11には低電位電源ＶCSL が印加される。この後、パルス信号ＶG2が選択電位ＶGHから非選択電位ＶGLに変わると、薄膜トランジスタＴ1a，Ｔ1bが伴にオフとなるので、抵抗体Ｒ1 を介して高電位電源ＶCSH が蓄積容量体ＣS11 に印加される。この結果、補償パルス発生回路ＰＧ1 により、画素電極電位Ｖp11 には、次式で表される補償パルス信号Ｖcpが印加される。
Ｖcp＝ＣS ・ＶZ ／（ＣS ＋ＣLC＋ＣGS）
ここで、ＶZ ＝ＶCSH −ＶCSL である。したがって、ΔＶp ＝Ｖcpであれば、スイッチングノイズを除去できる。
【００２６】即ち、ＶZ ＝ＣGS・ΔＶG ／ＣS となるように、高電源電位ＶCSH ，低電位電源ＶCSL を設定すれば良い。本実施利では、ＶCSH を６．０［Ｖ］、ＶCSL を２．５［Ｖ］に設定し、対向電極電位ＶCOM を６．０［Ｖ］、データ線ＤX には６［Ｖ］を中心とするフレーム毎に極性が反転する交流表示信号（最大振幅は５［Ｖ］）を印加する。なお、本実施例では、従来のようにゲ−ト線に接続される補償用コンデンサを用いていないので、図４で示したようなスイッチングノイズＮは発生しない。同様にして他の薄膜トランジスタＴXY（XY＝１２，１３，…）のスイッチングノイズも除去される。
【００２７】また、補償パルス発生回路ＰＧX の薄膜トランジスタＴXa，ＴXb並びに抵抗体ＲX は、スイッチング素子の薄膜トランジスタＴXYと同一のプロセスで形成できるので、製造プロセス数が増加するという不都合は生じない。
【００２８】また、補償パルス発生回路ＰＧX の薄膜トランジスタＴXa，ＴXbは、スイッチング素子の薄膜トランジスタＴXYと同一のパルス信号が印加されるので、その信頼性は、薄膜トランジスタＴXYのそれと同程度である。
【００２９】本発明者等は、ゲート線４８０本（デューティ比１／５００）、ΔＶG ＝２６［Ｖ］の条件で、長時間動作させても、薄膜トランジスタＴXa，ＴXbのしきい値電圧の変動ΔＶTHは、非常に小さいことを確認した。例えば、７０℃，１０００時間の連続動作においては、薄膜トランジスタＴXYのしきい値電圧のΔＶTH量は４．０［Ｖ］であり、一方、薄膜トランジスタＴXa，ＴXbのそれは５．０［Ｖ］以下で、十分実用に耐えるものであることが分かった。
【００３０】また、本実施例では、補償パルス信号の発生に必要な信号を、外部からの多数のコントロ−ル信号を与えずに、ゲ−トパルス信号のみで発生できるので、従来のようにゲ−ト線の駆動用ＩＣの出力端子数の増大による駆動用ＩＣのチップサイズの大型化や複雑化，駆動用ＩＣの実装工程の増加による信頼性の低下，狭ピッチ化による接続技術の高度化などの問題は生じない。
【００３１】以上述べたように、本実施例では、製造プロセス数の増加を招くこと無く、しかも、外部から多数のコントロール信号を与えずに、ゲートパルス信号のみで制御できる補償パルス発生回路でスイッチングノイズの除去でき、もって直流電圧による液晶層の信頼性の低下や低周波のノイズによるフリッカ−，焼付を防止できる。
【００３２】なお、本実施例では、抵抗体ＲX をｎ+ アモルファスシリコンで形成したが、他の材料、例えば、ゲート配線材料，データ配線材料，透明電極材料，薄膜トランジスタ等を用いても良い。ただし、この場合も、抵抗体ＲX の抵抗値は、薄膜トランジスタＴXa，ＴXbのオン抵抗値よりも十分高くしておくことが望ましい。これは薄膜トランジスタＴXa，ＴXbがオンのときに、高電源電位ＶCSH による低電源電位ＶCSL の電位上昇を抑制する必要があるからである。
【００３３】図３に抵抗体ＲX として薄膜トランジスタを用いた場合の液晶表示装置の要部構成図を示す。これは図１の液晶表示装置と異なる部分のみを示した図である。これが図１の液晶表示装置と異なる点は、抵抗体Ｒ1，Ｒ2 ，…をそれぞれ薄膜トランジスタＴＲ1 ，ＴＲ2 ，…で置き換えたことである。ここで薄膜トランジスタＴＲ1a，ＴＲ1b，…のオン抵抗が薄膜トランジスタＴＲ1 ，…のオン抵抗よりも十分小さくし、且つ高電位電源の電圧ＶCSH を薄膜トランジスタＴＲ1 ，ＴＲ2 ，…のしきい値電圧ＶTH分だけ高くしておけば、薄膜トランジスタＴＲ1a，ＴＲ1b，…がオフのとき、バスラインＢ1 ，Ｂ2 ，…にはＶCSH −ＶTHの電位が印加され、薄膜トランジスタＴＲ1a，ＴＲ1b，…がオンのときには、バスラインＢ1 ，Ｂ2 ，…にＶＶCSL が印加されるため、所望の動作を得ることができる。このような構成であれば、全ての素子を同じプロセスの薄膜トランジスタで形成でき、特別な工程を追加せず、且つ抵抗値の大小関係もパタ−ン寸法で決められるため、歩留り高く製造することができる。
【００３４】図４は本発明の他の実施例に係る液晶表示装置の要部構成を示す等価回路図である。なお、図１の液晶表示装置と対応する部分には図１と同一符号を付し、詳細な説明は省略する。本実施例の液晶表示装置が先の実施例のそれと異なる点は、抵抗体に薄膜トランジスタを用いたことにある。
【００３５】並列接続された薄膜トランジスタＴ1a，Ｔ1bの共通ドレインは、先の実施例と同様に蓄積容量体ＣS1Y （Ｓ１Ｙ＝Ｓ１１，Ｓ１２，…）に接続されていると共に、薄膜トランジスタＴ1eを介して高電源電位ＶCSH に接続されている。一方、薄膜トランジスタＴ1a，Ｔ1bの共通ソ−スは、低電源電位ＶCSL に接続されている。
【００３６】薄膜トランジスタＴ1eのゲ−トは、抵抗体Ｒ1eを介して電源電位Ｖ1 に接続されていると共に、並列接続された薄膜トランジスタＴ1c，Ｔ1dを介して電源電位Ｖ2 に接続されている。なお、抵抗体Ｒ1eの抵抗値は、薄膜トランジスタＴ1c，Ｔ1dのオン抵抗値より十分高いことが望ましい。同様に他の並列接続された薄膜トランジスタＴxa，Ｔxb（x ＝２，３，…）にも薄膜トランジスタからなる抵抗体が接続されている。
【００３７】また、高電源電位ＶCSH ，低電位電源ＶCSL は、先の実施例の場合と同様に設定されている。本実施例では、高電源電位ＶCSH ，低電位電源ＶCSL をそれぞれ６［Ｖ］，２．５［Ｖ］とし、ゲ−トパルス信号の振幅を２６［Ｖ］，対向電極電位ＶCOM を６．０［Ｖ］とし、ゲ−ト線の本数を４８０本とした。このように構成された液晶表示装置では、以下の如く電源電位Ｖ1 ，Ｖ2 を設定することで、スイッチングノイズを除去できる。
【００３８】ゲ−ト線Ｇ1 （ゲ−ト線Ｇ2 ）に選択電位が印加されると、薄膜トランジスタＴ1a（Ｔ1b），Ｔ1cがオンになる。薄膜トランジスタＴ1cがオンになると、薄膜トランジスタＴ1eのゲ−トに電源電位Ｖ2 が印加される。このとき、先の実施例のように、低電源電位CSL だけを蓄積容量体ＣS11 に印加する必要がある。したがって、薄膜トランジスタＴ1eがオンにならいように電源電位Ｖ2 を設定する。
【００３９】一方、ゲ−ト線Ｇ1 及びゲ−ト線Ｇ2 に非選択電位が印加されると、薄膜トランジスタＴ1a，Ｔ1b，Ｔ1c，Ｔ1dがオフとなる。この結果、抵抗体Ｒ1eを介して電源電位Ｖ2 が薄膜トランジスタＴ1eのゲ−トに印加される。このとき、先の実施例のように、蓄積容量体ＣS11 に高電源電位ＶCSH を印加する必要がある。したがって、薄膜トランジスタＴ1eがオンになるように電源電位Ｖ1 を設定する。
【００４０】上記の如く電源電位Ｖ1 ，Ｖ2 を設定すれば、ゲ−ト線Ｇ2 の電位が選択電位から非選択電位に変わるときに、バスラインＢ1 を介して蓄積容量体ＣS11 に先の実施例と同じ補償パルス信号を印加できるので、スイッチングノイズを除去できる。本実施例では電源電位Ｖ1 を１２［Ｖ］，電源電位Ｖ2 を０．０［Ｖ］とした。
【００４１】更に、本実施例では、抵抗体として薄膜トランジスタを用いたので補償パルス信号の立ち上がりや立ち下がりを改善できる。これは薄膜トランジスタのオン抵抗が小さいからである。
【００４２】また、本実施例でも補償パルス発生回路の薄膜トランジスタとスイッチング素子としての薄膜トランジスタとを同一のゲ−トパルス信号で駆動できるので先の実施例と同様に実用上十分な信頼性を得ることができる。
【００４３】なお、薄膜トランジスタＴ1e，Ｔ2e，…は、ほとんどの時間オン状態となるが、そのゲ−ト電圧を１２［Ｖ］（＝Ｖ2 ），ソ−ス電圧（＝ＶCSH ）を６．０［Ｖ］としてあるので、ゲ−ト・ソ−ス間電圧ＶGSは１２−６．０＝６．０［Ｖ］と極めて低い値となる。しきい値電圧の変動量ΔＶTHは、ＶGSn （ｎ＝２〜３）に比例するので、ゲ−ト・ソ−ス間電圧ＶGSが６．０［Ｖ］の場合、膜トランジスタＴXYがオン状態のゲ−ト電圧２５［Ｖ］に比べバイアス電圧が十分小さいため、長時間使用しても実用上問題は生じない。
【００４４】本発明者等は、７０℃，１０００時間の動作での薄膜トランジスタＴ1eのしきい値電圧の変動量ΔＶTHを調べたところ、その値は３．０［Ｖ］と低く、十分な信頼性が得られることを確認した。
【００４５】なお、動作の安定化を図るために、薄膜トランジスタＴXeのゲ−トに接続された薄膜トランジスタＴXC，ＴXDの共通ドレインと電源電位Ｖ1 又は電源電位Ｖ2との間にキャパシタを設けても良い。
【００４６】なお、本発明は上述した実施例に限定されるものではない。例えば、上記実施例では、バスラインＢ1 ，Ｂ2 ，…への補償パルスが２レベルの場合について説明したが、本実施例は３レベル以上の多レベルの場合にも適用できる。この場合、補償パルス発生回路を複数個設ければよい。また、スイッチングノイズの補償パルス信号以外の電気信号の発生も可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００４７】
【発明の効果】以上詳述したように本発明によれば、装置の複雑化や大型化を招くこと無く、液晶層の寄生容量と蓄積容量体の容量とスイッチング素子としての薄膜トランジスタのソ−ス・ドレイン間の寄生容量に起因するスイッチングノイズを除去できるので、信頼性や表示性能の高い液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る液晶表示装置の要部構成を示す等価回路図。
【図２】液晶表示装置の印加電圧波形を示す図。
【図３】抵抗体に代わりに薄膜トランジスタを用いた場合の液晶表示装置の要部構成を示す等価回路図。
【図４】本発明の他の実施例に係る液晶表示装置の要部構成を示す等価回路図。
【図５】従来の液晶表示装置の要部構成を示す等回路図。
【図６】従来の液晶表示装置の要部構成を示す等価回路図。
【符号の説明】
Ｔ1a，Ｔ1b，Ｔ1c，Ｔ1e，Ｔ11，Ｔ12，Ｔ21，Ｔ22…薄膜トランジスタ、Ｒ1，Ｒ2 ，Ｒe1，Ｒe2…抵抗体、ＣS11 ，ＣS12 ，ＣS21 ，ＣS22…蓄積容量体、ＬＣ11，ＬＣ12，ＬＣ21，ＬＣ22…液晶層、ＶCOM …対向電極電位、ＶCSH…高電源電位、ＶCSL …低電位電源、Ｖ1 ，Ｖ2 …電源電位。
【特許請求の範囲】
【請求項１】マトリクス配列された画素電極の電位により液晶の配向が制御される液晶層と、前記画素電極にソースが接続されたスイッチング素子としての第１の薄膜トランジスタと、同一行の前記第１の薄膜トランジスタのゲートに接続されたゲート線と、同一列の前記第１の薄膜トランジスタのドレインに接続されたデータ線と、ゲート線間に設けられ且つ第１の電源に繋がったバスラインと、このバスラインと前記画素電極との間に設けられた蓄積容量体と、前記バスラインに設けられ、共通ソースが前記第１の電源に繋がれ、共通ドレインが前記蓄積容量体に接続され、２つのゲートがそれぞれ前記バスラインに隣接した異なるゲート線に接続された並列接続された一対の第２の薄膜トランジスタと、一端がこの一対の第２の薄膜トランジスタの共通ドレインに接続され、他端が前記第１の電源よりも高電位の第２の電源に繋がった抵抗体とを有することを特徴とする液晶表示装置。
【請求項２】前記抵抗体はゲートとドレインが共通接続された第３の薄膜トランジスタによって構成され、該第３の薄膜トランジスタのソースが前記一対の第２の薄膜トランジスタの共通ドレインに接続され、該第３の薄膜トランジスタの共通接続されたゲートとドレインが前記第２の電源に接続されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項１】マトリクス配列された画素電極の電位により液晶の配向が制御される液晶層と、前記画素電極にソースが接続されたスイッチング素子としての第１の薄膜トランジスタと、同一行の前記第１の薄膜トランジスタのゲートに接続されたゲート線と、同一列の前記第１の薄膜トランジスタのドレインに接続されたデータ線と、ゲート線間に設けられ且つ第１の電源に繋がったバスラインと、このバスラインと前記画素電極との間に設けられた蓄積容量体と、前記バスラインに設けられ、共通ソースが前記第１の電源に繋がれ、共通ドレインが前記蓄積容量体に接続され、２つのゲートがそれぞれ前記バスラインに隣接した異なるゲート線に接続された並列接続された一対の第２の薄膜トランジスタと、一端がこの一対の第２の薄膜トランジスタの共通ドレインに接続され、他端が前記第１の電源よりも高電位の第２の電源に繋がった抵抗体とを有することを特徴とする液晶表示装置。
【請求項２】前記抵抗体はゲートとドレインが共通接続された第３の薄膜トランジスタによって構成され、該第３の薄膜トランジスタのソースが前記一対の第２の薄膜トランジスタの共通ドレインに接続され、該第３の薄膜トランジスタの共通接続されたゲートとドレインが前記第２の電源に接続されていることを特徴とする請求項１に記載の液晶表示装置。
【図１】
【図３】
【図６】
【図２】
【図４】
【図５】
【図３】
【図６】
【図２】
【図４】
【図５】
【特許番号】特許第３１３５６２７号（Ｐ３１３５６２７）
【登録日】平成１２年１２月１日（２０００．１２．１）
【発行日】平成１３年２月１９日（２００１．２．１９）
【国際特許分類】
【出願番号】特願平３−２３２９１８
【出願日】平成３年９月１２日（１９９１．９．１２）
【公開番号】特開平５−７２９９５
【公開日】平成５年３月２６日（１９９３．３．２６）
【審査請求日】平成１０年６月１１日（１９９８．６．１１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【登録日】平成１２年１２月１日（２０００．１２．１）
【発行日】平成１３年２月１９日（２００１．２．１９）
【国際特許分類】
【出願日】平成３年９月１２日（１９９１．９．１２）
【公開番号】特開平５−７２９９５
【公開日】平成５年３月２６日（１９９３．３．２６）
【審査請求日】平成１０年６月１１日（１９９８．６．１１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
[ Back to top ]