液晶表示駆動装置
【課題】ＥＭＩ対策のため表示パネルの複数の信号線（ソース線）を複数のグループに分けてグループ間で時間差をおいて駆動するようにした場合においても表示画質を低下させることのない液晶表示駆動装置（液晶ドライバ）を提供する。
【解決手段】表示画像データを受けて表示パネルの信号線に印加されるべき画像信号を生成し、外部より入力される出力タイミング信号に従って１ライン分ずつまとめて出力する表示駆動装置（液晶ドライバ）において、画像信号を出力する最終段の出力アンプを複数のグループに分け、画像信号の出力タイミングを上記グループごとに僅かずつずらすとともに、各グループの出力アンプの出力順序を周期的に変化させるようにした。
【解決手段】表示画像データを受けて表示パネルの信号線に印加されるべき画像信号を生成し、外部より入力される出力タイミング信号に従って１ライン分ずつまとめて出力する表示駆動装置（液晶ドライバ）において、画像信号を出力する最終段の出力アンプを複数のグループに分け、画像信号の出力タイミングを上記グループごとに僅かずつずらすとともに、各グループの出力アンプの出力順序を周期的に変化させるようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルを駆動する表示駆動装置さらには液晶パネルを駆動する液晶表示駆動装置に適用して有効な技術に関し、例えばＴＦＴカラー液晶パネルのソース線を駆動する液晶ドライバ（液晶駆動用半導体集積回路）に利用して有効な技術に関する。
【背景技術】
【０００２】
表示装置の１つとしての液晶表示装置は、表示パネルとしての液晶表示パネル（以下、液晶パネルとも言う）と表示制御装置としての液晶表示制御装置（液晶コントローラ）や該制御装置の制御下で液晶表示パネルを駆動する表示駆動装置としての液晶表示駆動装置（液晶表示ドライバ）などにより構成されている。従来より、液晶パネルとしてはパッシブ型やアクティブマトリックス型など種々の形態のものが提案されている。
【０００３】
このうち、アクティブマトリックス型のひとつであるＴＦＴ液晶パネルは、複数のゲート線（走査線）と複数のソース線（信号線）とが交差するように配置され、各交点に画素となる電極と該電極に信号線上の電圧を印加するトランジスタが配置され、共通の対向電極との間に液晶が挟持された構造を有する。ソースドライバは、かかる構造の液晶パネルのソース線にゲート線の選択動作に同期して時分割で画素信号を１ライン分ずつ順次印加するようにされる。
【０００４】
大画面ＴＦＴ液晶パネルを駆動させるためのソースドライバとしては、複数の出力端子を有する多出力液晶ドライバが用いられる。多出力液晶ドライバは、ソース線への印加タイミングを与えるべく入力されたライン出力信号に同期して液晶パネルの駆動信号を出力する。従来の多出力液晶ドライバにおいては、全ての出力端子から同一のタイミングで駆動信号が出力されるため、液晶パネルを駆動するための電流が集中し、瞬間的に大電流が流れ、この大電流によって電源ラインや信号ラインにスパイク状のノイズが発生したり、電源電圧が低下するという課題がある。
【０００５】
一般に、電子機器は、電波環境が複雑化するにつれ、機器単体だけでなく、構成されるシステムでのＥＭＩ（電気磁気障害）を考慮する必要があるが、上記従来の多出力液晶ドライバを用いた液晶ディスプレイ装置においては、液晶パネルのソース線を同時に駆動するため、瞬間的に大電流が流れて電源ラインや信号ラインにスパイク状のノイズが発生することによって、ＥＭＩが生じるおそれがある。このＥＭＩの低減を図るためにも、液晶パネルを駆動するための電流が集中するのを防止する必要がある。
【０００６】
そこで、本発明者らは、複数のソース出力を例えば右半分と左半分のように２のグループに分割して、図１に示すように、それぞれ出力タイミングをずらすことによって電流の集中を回避して、ＥＭＩの発生を抑制するようにしたソースドライバに関する発明をなし、先に出願をした（特許文献１）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２３３３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記先願発明においては、グループ化した単位でソース線を駆動する場合、例えば右半分のソース線を駆動したのち左半分のソース線を駆動するというように、タイミングはずれるものの分割したソース線間の駆動順序は固定されたままであった。
【０００９】
本発明者らは、その後、上記ソース線の駆動方式について再検討を行なった結果、ＥＭＩ対策としては充分な効果が得られるものの、グループ化したソース線間の駆動順序が同じままであると、ソース線に印加された電圧はゲート線の信号によってオン、オフされるＴＦＴ（薄膜トランジスタ）を介して画素電極に印加されるため、ゲート線の電圧ＶＧが立ち下がることによってソース線の電圧が画素電極に印加されなくなる。
【００１０】
その結果、左右のソース線で実効電圧が僅かではあるがずれてしまう、つまり図１５に示すように、画素電極の充電電荷量に相当するハッチングの部分の面積が、左半分のソース線Ｙ１〜Ｙn／2と右半分のソース線Ｙn／2+1〜Ｙｎとで異なってしまい、それによって液晶パネルの表示画質が低下するおそれがあることを見出した。
【００１１】
この発明の目的は、表示画質の良好な表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を提供することにある。
【００１２】
この発明の他の目的は、ＥＭＩの発生を抑制しつつ高画質の表示駆動を行なうことができる表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を提供することにある。
【００１３】
この発明のさらに他の目的は、使い勝手の良い表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を提供することにある。
【００１４】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１６】
すなわち、表示画像データを受けて表示パネルの信号線に印加されるべき画像信号を生成し、外部より入力される出力タイミング信号に従って１ライン分ずつまとめて出力する液晶ドライバにおいて、画像信号を出力する最終段の出力アンプを複数のグループに分け、画像信号の出力タイミングを上記グループごとに僅かずつずらすとともに、各グループの出力アンプの出力順序を周期的に変化させるようにしたものである。
【００１７】
上記した手段によれば、画像信号の出力タイミングが各グループの出力アンプごとに僅かずつずれているため、電流が集中して表示パネルに流れるのを防止することができ、それによってＥＭＩを低減させることができる。また、各グループの出力アンプの出力順序が周期的に変化されることによって、平均すると各画素電極に画像信号が印加される時間が同じになり、それによって実効電圧が均一になり表示画質の低下を回避することができるようになる。これにより、ＥＭＩ対策のため表示パネルの複数の信号線（ソース線）を複数のグループに分けてグループ間で時間差をおいて駆動するようにした場合においても表示画質を低下させることのない表示駆動装置（液晶ドライバ）を得ることができる。
【００１８】
ここで、望ましくは、各グループの出力アンプの出力順序を周期的に変化させる切替え回路を設け、該切替え回路の制御信号は液晶パネルの画素を交流駆動するための周期を与える交流化信号に基づいて生成し、該交流化信号の周期に応じて各グループの出力アンプの出力順序を変化させるようにする。交流化信号は液晶ドライバに必ず必要とされる信号であるため、切替え回路の制御信号を交流化信号に基づいて生成することによって、入力信号数や端子数を増加させたりシステム構成を大きく変更することなく液晶パネルに流れる電流の集中を回避してＥＭＩの発生を抑制することができ、かつ高画質の表示駆動を行なうことができる液晶ドライバを得ることができる。
【００１９】
また、本願の他の発明は、表示画像データを受けてアナログ階調電圧に変換された複数の画像信号を生成して出力する液晶表示駆動装置（液晶ドライバ）において、出力タイミング信号に従って画像信号を出力する最終段の出力アンプを複数のグループに分け、画像信号の出力タイミングを各グループの出力アンプごとに僅かずつずらすとともに、各グループの出力アンプの出力順序を周期的に変化させ、さらにこのような時間差出力制御の機能を、外部から有効にしたり無効にしたり設定するための端子を設けるようにしたものである。
【００２０】
液晶パネルによってはライン出力タイミングの周期が短く画素電極の充電時間が十分に取れないものがあり、そのような液晶パネルは時間差出力制御の機能を有効にすると却って表示画質が低下するおそれがあるが、上記した手段によれば、使用する液晶パネルの特性に応じて時間差出力制御の機能を発現させたりその機能が発現しないようにすることができる使い勝手の良い液晶表示駆動装置（液晶ドライバ）を得ることができる。
【００２１】
ここで、最終段の出力アンプを左右２つのグループに分ける場合には、最終段の出力アンプ部のほぼ中央部の近傍に各グループの出力アンプの出力順序を周期的に変化させる切替え回路を設け、該切替え回路から各出力アンプに供給されるべき出力タイミング信号を伝達する配線を出力アンプの配列方向に沿って配設するようにするのが望ましい。
【００２２】
出力アンプを２つのグループに分ける方法としては左右に２分してグループ化する方法と、奇数番目の出力アンプと偶数番目の出力アンプをそれぞれグループ化する方法とが考えられるがと、後者の方法にあってはライン出力信号を伝達する配線を出力アンプ部全体にわたって２本配設しなければならないが、上記のようなレイアウトを行なうことにより、配線を出力アンプ部の左右にそれぞれ１本ずつ配設すればよく、それによって配線領域を減らすことができるようになり、半導体集積回路化される液晶ドライバではチップサイズを小さくすることができる。
【発明の効果】
【００２３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００２４】
すなわち、本出願の発明に従うと、表示画質の良好な表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。
【００２５】
また、本出願の発明に従うと、ＥＭＩの発生を抑制しつつ高画質の表示駆動を行なうことができる表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。
【００２６】
さらに本出願の発明に従うと、使用システムに応じて機能を変更可能な使い勝手の良い表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。
【００２７】
また、チップサイズの増大を抑えつつ高画質の表示駆動を行なうことができる表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明を適用した液晶ドライバの概略構成を示すブロック図である。
【図２】階調電圧生成回路の構成を概念として示した説明図である。
【図３】図１に示されている液晶ドライバのうち出力アンプ部とタイミング制御部の一部を取り出して本発明の第１の実施例の特徴とする構成を示したブロック図である。
【図４】信号経路切替え回路の切替え制御信号ＰＣＳを生成する信号生成回路の概略構成を示すブロック図である。
【図５】デコーダ部と出力アンプ部の構成例を示すブロック図である。
【図６】実施例の液晶ドライバにおいて、１ラインごとにドットが反転するドット反転駆動の場合の出力画像信号Ｙ１〜Ｙｎのタイミングを示すタイミングチャートである。
【図７】実施例の液晶ドライバにおいて、フレーム同期信号（ＦＲＭ）に基づいて信号経路切替え回路の切替え制御信号ＰＣＳを生成するようにした場合の出力画像信号Ｙ１〜Ｙｎのタイミングを示すタイミングチャートである。
【図８】ライン出力信号を遅延する遅延回路の構成例を示すブロック図である。
【図９】本発明の第２の実施例の構成を示したブロック図である。
【図１０】本発明の第３の実施例を示すレイアウト説明図である。
【図１１】本発明の実施例の液晶ドライバを複数個使用した液晶表示システムの構成例を示すブロック図である。
【図１２】本発明を適用可能な液晶表示システムにおける液晶パネルの交流駆動例を示す説明図である。
【図１３】本発明を適用可能な液晶表示システムにおける液晶パネルの他の交流駆動例を示す説明図である。
【図１４】本発明を適用可能な液晶表示システムにおける液晶パネルのさらに他の交流駆動例を示す説明図である。
【図１５】本発明に先立って検討した時間差制御による出力画像信号Ｙ１〜Ｙｎのタイミングを示すタイミングチャートである。
【発明を実施するための形態】
【００２９】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００３０】
図１は、本発明を適用した液晶ドライバの概略構成を示す。特に制限されるものでないが、図１に示されている各回路ブロックは、公知の半導体製造技術により単結晶シリコンのような１個の半導体チップ上に半導体集積回路として構成される。本実施例の液晶ドライバは、複数の走査線（ゲート線）と複数の信号線（ソース線）とが格子状に配設され各交点に画素が設けられているドットマトリックス型のカラー液晶パネルの信号線に印加される画像信号Ｙ１〜Ｙｎを出力する回路である。
【００３１】
本発明において、特に制限されないが、１画素の画素データは、赤色（Ｒ）／緑色（Ｇ）／青色（Ｂ）の各色データがそれぞれ８ビットとされた２４ビットで構成されるものとして、以下実施例が説明される。
【００３２】
本実施例の液晶ドライバは、８ビットの入力画像データ（Ｒ／Ｇ／Ｂの３つ色データのうち、１つの色データの８ビットを示す）を順次取り込む第１ラッチ部１１０と、該第１ラッチ部１１０に取り込まれた画像データを一括して転送する第２ラッチ部１２０と、入力制御信号ＰＯＬ１，ＰＯＬ２に応じて入力画像データを反転させるデータ反転回路１３０と、上記第１ラッチ部１１０のどこに入力画像データを取り込ませるか指定するラッチ位置指定回路１４０と、外部から供給される階調電圧Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７を例えば図２に示すようなラダー抵抗Ｒ０〜Ｒ１５で分圧して正極性および負極性それぞれ２５６階調の電圧を生成する階調電圧生成回路１５０と、生成された電圧の中から前記第２ラッチ部１２０に保持されている画像データに応じた電圧を選択することでディジタル信号をアナログ階調電圧に変換するデコーダ（セレクタ）部１６０と、変換されたアナログ電圧に応じた画像信号Ｙ１〜Ｙｎを生成して出力する出力アンプ部１８０と、外部から入力されるクロック信号や制御信号に基づいて半導体チップ内部の回路を所定の順序に従って動作させる内部制御信号を生成するタイミング制御部１９０などから構成される。
【００３３】
上記第１ラッチ部１１０および第２ラッチ部１２０は、それぞれｎ（例えばｎ＝４８０）本の信号線に対応する数のデータラッチを８プレーン備える。８プレーン備えるのは、各ソース線駆動端子から例えば２５６階調の電圧を出力するために、１端子当たり８ビットの画像データが入力され、それを端子ごとに保持する必要があるからである。
【００３４】
本実施例の液晶ドライバには、データ反転回路１３０が設けられているため、ユーザは入力画像データを変化させずに例えば黒と白の反転のような表示をさせることでき、それによって入力画像データの頻繁な変化に伴うノイズの発生や消費電流の増加を抑えることができる。この機能は、パーソナルコンピュータやノートパソコンの液晶モニタを駆動するシステムに有効な機能である。なお、本実施例の液晶ドライバにおいては、特に制限されるものでないが、各々８ビットで構成される６画素分の画像データＤ５７〜Ｄ５０……Ｄ０７〜Ｄ００が同時に取り込み可能に構成されている。
【００３５】
タイミング制御部１９０は、外部より入力される液晶を交流駆動するための交流化信号Ｍや水平同期信号ＣＬ１，データ転送用クロックＣＬ２，シフト方向指示信号ＳＨＬなどに基づいて、上記第１ラッチ部１１０や第２ラッチ部１２０、ラッチ位置指定回路１４０、デコーダ部１６０、出力アンプ部１８０に対して動作タイミングを指示するタイミング制御信号を生成して出力する機能を有する。また、タイミング制御部１９０は、交流化信号Ｍの論理レベルに応じてデコーダ部１６０が階調電圧生成回路１５０により生成された正極性および負極性の階調電圧のいずれを選択してデコードするか指定する制御信号を供給する。これにより、液晶パネルのソース線に印加される画像信号Ｙ１〜Ｙｎが、交流化信号Ｍの周期に応じて変化する交流電圧とされ、直流電圧の印加により液晶が劣化するのを防止することができる。
【００３６】
また、タイミング制御部１９０には、本実施例の液晶ドライバを複数個シリーズに接続して当該ドライバの出力数（ｎ本）よりも多い信号線を有する液晶パネルを駆動するシステムを構成する場合に、所定の端子ＥＩＯ１の状態に応じて画像データの取り込みを開始しても良いか否かを判定するとともに、当該ドライバが１ラインすべての画像信号Ｙ１〜Ｙｎを出力したことを示す信号を所定の端子ＥＩＯ２より出力する機能が設けられている。具体的には、先頭の液晶ドライバの端子ＥＩＯ１にコントローラから転送開始信号を入力させるとともに、前段のドライバの端子ＥＩＯ２を次段のドライバの端子ＥＩＯ１に接続することにより、複数の液晶ドライバを順次画像データ取込み状態にさせることができる。
【００３７】
さらに、本実施例の液晶ドライバには、特に制限されるものでないが、外部から動作モードを設定することができるモード設定端子ＭＯＤＥが設けられており、タイミング制御部１９０はこのモード設定端子ＭＯＤＥの状態に応じて後述のライン出力信号ＬＯＣ１とそれを遅延した信号ＬＯＣ２の生成を行なったり行なわないようにしたりする制御が可能に構成されている。
【００３８】
上記ライン出力信号ＬＯＣ１は、出力アンプ部１８０へ画像信号の出力のタイミングを知らせる信号であり、外部より入力される水平同期信号（クロック）ＣＬ１に基づいて生成される。ＳＨＬは表示データのシフト方向を指示する信号とされ、ラッチ位置指定回路１４０を介して第１ラッチ回路１１０に書き込まれる表示データの書き込み方向が制御される。
【００３９】
図３は、図１に示されている液晶ドライバのうち出力アンプ部１８０とタイミング制御部１９０の一部を取り出して本発明の第１の実施例の特徴とする構成を示したものである。
【００４０】
図３に示されているように、本実施例においては、ライン出力信号ＬＯＣ１を所定時間Ｔｄだけ遅延させる遅延回路１９１と、遅延されたライン出力信号ＬＯＣ２と遅延前のライン出力信号ＬＯＣ１をスルーさせたり交差させたり切り替えることが可能な信号経路切替え回路１９３と、前記交流化信号Ｍに基づいて該信号経路切替え回路１９３の切替え制御信号ＰＣＳを生成するＤ型フリップフロップＦＦ１からなる信号生成回路１９２とが設けられている。遅延回路１９１における遅延量Ｔｄの最適な値は０．１μｓ（マイクロ秒）程度すなわち１水平期間（１５μｓ）の０．１％〜数％程度が妥当である。
【００４１】
信号生成回路１９２は、図４に示すように、Ｄ型フリップフロップＦＦ１の前段に交流化信号ＭをラッチするＤ型フリップフロップＦＦ０を設けて、交流化信号Ｍを水平同期信号ＣＬ１の立下りでラッチしてＦＦ０の出力を後段のＤ型フリップフロップＦＦ１のクロック端子に入力して動作させ、制御信号ＰＣＳを生成するように構成しても良い。このように構成することによって、交流化信号Ｍのパルス幅が狭くなった場合にも安定した動作が保証されるようになる。
【００４２】
また、本実施例においては、出力アンプ部１８０のｎ個の出力アンプ（出力回路）は、例えば半数ずつ２つのグループＧ１，Ｇ２に分割されている。ここで、出力アンプ部１８０のｎ個の出力アンプのグループ化は、左右半分ずつつまり出力Ｙ1〜Ｙn/2に対応するアンプと出力Ｙn/2+1〜Ｙnに対応するアンプとに分けても良いし、奇数番目の出力Ｙ1，Ｙ3……Ｙn-1に対応するアンプと偶数番目の出力Ｙ2，Ｙ4……Ｙnに対応するアンプとに分けても良い。あるいは、後述される図５に示されるように、出力Ｙ1及びＹ2に対応する一対のアンプを第１番目ペア、出力Ｙ３及びＹ４に対応する一対のアンプを第２番目ペアの様に考えた場合に、奇数番目ペアと奇数番目ペアとにグループ化してもよい。
【００４３】
ライン出力信号ＬＯＣ１またはＬＯＣ２によって出力タイミングが与えられる出力アンプ部１８０の各出力アンプは、具体的には、例えば後段に設けられた伝送ゲートがライン出力信号ＬＯＣ１またはＬＯＣ２によってオン／オフされることにより、あるいはライン出力信号ＬＯＣ１またはＬＯＣ２を活性化信号としてアンプの電流源がオンされることにより増幅動作を行なうことで、画像信号の出力を行なうように構成される。
【００４４】
図５には、出力アンプ部１８０の各出力アンプの後段に設けられる伝送ゲートを、交流駆動のための極性反転用のゲートと共用させるようにした実施例が示されている。
【００４５】
図５においては、出力アンプ部１８０の各出力アンプＡＭＰ１〜ＡＭＰｎとして、低出力インピーダンスのボルテージフォロワが用いられている。また、入力画像データに応じた階調電圧を生成するデコーダ部１６０には、正極性電圧出力用ＤＡ変換回路ＤＡＣ１，ＤＡＣ３……ＤＡＣｎ-1と負極性電圧出力用ＤＡ変換回路ＤＡＣ２，ＤＡＣ４……ＤＡＣｎが交互に配置されている。これとともに、各ＤＡ変換回路の前段には隣接するもの同士の間で入力データを入れ替えるマルチプレクサＭＰＸ１が設けられ、出力アンプＡＭＰ１〜ＡＭＰｎの後段には出力信号を入れ替えるマルチプレクサＭＰＸ２が設けられている。
【００４６】
マルチプレクサＭＰＸ１とＭＰＸ２は交流化信号Ｍに基づいてタイミング制御回路１９０により生成された制御信号ＣＸ１，ＣＸ２により切り替え動作され、あるソース線の画像データはマルチプレクサＭＰＸ１により、正電圧出力用ＤＡ変換回路ＤＡＣｉと負電圧出力用ＤＡ変換回路ＤＡＣｉ+1に交互に入力されてアナログ電圧に変換されマルチプレクサＭＰＸ２を介してソース線に印加される。
【００４７】
このとき、マルチプレクサＭＰＸ１とＭＰＸ２は同じように動作される。すなわち、マルチプレクサＭＰＸ１が画像データをスルーさせている時はマルチプレクサＭＰＸ２も画像信号をスルーさせ、マルチプレクサＭＰＸ１が画像データを交差させている時はマルチプレクサＭＰＸ２も画像信号を交差させるように信号経路を切り替える。
【００４８】
これによって、液晶パネルの各画素電極は正極性の電圧と負極性の電圧が交互に印加されて交流駆動され、液晶の劣化が防止される。そして、本実施例では、マルチプレクサＭＰＸ２が制御信号ＣＸ２により切り替え動作されるとともに、出力アンプＡＭＰ１〜ＡＭＰn/2に対応するマルチプレクサＭＰＸ２はライン出力信号ＬＯＣ１によって、また出力アンプＡＭＰn/2+1〜ＡＭＰｎに対応するマルチプレクサＭＰＸ２はＬＯＣ１を遅延したＬＯＣ２によって出力タイミングが与えられるようになっている。
【００４９】
次に、本実施例の信号経路切替え回路１９３によるライン出力信号ＬＯＣ１とＬＯＣ２の切替えに伴う出力アンプ部１８０からの出力（Ｙ１〜Ｙｎ）の変化のタイミングを、図６を用いて説明する。なお、図６には、交流化信号Ｍの周期がライン出力信号ＬＯＣの周期の２倍である場合、つまり１ラインごとにドットが反転するドット反転駆動の場合のタイミングが示されている。
【００５０】
図６に示されているように、実施例の液晶ドライバにおいては、交流化信号Ｍの１周期ごとに信号経路切替え回路１９３の切替え制御信号ＰＣＳがハイレベルとロウレベルに変化するため、ＰＣＳがハイレベルである期間は、出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。また、ＰＣＳがロウレベルである期間は、出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。
【００５１】
そして、次のフレーム期間では、上記とは逆に、ＰＣＳがハイレベルである期間は、出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。続いて、ＰＣＳがロウレベルである期間は、出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。
【００５２】
このように、全出力のうち半分の出力のタイミングを残りの半分の出力のタイミングよりも少し遅らせる時間差出力制御を行なうことにより、液晶パネルのソース線に流れる電流のピークを下げることができるとともに、交流化信号Ｍの１周期ごとに遅らせるグループを切り替えることにより、画像データが同じであれば長い期間ではいずれの出力信号による画素電極の充電期間も等しくなり、遅らせるグループを固定した時間差出力制御の場合に比べて実効電圧を安定させることができる。
【００５３】
上記実施例においては、交流化信号Ｍに基づいて信号経路切替え回路１９３の切替え制御信号ＰＣＳを生成しているが、図３の信号生成回路（フリップフロップ）１９２に、交流化信号Ｍの代わりにフレーム同期信号（ＦＲＭ）を入れて、フレーム同期信号（ＦＲＭ）に基づいて信号経路切替え回路１９３の切替え制御信号ＰＣＳを生成するようにしても良い。
【００５４】
図７には、そのようにした場合における出力アンプ部１８０の出力（Ｙ１〜Ｙｎ）の変化のタイミングを示す。図７から明らかなように、本実施例の液晶ドライバにおいては、フレーム同期信号（ＦＲＭ）の１周期ごとに信号経路切替え回路１９３の切替え制御信号ＰＣＳがハイレベルとロウレベルに変化するため、第１のフレーム期間Ｔ１においては、出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。
【００５５】
そして、次のフレーム期間Ｔ２では、上記とは逆に、先ず出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。なお、図７においても、交流化信号Ｍの周期がライン出力信号ＬＯＣの周期の２倍である場合、つまり１ラインごとにドットが反転するドット反転駆動の場合のタイミングが示されている。
【００５６】
このように、フレーム同期信号（ＦＲＭ）に基づいて信号経路切替え回路１９３の切替え制御信号ＰＣＳを生成するようにしているので、同じ画像データに対する画素の実効電圧は同一になり表示画質は向上するが、フレーム同期信号（ＦＲＭ）よりも交流化信号Ｍの方が周期が短いため、第１の実施例のように交流化信号Ｍに基づいて切替え制御信号ＰＣＳを生成する方が、高画質が得られ易い。また、現在市場に提供されている液晶ドライバは交流化信号Ｍを外部からもらうものが一般的であり、フレーム同期信号（ＦＲＭ）に関してはこれを外部からもらうものともらわないものとがあるので、交流化信号Ｍを用いる方が入力信号数や外部端子数を少なくすることができるという利点もある。
【００５７】
以上、出力アンプ部１８０のｎ個の出力アンプを、左右半分ずつつまり出力Ｙ1〜Ｙn/2に対応するアンプと出力Ｙn/2+1〜Ｙnに対応するアンプとに分けて時間差出力制御を行なうようにした場合について説明したが、奇数番目の出力Ｙ1，Ｙ3……Ｙn-1に対応するアンプと偶数番目の出力Ｙ2，Ｙ4……Ｙnに対応するアンプとにグループを分けて時間差出力制御を行なうようにしても良い。その場合の出力タイミングは、図６および図７と同様であり、Ｙ1〜Ｙn/2をＹ1，Ｙ3……Ｙn-1に置き換えて、またＹn/2+1〜ＹnをＹ2，Ｙ4……Ｙnに置き換えて考えればよい。
【００５８】
なお、特に限定されるものでないが、本実施例においては、信号生成回路１９２と遅延回路１９１はタイミング制御部１９０内に設けられ、信号経路切替え回路１９３は出力アンプ部１８０に近い側に設けられているが、遅延回路１９１も出力アンプ部１８０に近い側に設けるようにしても良い。
【００５９】
また、遅延回路１９１は、図８に示すように、遅延用インバータ列ＤＬＹとそれを迂回するバイパス経路ＢＰＳと切替えスイッチＳＷとを備え、例えば前記モード信号ＭＯＤＥに応じてスイッチＳＷを切り替えることで、ライン出力信号ＬＯＣ１を遅延させたり遅延させないようにしたりすることが可能に構成することができる。そして、スイッチＳＷを切り替えてライン出力信号ＬＯＣ１を遅延させないようにした状態では、フリップフロップ１９２をリセットして切替え制御信号ＰＣＳをロウレベルもしくはハイレベルに固定し、信号経路切替え回路１９３の切替えがなされないように構成しても良い。
【００６０】
ライン出力信号ＬＯＣ１の遅延を行なわないようにすることにより、例えば、ライン出力の周期すなわちコモンラインのシフト周期が短く画素電極の充電時間が十分に取れない表示システムにおいて、実施例の左右２つの出力アンプの時間差出力制御により実効電圧が下がるのを回避することができる。なお、図８の構成において、段数すなわち遅延量が異なる複数の遅延用インバータ列を設けてレジスタ等への設定により、使用する液晶パネルやシステムに応じて遅延量を調整できるように構成することも可能である。
【００６１】
図９は、本発明の第２の実施例を示す。この実施例は、ライン出力信号ＬＯＣ０を遅延させる互いに遅延量が異なる複数の遅延回路ＤＬＹ１，ＤＬＹ２……ＤＬＹｍを設けて、それぞれタイミングの異なるライン出力信号ＬＯＣ０，ＬＯＣ１〜ＬＯＣｍを生成するとともに、出力アンプ部１８０のｎ個の出力アンプをｍ＋１個のグループに分け、信号経路切替え回路１９３でライン出力信号ＬＯＣ０〜ＬＯＣｍを適当な周期（例えば交流化信号Ｍの周期のｍ倍）で切り替えて各グループの出力アンプに順繰りに供給して、異なるタイミングで動作させるようにしたものである。この実施例によれば、液晶パネルのソース線に流れる電流のピークをさらに下げることができるという利点がある。
【００６２】
なお、図９においては、出力アンプ部１８０のｎ個の出力アンプをｍ＋１個のグループに分け、それぞれのグループを、それぞれタイミングの異なるｍ＋１個のライン出力信号ＬＯＣ０〜ＬＯＣｍによって制御する実施例に関しているが、これに限定されるものではなく、遅延回路をｍ個以上設け、それらの出力信号を適切なタイミングで信号経路切替え回路１９３によって切り換えて、出力アンプ部１８０のｎ個の出力アンプをｍ＋１個のグループに供給することによって、出力アンプ部１８０のｎ個の出力アンプをｍ＋１個のグループを制御しても良い。
【００６３】
図１０は、本発明の第３の実施例を示す。この実施例は、出力アンプ部１８０のｎ個の出力アンプを左右２つのグループに分けて２つのライン出力信号ＬＯＣ１またはＬＯＣ２で時間差出力制御を行なうようにした図３の実施例において、出力アンプ部１８０のほぼ中央部に隣接して信号経路切替え回路１９３を配置してその両側にアンプの列方向に沿って延設された配線ＬＬ１，ＬＬ２を設けて、各出力アンプにライン出力信号ＬＯＣ１またはＬＯＣ２を供給して周期的に切替えながら時間差出力動作をさせるように構成したものである。
【００６４】
奇数番目の出力アンプと偶数番目の出力アンプをそれぞれグループ化すると、ライン出力信号ＬＯＣ１とＬＯＣ２を伝達する配線ＬＬ１，ＬＬ２を出力アンプ部１８０全体にわたって２本配設しなければならないが、図１０のようなレイアウトを行なうことにより、配線ＬＬ１，ＬＬ２を出力アンプ部１８０の左右にそれぞれ１本ずつ配設すればよく、それによって配線領域を減らすことができるという利点がある。
【００６５】
図１１には、本実施例の液晶ドライバ１００を複数個使用して１６００×１２００ドットのカラー液晶パネル２００を駆動するシステムを構成した場合のブロック図が示されている。カラー液晶パネル２００のライン方向には、１０個のソースドライバＤＲＶ１〜ＤＲＶ１０が配置され、これらのソースドライバＤＲＶ１〜ＤＲＶ１０のうちソースドライバＤＲＶ２〜ＤＲＶ１０の端子ＥＩＯ１には、前段のソースドライバの端子ＥＩＯ２が電気的に結合されることにより、直列形態に接続されている。
【００６６】
先頭のソースドライバＤＲＶ１の端子ＥＩＯ１には液晶表示コントローラ４００からデータ取込みイネーブル信号ＥＩＯが入力され、先頭の液晶ドライバＤＲＶ１のデータ取り込みが終了すると端子ＥＩＯ２がハイレベルに変化され、次のソースドライバＤＲＶ２の端子ＥＩＯ１にデータ取込みイネーブル信号として入力され、データの取り込みを開始するようになっている。これにより、次段の液晶ドライバがこの信号をＥＩＯ１端子に受けるように接続をしておくことによって、複数の液晶ドライバを使用した表示システムにおいて、液晶表示コントローラは各ドライバに対して独自の開始信号を送ることなく、連続した画像データの伝送が可能となる。そのため、表示システムの設計者の負担を軽減することができる。
【００６７】
図１１の駆動システムは、上記ソースドライバＤＲＶ１〜ＤＲＶ１０と、カラー液晶パネル２００のコモン線（ＴＦＴパネルではゲート線と呼ばれる）を順番に選択レベルにするゲートドライバ（走査線駆動回路）３００と、システム全体を制御する液晶表示コントローラ４００と、液晶駆動電圧を生成する液晶駆動電源回路５００とを備える。液晶表示コントローラ４００はゲートドライバ３００に対する制御信号としてのフレーム同期信号ＦＲＭやシフトタイミングを与えるクロックＣＬ３を生成したり、上記ソースドライバＤＲＶ１〜ＤＲＶ１０に供給する画像データＤ５７〜Ｄ５０……Ｄ０７〜Ｄ００やソースドライバを制御するイネーブル信号ＥＩＯ、動作クロックＣＬ１，ＣＬ２、交流化信号Ｍを生成する。
【００６８】
液晶駆動電源回路５００は、ソースドライバＤＲＶ１〜ＤＲＶ１０に対して供給する階調電圧の元になる前記１８段階の駆動電圧Ｖ０〜Ｖ１８（図１，図２参照）と、液晶パネル２００の対向電極に液晶中心電位として印加する電圧ＶCOM、ゲートドライバ３００に対して供給するゲート線の選択レベルとなる電圧ＶGONおよびゲート線の非選択レベルとなる電圧ＶGOFFを生成する。
【００６９】
図１２〜図１４には、液晶パネルの交流駆動例が示される。これらの図において、符号「＋」，「−」はそれぞれのドット（画素）の極性を表わしており、（Ａ），（Ｂ）はドットがどのように反転するのかを示している。図より明らかなように、図１２〜図１４の交流駆動例には、液晶パネルを左右２つのグループに分割して出力タイミングをずらす方式ではなく、奇数列（奇数のソース線）と偶数列のグループを分けて出力タイミングをずらす方式が適用される。
【００７０】
図１２〜図１４は、液晶パネルを奇数列と偶数列のグループを分けて出力タイミングをずらす方式を適用する場合であっても、走査線方向の極性の反転方式が異なる場合があることを示している。これらの駆動方式は、交流化信号Ｍに応じてタイミング制御部１９０からデコーダ部１６０へ供給される正極性および負極性の階調電圧のいずれを選択して出力するか指定する制御信号に従って決定される。
【００７１】
図１２〜図１４のうち図１２の交流駆動方式は、上下および左右に隣接するドット同士で極性が逆となり、かつフレームごとつまり奇数フレームと偶数フレームとで各ドットが反転するように駆動する方式である。また、図１３の交流駆動方式は、ｍ本の走査線ごとにドットが反転するようにつまり同一列のｍ個のドットは同じ極性で隣接する列のドットの極性と逆になるように駆動する方式である。図１４の交流駆動方式は、フレームごとにドットが反転するようにつまり同一列のドットはすべて同じ極性で隣接する列のドットの極性は逆になるように駆動する方式である。
【００７２】
同様にして、液晶パネルを左右２つのグループに分割して出力タイミングをずらす方式においても、それぞれ図１２〜図１４と対応する交流駆動が考えられる。さらに、複数のソースドライバを使用するシステムにおいては、隣接するドライバごとに極性を変えるとともに全ドライバを２つのグループに分けて、グループ単位で時間差出力制御を行なうようにすることも可能である。
【００７３】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、画像データが８ビットで階調電圧が負極性、正極性それぞれ２５６段階である場合について説明したが、それに限定されるものでなく、画像データが９ビットで階調電圧が５１２段階の場合や、画像データが１０ビットで階調電圧が１０２４段階の場合にも適用することができる。また、前記実施例では、１つの液晶ドライバに４８０個の出力アンプを設けているが、４２０個などであっても良い。また、前記実施例では、出力アンプとしてボルテージフォロワを用いているが、差動アンプ等であっても良い。また、前期実施例では、６画素（１ライン分）の画素データを同時に取り込む場合について説明されたが、それに限定される物ではなく、３画素や４画素などを１ライン分として同時に取り込む場合であっても良い。また、外部から入力される画素データの信号レベルは、ＴＴＬレベル、ＬＶＤＳ（Low Voltage Differential Signaling）レベル、あるいは、mini−ＬＶＤＳであっても良い。
【００７４】
また、出力アンプの形式は、図５に示されるような、ペア方式のアンプに限定される物ではなく、図５において、マルチプレクサＭＰＸ２を設けないような方式（双方向アンプ方式）にも適用可能である。
【００７５】
さらに、前記実施例では、画像データの取り込みが終了したときに画像データの取り込み終了を示す信号ＥＩＯ２を出力する端子を設け、複数のドライバＩＣを用いてシステムを構成する場合に該端子の信号を次段のドライバＩＣにデータ取込みイネーブル信号ＥＩＯ１として入力しているが、信号ＥＩＯ２を出力する端子を省略し、すべてのドライバＩＣに対してデータ取込みイネーブル信号ＥＩＯ１を液晶表示コントローラ４００から順に与えるように構成することも可能である。
【００７６】
また、前記実施例では、カラー液晶表示パネルの駆動方法について述べられたが、有機ＥＬ表示パネルの駆動方法として適用可能である。
【産業上の利用可能性】
【００７７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＴＦＴカラー液晶パネルを駆動する液晶ドライバに適用したものについて説明したが、本発明はそれに限定されるものでなく、ＴＦＴ以外のカラー液晶パネルのほか、白黒表示の液晶パネルを駆動する液晶ドライバにも適用することができる。また、本発明の液晶ドライバは、テレビジョン用液晶ディスプレイを駆動する場合は勿論のこと、パーソナルコンピュータやノートパソコンの液晶モニタを駆動する液晶ドライバにも適用することができる。
【符号の説明】
【００７８】
１００ 液晶表示駆動装置（液晶ドライバＩＣ）
１１０ 第１ラッチ部
１２０ 第２ラッチ部
１３０ データ反転回路
１４０ ラッチ位置指定回路
１５０ 階調電圧生成回路
１６０ デコーダ（セレクタ）部
１８０ 出力アンプ部
１９０ タイミング制御部
１９１ 遅延回路
１９２ 切替え制御信号生成回路
１９３ 信号経路切替え回路
２００ 液晶パネル
３００ 走査線駆動回路（コモンドライバ）
４００ 液晶表示コントローラ
５００ 液晶駆動電源回路
ＤＲＶ１〜ＤＲＶ１０ 液晶ドライバＩＣ
【技術分野】
【０００１】
本発明は、表示パネルを駆動する表示駆動装置さらには液晶パネルを駆動する液晶表示駆動装置に適用して有効な技術に関し、例えばＴＦＴカラー液晶パネルのソース線を駆動する液晶ドライバ（液晶駆動用半導体集積回路）に利用して有効な技術に関する。
【背景技術】
【０００２】
表示装置の１つとしての液晶表示装置は、表示パネルとしての液晶表示パネル（以下、液晶パネルとも言う）と表示制御装置としての液晶表示制御装置（液晶コントローラ）や該制御装置の制御下で液晶表示パネルを駆動する表示駆動装置としての液晶表示駆動装置（液晶表示ドライバ）などにより構成されている。従来より、液晶パネルとしてはパッシブ型やアクティブマトリックス型など種々の形態のものが提案されている。
【０００３】
このうち、アクティブマトリックス型のひとつであるＴＦＴ液晶パネルは、複数のゲート線（走査線）と複数のソース線（信号線）とが交差するように配置され、各交点に画素となる電極と該電極に信号線上の電圧を印加するトランジスタが配置され、共通の対向電極との間に液晶が挟持された構造を有する。ソースドライバは、かかる構造の液晶パネルのソース線にゲート線の選択動作に同期して時分割で画素信号を１ライン分ずつ順次印加するようにされる。
【０００４】
大画面ＴＦＴ液晶パネルを駆動させるためのソースドライバとしては、複数の出力端子を有する多出力液晶ドライバが用いられる。多出力液晶ドライバは、ソース線への印加タイミングを与えるべく入力されたライン出力信号に同期して液晶パネルの駆動信号を出力する。従来の多出力液晶ドライバにおいては、全ての出力端子から同一のタイミングで駆動信号が出力されるため、液晶パネルを駆動するための電流が集中し、瞬間的に大電流が流れ、この大電流によって電源ラインや信号ラインにスパイク状のノイズが発生したり、電源電圧が低下するという課題がある。
【０００５】
一般に、電子機器は、電波環境が複雑化するにつれ、機器単体だけでなく、構成されるシステムでのＥＭＩ（電気磁気障害）を考慮する必要があるが、上記従来の多出力液晶ドライバを用いた液晶ディスプレイ装置においては、液晶パネルのソース線を同時に駆動するため、瞬間的に大電流が流れて電源ラインや信号ラインにスパイク状のノイズが発生することによって、ＥＭＩが生じるおそれがある。このＥＭＩの低減を図るためにも、液晶パネルを駆動するための電流が集中するのを防止する必要がある。
【０００６】
そこで、本発明者らは、複数のソース出力を例えば右半分と左半分のように２のグループに分割して、図１に示すように、それぞれ出力タイミングをずらすことによって電流の集中を回避して、ＥＭＩの発生を抑制するようにしたソースドライバに関する発明をなし、先に出願をした（特許文献１）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２３３３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記先願発明においては、グループ化した単位でソース線を駆動する場合、例えば右半分のソース線を駆動したのち左半分のソース線を駆動するというように、タイミングはずれるものの分割したソース線間の駆動順序は固定されたままであった。
【０００９】
本発明者らは、その後、上記ソース線の駆動方式について再検討を行なった結果、ＥＭＩ対策としては充分な効果が得られるものの、グループ化したソース線間の駆動順序が同じままであると、ソース線に印加された電圧はゲート線の信号によってオン、オフされるＴＦＴ（薄膜トランジスタ）を介して画素電極に印加されるため、ゲート線の電圧ＶＧが立ち下がることによってソース線の電圧が画素電極に印加されなくなる。
【００１０】
その結果、左右のソース線で実効電圧が僅かではあるがずれてしまう、つまり図１５に示すように、画素電極の充電電荷量に相当するハッチングの部分の面積が、左半分のソース線Ｙ１〜Ｙn／2と右半分のソース線Ｙn／2+1〜Ｙｎとで異なってしまい、それによって液晶パネルの表示画質が低下するおそれがあることを見出した。
【００１１】
この発明の目的は、表示画質の良好な表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を提供することにある。
【００１２】
この発明の他の目的は、ＥＭＩの発生を抑制しつつ高画質の表示駆動を行なうことができる表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を提供することにある。
【００１３】
この発明のさらに他の目的は、使い勝手の良い表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を提供することにある。
【００１４】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１６】
すなわち、表示画像データを受けて表示パネルの信号線に印加されるべき画像信号を生成し、外部より入力される出力タイミング信号に従って１ライン分ずつまとめて出力する液晶ドライバにおいて、画像信号を出力する最終段の出力アンプを複数のグループに分け、画像信号の出力タイミングを上記グループごとに僅かずつずらすとともに、各グループの出力アンプの出力順序を周期的に変化させるようにしたものである。
【００１７】
上記した手段によれば、画像信号の出力タイミングが各グループの出力アンプごとに僅かずつずれているため、電流が集中して表示パネルに流れるのを防止することができ、それによってＥＭＩを低減させることができる。また、各グループの出力アンプの出力順序が周期的に変化されることによって、平均すると各画素電極に画像信号が印加される時間が同じになり、それによって実効電圧が均一になり表示画質の低下を回避することができるようになる。これにより、ＥＭＩ対策のため表示パネルの複数の信号線（ソース線）を複数のグループに分けてグループ間で時間差をおいて駆動するようにした場合においても表示画質を低下させることのない表示駆動装置（液晶ドライバ）を得ることができる。
【００１８】
ここで、望ましくは、各グループの出力アンプの出力順序を周期的に変化させる切替え回路を設け、該切替え回路の制御信号は液晶パネルの画素を交流駆動するための周期を与える交流化信号に基づいて生成し、該交流化信号の周期に応じて各グループの出力アンプの出力順序を変化させるようにする。交流化信号は液晶ドライバに必ず必要とされる信号であるため、切替え回路の制御信号を交流化信号に基づいて生成することによって、入力信号数や端子数を増加させたりシステム構成を大きく変更することなく液晶パネルに流れる電流の集中を回避してＥＭＩの発生を抑制することができ、かつ高画質の表示駆動を行なうことができる液晶ドライバを得ることができる。
【００１９】
また、本願の他の発明は、表示画像データを受けてアナログ階調電圧に変換された複数の画像信号を生成して出力する液晶表示駆動装置（液晶ドライバ）において、出力タイミング信号に従って画像信号を出力する最終段の出力アンプを複数のグループに分け、画像信号の出力タイミングを各グループの出力アンプごとに僅かずつずらすとともに、各グループの出力アンプの出力順序を周期的に変化させ、さらにこのような時間差出力制御の機能を、外部から有効にしたり無効にしたり設定するための端子を設けるようにしたものである。
【００２０】
液晶パネルによってはライン出力タイミングの周期が短く画素電極の充電時間が十分に取れないものがあり、そのような液晶パネルは時間差出力制御の機能を有効にすると却って表示画質が低下するおそれがあるが、上記した手段によれば、使用する液晶パネルの特性に応じて時間差出力制御の機能を発現させたりその機能が発現しないようにすることができる使い勝手の良い液晶表示駆動装置（液晶ドライバ）を得ることができる。
【００２１】
ここで、最終段の出力アンプを左右２つのグループに分ける場合には、最終段の出力アンプ部のほぼ中央部の近傍に各グループの出力アンプの出力順序を周期的に変化させる切替え回路を設け、該切替え回路から各出力アンプに供給されるべき出力タイミング信号を伝達する配線を出力アンプの配列方向に沿って配設するようにするのが望ましい。
【００２２】
出力アンプを２つのグループに分ける方法としては左右に２分してグループ化する方法と、奇数番目の出力アンプと偶数番目の出力アンプをそれぞれグループ化する方法とが考えられるがと、後者の方法にあってはライン出力信号を伝達する配線を出力アンプ部全体にわたって２本配設しなければならないが、上記のようなレイアウトを行なうことにより、配線を出力アンプ部の左右にそれぞれ１本ずつ配設すればよく、それによって配線領域を減らすことができるようになり、半導体集積回路化される液晶ドライバではチップサイズを小さくすることができる。
【発明の効果】
【００２３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００２４】
すなわち、本出願の発明に従うと、表示画質の良好な表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。
【００２５】
また、本出願の発明に従うと、ＥＭＩの発生を抑制しつつ高画質の表示駆動を行なうことができる表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。
【００２６】
さらに本出願の発明に従うと、使用システムに応じて機能を変更可能な使い勝手の良い表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。
【００２７】
また、チップサイズの増大を抑えつつ高画質の表示駆動を行なうことができる表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明を適用した液晶ドライバの概略構成を示すブロック図である。
【図２】階調電圧生成回路の構成を概念として示した説明図である。
【図３】図１に示されている液晶ドライバのうち出力アンプ部とタイミング制御部の一部を取り出して本発明の第１の実施例の特徴とする構成を示したブロック図である。
【図４】信号経路切替え回路の切替え制御信号ＰＣＳを生成する信号生成回路の概略構成を示すブロック図である。
【図５】デコーダ部と出力アンプ部の構成例を示すブロック図である。
【図６】実施例の液晶ドライバにおいて、１ラインごとにドットが反転するドット反転駆動の場合の出力画像信号Ｙ１〜Ｙｎのタイミングを示すタイミングチャートである。
【図７】実施例の液晶ドライバにおいて、フレーム同期信号（ＦＲＭ）に基づいて信号経路切替え回路の切替え制御信号ＰＣＳを生成するようにした場合の出力画像信号Ｙ１〜Ｙｎのタイミングを示すタイミングチャートである。
【図８】ライン出力信号を遅延する遅延回路の構成例を示すブロック図である。
【図９】本発明の第２の実施例の構成を示したブロック図である。
【図１０】本発明の第３の実施例を示すレイアウト説明図である。
【図１１】本発明の実施例の液晶ドライバを複数個使用した液晶表示システムの構成例を示すブロック図である。
【図１２】本発明を適用可能な液晶表示システムにおける液晶パネルの交流駆動例を示す説明図である。
【図１３】本発明を適用可能な液晶表示システムにおける液晶パネルの他の交流駆動例を示す説明図である。
【図１４】本発明を適用可能な液晶表示システムにおける液晶パネルのさらに他の交流駆動例を示す説明図である。
【図１５】本発明に先立って検討した時間差制御による出力画像信号Ｙ１〜Ｙｎのタイミングを示すタイミングチャートである。
【発明を実施するための形態】
【００２９】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００３０】
図１は、本発明を適用した液晶ドライバの概略構成を示す。特に制限されるものでないが、図１に示されている各回路ブロックは、公知の半導体製造技術により単結晶シリコンのような１個の半導体チップ上に半導体集積回路として構成される。本実施例の液晶ドライバは、複数の走査線（ゲート線）と複数の信号線（ソース線）とが格子状に配設され各交点に画素が設けられているドットマトリックス型のカラー液晶パネルの信号線に印加される画像信号Ｙ１〜Ｙｎを出力する回路である。
【００３１】
本発明において、特に制限されないが、１画素の画素データは、赤色（Ｒ）／緑色（Ｇ）／青色（Ｂ）の各色データがそれぞれ８ビットとされた２４ビットで構成されるものとして、以下実施例が説明される。
【００３２】
本実施例の液晶ドライバは、８ビットの入力画像データ（Ｒ／Ｇ／Ｂの３つ色データのうち、１つの色データの８ビットを示す）を順次取り込む第１ラッチ部１１０と、該第１ラッチ部１１０に取り込まれた画像データを一括して転送する第２ラッチ部１２０と、入力制御信号ＰＯＬ１，ＰＯＬ２に応じて入力画像データを反転させるデータ反転回路１３０と、上記第１ラッチ部１１０のどこに入力画像データを取り込ませるか指定するラッチ位置指定回路１４０と、外部から供給される階調電圧Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７を例えば図２に示すようなラダー抵抗Ｒ０〜Ｒ１５で分圧して正極性および負極性それぞれ２５６階調の電圧を生成する階調電圧生成回路１５０と、生成された電圧の中から前記第２ラッチ部１２０に保持されている画像データに応じた電圧を選択することでディジタル信号をアナログ階調電圧に変換するデコーダ（セレクタ）部１６０と、変換されたアナログ電圧に応じた画像信号Ｙ１〜Ｙｎを生成して出力する出力アンプ部１８０と、外部から入力されるクロック信号や制御信号に基づいて半導体チップ内部の回路を所定の順序に従って動作させる内部制御信号を生成するタイミング制御部１９０などから構成される。
【００３３】
上記第１ラッチ部１１０および第２ラッチ部１２０は、それぞれｎ（例えばｎ＝４８０）本の信号線に対応する数のデータラッチを８プレーン備える。８プレーン備えるのは、各ソース線駆動端子から例えば２５６階調の電圧を出力するために、１端子当たり８ビットの画像データが入力され、それを端子ごとに保持する必要があるからである。
【００３４】
本実施例の液晶ドライバには、データ反転回路１３０が設けられているため、ユーザは入力画像データを変化させずに例えば黒と白の反転のような表示をさせることでき、それによって入力画像データの頻繁な変化に伴うノイズの発生や消費電流の増加を抑えることができる。この機能は、パーソナルコンピュータやノートパソコンの液晶モニタを駆動するシステムに有効な機能である。なお、本実施例の液晶ドライバにおいては、特に制限されるものでないが、各々８ビットで構成される６画素分の画像データＤ５７〜Ｄ５０……Ｄ０７〜Ｄ００が同時に取り込み可能に構成されている。
【００３５】
タイミング制御部１９０は、外部より入力される液晶を交流駆動するための交流化信号Ｍや水平同期信号ＣＬ１，データ転送用クロックＣＬ２，シフト方向指示信号ＳＨＬなどに基づいて、上記第１ラッチ部１１０や第２ラッチ部１２０、ラッチ位置指定回路１４０、デコーダ部１６０、出力アンプ部１８０に対して動作タイミングを指示するタイミング制御信号を生成して出力する機能を有する。また、タイミング制御部１９０は、交流化信号Ｍの論理レベルに応じてデコーダ部１６０が階調電圧生成回路１５０により生成された正極性および負極性の階調電圧のいずれを選択してデコードするか指定する制御信号を供給する。これにより、液晶パネルのソース線に印加される画像信号Ｙ１〜Ｙｎが、交流化信号Ｍの周期に応じて変化する交流電圧とされ、直流電圧の印加により液晶が劣化するのを防止することができる。
【００３６】
また、タイミング制御部１９０には、本実施例の液晶ドライバを複数個シリーズに接続して当該ドライバの出力数（ｎ本）よりも多い信号線を有する液晶パネルを駆動するシステムを構成する場合に、所定の端子ＥＩＯ１の状態に応じて画像データの取り込みを開始しても良いか否かを判定するとともに、当該ドライバが１ラインすべての画像信号Ｙ１〜Ｙｎを出力したことを示す信号を所定の端子ＥＩＯ２より出力する機能が設けられている。具体的には、先頭の液晶ドライバの端子ＥＩＯ１にコントローラから転送開始信号を入力させるとともに、前段のドライバの端子ＥＩＯ２を次段のドライバの端子ＥＩＯ１に接続することにより、複数の液晶ドライバを順次画像データ取込み状態にさせることができる。
【００３７】
さらに、本実施例の液晶ドライバには、特に制限されるものでないが、外部から動作モードを設定することができるモード設定端子ＭＯＤＥが設けられており、タイミング制御部１９０はこのモード設定端子ＭＯＤＥの状態に応じて後述のライン出力信号ＬＯＣ１とそれを遅延した信号ＬＯＣ２の生成を行なったり行なわないようにしたりする制御が可能に構成されている。
【００３８】
上記ライン出力信号ＬＯＣ１は、出力アンプ部１８０へ画像信号の出力のタイミングを知らせる信号であり、外部より入力される水平同期信号（クロック）ＣＬ１に基づいて生成される。ＳＨＬは表示データのシフト方向を指示する信号とされ、ラッチ位置指定回路１４０を介して第１ラッチ回路１１０に書き込まれる表示データの書き込み方向が制御される。
【００３９】
図３は、図１に示されている液晶ドライバのうち出力アンプ部１８０とタイミング制御部１９０の一部を取り出して本発明の第１の実施例の特徴とする構成を示したものである。
【００４０】
図３に示されているように、本実施例においては、ライン出力信号ＬＯＣ１を所定時間Ｔｄだけ遅延させる遅延回路１９１と、遅延されたライン出力信号ＬＯＣ２と遅延前のライン出力信号ＬＯＣ１をスルーさせたり交差させたり切り替えることが可能な信号経路切替え回路１９３と、前記交流化信号Ｍに基づいて該信号経路切替え回路１９３の切替え制御信号ＰＣＳを生成するＤ型フリップフロップＦＦ１からなる信号生成回路１９２とが設けられている。遅延回路１９１における遅延量Ｔｄの最適な値は０．１μｓ（マイクロ秒）程度すなわち１水平期間（１５μｓ）の０．１％〜数％程度が妥当である。
【００４１】
信号生成回路１９２は、図４に示すように、Ｄ型フリップフロップＦＦ１の前段に交流化信号ＭをラッチするＤ型フリップフロップＦＦ０を設けて、交流化信号Ｍを水平同期信号ＣＬ１の立下りでラッチしてＦＦ０の出力を後段のＤ型フリップフロップＦＦ１のクロック端子に入力して動作させ、制御信号ＰＣＳを生成するように構成しても良い。このように構成することによって、交流化信号Ｍのパルス幅が狭くなった場合にも安定した動作が保証されるようになる。
【００４２】
また、本実施例においては、出力アンプ部１８０のｎ個の出力アンプ（出力回路）は、例えば半数ずつ２つのグループＧ１，Ｇ２に分割されている。ここで、出力アンプ部１８０のｎ個の出力アンプのグループ化は、左右半分ずつつまり出力Ｙ1〜Ｙn/2に対応するアンプと出力Ｙn/2+1〜Ｙnに対応するアンプとに分けても良いし、奇数番目の出力Ｙ1，Ｙ3……Ｙn-1に対応するアンプと偶数番目の出力Ｙ2，Ｙ4……Ｙnに対応するアンプとに分けても良い。あるいは、後述される図５に示されるように、出力Ｙ1及びＹ2に対応する一対のアンプを第１番目ペア、出力Ｙ３及びＹ４に対応する一対のアンプを第２番目ペアの様に考えた場合に、奇数番目ペアと奇数番目ペアとにグループ化してもよい。
【００４３】
ライン出力信号ＬＯＣ１またはＬＯＣ２によって出力タイミングが与えられる出力アンプ部１８０の各出力アンプは、具体的には、例えば後段に設けられた伝送ゲートがライン出力信号ＬＯＣ１またはＬＯＣ２によってオン／オフされることにより、あるいはライン出力信号ＬＯＣ１またはＬＯＣ２を活性化信号としてアンプの電流源がオンされることにより増幅動作を行なうことで、画像信号の出力を行なうように構成される。
【００４４】
図５には、出力アンプ部１８０の各出力アンプの後段に設けられる伝送ゲートを、交流駆動のための極性反転用のゲートと共用させるようにした実施例が示されている。
【００４５】
図５においては、出力アンプ部１８０の各出力アンプＡＭＰ１〜ＡＭＰｎとして、低出力インピーダンスのボルテージフォロワが用いられている。また、入力画像データに応じた階調電圧を生成するデコーダ部１６０には、正極性電圧出力用ＤＡ変換回路ＤＡＣ１，ＤＡＣ３……ＤＡＣｎ-1と負極性電圧出力用ＤＡ変換回路ＤＡＣ２，ＤＡＣ４……ＤＡＣｎが交互に配置されている。これとともに、各ＤＡ変換回路の前段には隣接するもの同士の間で入力データを入れ替えるマルチプレクサＭＰＸ１が設けられ、出力アンプＡＭＰ１〜ＡＭＰｎの後段には出力信号を入れ替えるマルチプレクサＭＰＸ２が設けられている。
【００４６】
マルチプレクサＭＰＸ１とＭＰＸ２は交流化信号Ｍに基づいてタイミング制御回路１９０により生成された制御信号ＣＸ１，ＣＸ２により切り替え動作され、あるソース線の画像データはマルチプレクサＭＰＸ１により、正電圧出力用ＤＡ変換回路ＤＡＣｉと負電圧出力用ＤＡ変換回路ＤＡＣｉ+1に交互に入力されてアナログ電圧に変換されマルチプレクサＭＰＸ２を介してソース線に印加される。
【００４７】
このとき、マルチプレクサＭＰＸ１とＭＰＸ２は同じように動作される。すなわち、マルチプレクサＭＰＸ１が画像データをスルーさせている時はマルチプレクサＭＰＸ２も画像信号をスルーさせ、マルチプレクサＭＰＸ１が画像データを交差させている時はマルチプレクサＭＰＸ２も画像信号を交差させるように信号経路を切り替える。
【００４８】
これによって、液晶パネルの各画素電極は正極性の電圧と負極性の電圧が交互に印加されて交流駆動され、液晶の劣化が防止される。そして、本実施例では、マルチプレクサＭＰＸ２が制御信号ＣＸ２により切り替え動作されるとともに、出力アンプＡＭＰ１〜ＡＭＰn/2に対応するマルチプレクサＭＰＸ２はライン出力信号ＬＯＣ１によって、また出力アンプＡＭＰn/2+1〜ＡＭＰｎに対応するマルチプレクサＭＰＸ２はＬＯＣ１を遅延したＬＯＣ２によって出力タイミングが与えられるようになっている。
【００４９】
次に、本実施例の信号経路切替え回路１９３によるライン出力信号ＬＯＣ１とＬＯＣ２の切替えに伴う出力アンプ部１８０からの出力（Ｙ１〜Ｙｎ）の変化のタイミングを、図６を用いて説明する。なお、図６には、交流化信号Ｍの周期がライン出力信号ＬＯＣの周期の２倍である場合、つまり１ラインごとにドットが反転するドット反転駆動の場合のタイミングが示されている。
【００５０】
図６に示されているように、実施例の液晶ドライバにおいては、交流化信号Ｍの１周期ごとに信号経路切替え回路１９３の切替え制御信号ＰＣＳがハイレベルとロウレベルに変化するため、ＰＣＳがハイレベルである期間は、出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。また、ＰＣＳがロウレベルである期間は、出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。
【００５１】
そして、次のフレーム期間では、上記とは逆に、ＰＣＳがハイレベルである期間は、出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。続いて、ＰＣＳがロウレベルである期間は、出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。
【００５２】
このように、全出力のうち半分の出力のタイミングを残りの半分の出力のタイミングよりも少し遅らせる時間差出力制御を行なうことにより、液晶パネルのソース線に流れる電流のピークを下げることができるとともに、交流化信号Ｍの１周期ごとに遅らせるグループを切り替えることにより、画像データが同じであれば長い期間ではいずれの出力信号による画素電極の充電期間も等しくなり、遅らせるグループを固定した時間差出力制御の場合に比べて実効電圧を安定させることができる。
【００５３】
上記実施例においては、交流化信号Ｍに基づいて信号経路切替え回路１９３の切替え制御信号ＰＣＳを生成しているが、図３の信号生成回路（フリップフロップ）１９２に、交流化信号Ｍの代わりにフレーム同期信号（ＦＲＭ）を入れて、フレーム同期信号（ＦＲＭ）に基づいて信号経路切替え回路１９３の切替え制御信号ＰＣＳを生成するようにしても良い。
【００５４】
図７には、そのようにした場合における出力アンプ部１８０の出力（Ｙ１〜Ｙｎ）の変化のタイミングを示す。図７から明らかなように、本実施例の液晶ドライバにおいては、フレーム同期信号（ＦＲＭ）の１周期ごとに信号経路切替え回路１９３の切替え制御信号ＰＣＳがハイレベルとロウレベルに変化するため、第１のフレーム期間Ｔ１においては、出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。
【００５５】
そして、次のフレーム期間Ｔ２では、上記とは逆に、先ず出力Ｙn/2+1〜Ｙnに対応するアンプがライン出力信号ＬＯＣ１の立下りに同期して出力を開始し、Ｔｄだけ遅れて出力Ｙ1〜Ｙn/2に対応するアンプがライン出力信号ＬＯＣ２の立下りに同期して出力を開始する。なお、図７においても、交流化信号Ｍの周期がライン出力信号ＬＯＣの周期の２倍である場合、つまり１ラインごとにドットが反転するドット反転駆動の場合のタイミングが示されている。
【００５６】
このように、フレーム同期信号（ＦＲＭ）に基づいて信号経路切替え回路１９３の切替え制御信号ＰＣＳを生成するようにしているので、同じ画像データに対する画素の実効電圧は同一になり表示画質は向上するが、フレーム同期信号（ＦＲＭ）よりも交流化信号Ｍの方が周期が短いため、第１の実施例のように交流化信号Ｍに基づいて切替え制御信号ＰＣＳを生成する方が、高画質が得られ易い。また、現在市場に提供されている液晶ドライバは交流化信号Ｍを外部からもらうものが一般的であり、フレーム同期信号（ＦＲＭ）に関してはこれを外部からもらうものともらわないものとがあるので、交流化信号Ｍを用いる方が入力信号数や外部端子数を少なくすることができるという利点もある。
【００５７】
以上、出力アンプ部１８０のｎ個の出力アンプを、左右半分ずつつまり出力Ｙ1〜Ｙn/2に対応するアンプと出力Ｙn/2+1〜Ｙnに対応するアンプとに分けて時間差出力制御を行なうようにした場合について説明したが、奇数番目の出力Ｙ1，Ｙ3……Ｙn-1に対応するアンプと偶数番目の出力Ｙ2，Ｙ4……Ｙnに対応するアンプとにグループを分けて時間差出力制御を行なうようにしても良い。その場合の出力タイミングは、図６および図７と同様であり、Ｙ1〜Ｙn/2をＹ1，Ｙ3……Ｙn-1に置き換えて、またＹn/2+1〜ＹnをＹ2，Ｙ4……Ｙnに置き換えて考えればよい。
【００５８】
なお、特に限定されるものでないが、本実施例においては、信号生成回路１９２と遅延回路１９１はタイミング制御部１９０内に設けられ、信号経路切替え回路１９３は出力アンプ部１８０に近い側に設けられているが、遅延回路１９１も出力アンプ部１８０に近い側に設けるようにしても良い。
【００５９】
また、遅延回路１９１は、図８に示すように、遅延用インバータ列ＤＬＹとそれを迂回するバイパス経路ＢＰＳと切替えスイッチＳＷとを備え、例えば前記モード信号ＭＯＤＥに応じてスイッチＳＷを切り替えることで、ライン出力信号ＬＯＣ１を遅延させたり遅延させないようにしたりすることが可能に構成することができる。そして、スイッチＳＷを切り替えてライン出力信号ＬＯＣ１を遅延させないようにした状態では、フリップフロップ１９２をリセットして切替え制御信号ＰＣＳをロウレベルもしくはハイレベルに固定し、信号経路切替え回路１９３の切替えがなされないように構成しても良い。
【００６０】
ライン出力信号ＬＯＣ１の遅延を行なわないようにすることにより、例えば、ライン出力の周期すなわちコモンラインのシフト周期が短く画素電極の充電時間が十分に取れない表示システムにおいて、実施例の左右２つの出力アンプの時間差出力制御により実効電圧が下がるのを回避することができる。なお、図８の構成において、段数すなわち遅延量が異なる複数の遅延用インバータ列を設けてレジスタ等への設定により、使用する液晶パネルやシステムに応じて遅延量を調整できるように構成することも可能である。
【００６１】
図９は、本発明の第２の実施例を示す。この実施例は、ライン出力信号ＬＯＣ０を遅延させる互いに遅延量が異なる複数の遅延回路ＤＬＹ１，ＤＬＹ２……ＤＬＹｍを設けて、それぞれタイミングの異なるライン出力信号ＬＯＣ０，ＬＯＣ１〜ＬＯＣｍを生成するとともに、出力アンプ部１８０のｎ個の出力アンプをｍ＋１個のグループに分け、信号経路切替え回路１９３でライン出力信号ＬＯＣ０〜ＬＯＣｍを適当な周期（例えば交流化信号Ｍの周期のｍ倍）で切り替えて各グループの出力アンプに順繰りに供給して、異なるタイミングで動作させるようにしたものである。この実施例によれば、液晶パネルのソース線に流れる電流のピークをさらに下げることができるという利点がある。
【００６２】
なお、図９においては、出力アンプ部１８０のｎ個の出力アンプをｍ＋１個のグループに分け、それぞれのグループを、それぞれタイミングの異なるｍ＋１個のライン出力信号ＬＯＣ０〜ＬＯＣｍによって制御する実施例に関しているが、これに限定されるものではなく、遅延回路をｍ個以上設け、それらの出力信号を適切なタイミングで信号経路切替え回路１９３によって切り換えて、出力アンプ部１８０のｎ個の出力アンプをｍ＋１個のグループに供給することによって、出力アンプ部１８０のｎ個の出力アンプをｍ＋１個のグループを制御しても良い。
【００６３】
図１０は、本発明の第３の実施例を示す。この実施例は、出力アンプ部１８０のｎ個の出力アンプを左右２つのグループに分けて２つのライン出力信号ＬＯＣ１またはＬＯＣ２で時間差出力制御を行なうようにした図３の実施例において、出力アンプ部１８０のほぼ中央部に隣接して信号経路切替え回路１９３を配置してその両側にアンプの列方向に沿って延設された配線ＬＬ１，ＬＬ２を設けて、各出力アンプにライン出力信号ＬＯＣ１またはＬＯＣ２を供給して周期的に切替えながら時間差出力動作をさせるように構成したものである。
【００６４】
奇数番目の出力アンプと偶数番目の出力アンプをそれぞれグループ化すると、ライン出力信号ＬＯＣ１とＬＯＣ２を伝達する配線ＬＬ１，ＬＬ２を出力アンプ部１８０全体にわたって２本配設しなければならないが、図１０のようなレイアウトを行なうことにより、配線ＬＬ１，ＬＬ２を出力アンプ部１８０の左右にそれぞれ１本ずつ配設すればよく、それによって配線領域を減らすことができるという利点がある。
【００６５】
図１１には、本実施例の液晶ドライバ１００を複数個使用して１６００×１２００ドットのカラー液晶パネル２００を駆動するシステムを構成した場合のブロック図が示されている。カラー液晶パネル２００のライン方向には、１０個のソースドライバＤＲＶ１〜ＤＲＶ１０が配置され、これらのソースドライバＤＲＶ１〜ＤＲＶ１０のうちソースドライバＤＲＶ２〜ＤＲＶ１０の端子ＥＩＯ１には、前段のソースドライバの端子ＥＩＯ２が電気的に結合されることにより、直列形態に接続されている。
【００６６】
先頭のソースドライバＤＲＶ１の端子ＥＩＯ１には液晶表示コントローラ４００からデータ取込みイネーブル信号ＥＩＯが入力され、先頭の液晶ドライバＤＲＶ１のデータ取り込みが終了すると端子ＥＩＯ２がハイレベルに変化され、次のソースドライバＤＲＶ２の端子ＥＩＯ１にデータ取込みイネーブル信号として入力され、データの取り込みを開始するようになっている。これにより、次段の液晶ドライバがこの信号をＥＩＯ１端子に受けるように接続をしておくことによって、複数の液晶ドライバを使用した表示システムにおいて、液晶表示コントローラは各ドライバに対して独自の開始信号を送ることなく、連続した画像データの伝送が可能となる。そのため、表示システムの設計者の負担を軽減することができる。
【００６７】
図１１の駆動システムは、上記ソースドライバＤＲＶ１〜ＤＲＶ１０と、カラー液晶パネル２００のコモン線（ＴＦＴパネルではゲート線と呼ばれる）を順番に選択レベルにするゲートドライバ（走査線駆動回路）３００と、システム全体を制御する液晶表示コントローラ４００と、液晶駆動電圧を生成する液晶駆動電源回路５００とを備える。液晶表示コントローラ４００はゲートドライバ３００に対する制御信号としてのフレーム同期信号ＦＲＭやシフトタイミングを与えるクロックＣＬ３を生成したり、上記ソースドライバＤＲＶ１〜ＤＲＶ１０に供給する画像データＤ５７〜Ｄ５０……Ｄ０７〜Ｄ００やソースドライバを制御するイネーブル信号ＥＩＯ、動作クロックＣＬ１，ＣＬ２、交流化信号Ｍを生成する。
【００６８】
液晶駆動電源回路５００は、ソースドライバＤＲＶ１〜ＤＲＶ１０に対して供給する階調電圧の元になる前記１８段階の駆動電圧Ｖ０〜Ｖ１８（図１，図２参照）と、液晶パネル２００の対向電極に液晶中心電位として印加する電圧ＶCOM、ゲートドライバ３００に対して供給するゲート線の選択レベルとなる電圧ＶGONおよびゲート線の非選択レベルとなる電圧ＶGOFFを生成する。
【００６９】
図１２〜図１４には、液晶パネルの交流駆動例が示される。これらの図において、符号「＋」，「−」はそれぞれのドット（画素）の極性を表わしており、（Ａ），（Ｂ）はドットがどのように反転するのかを示している。図より明らかなように、図１２〜図１４の交流駆動例には、液晶パネルを左右２つのグループに分割して出力タイミングをずらす方式ではなく、奇数列（奇数のソース線）と偶数列のグループを分けて出力タイミングをずらす方式が適用される。
【００７０】
図１２〜図１４は、液晶パネルを奇数列と偶数列のグループを分けて出力タイミングをずらす方式を適用する場合であっても、走査線方向の極性の反転方式が異なる場合があることを示している。これらの駆動方式は、交流化信号Ｍに応じてタイミング制御部１９０からデコーダ部１６０へ供給される正極性および負極性の階調電圧のいずれを選択して出力するか指定する制御信号に従って決定される。
【００７１】
図１２〜図１４のうち図１２の交流駆動方式は、上下および左右に隣接するドット同士で極性が逆となり、かつフレームごとつまり奇数フレームと偶数フレームとで各ドットが反転するように駆動する方式である。また、図１３の交流駆動方式は、ｍ本の走査線ごとにドットが反転するようにつまり同一列のｍ個のドットは同じ極性で隣接する列のドットの極性と逆になるように駆動する方式である。図１４の交流駆動方式は、フレームごとにドットが反転するようにつまり同一列のドットはすべて同じ極性で隣接する列のドットの極性は逆になるように駆動する方式である。
【００７２】
同様にして、液晶パネルを左右２つのグループに分割して出力タイミングをずらす方式においても、それぞれ図１２〜図１４と対応する交流駆動が考えられる。さらに、複数のソースドライバを使用するシステムにおいては、隣接するドライバごとに極性を変えるとともに全ドライバを２つのグループに分けて、グループ単位で時間差出力制御を行なうようにすることも可能である。
【００７３】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、画像データが８ビットで階調電圧が負極性、正極性それぞれ２５６段階である場合について説明したが、それに限定されるものでなく、画像データが９ビットで階調電圧が５１２段階の場合や、画像データが１０ビットで階調電圧が１０２４段階の場合にも適用することができる。また、前記実施例では、１つの液晶ドライバに４８０個の出力アンプを設けているが、４２０個などであっても良い。また、前記実施例では、出力アンプとしてボルテージフォロワを用いているが、差動アンプ等であっても良い。また、前期実施例では、６画素（１ライン分）の画素データを同時に取り込む場合について説明されたが、それに限定される物ではなく、３画素や４画素などを１ライン分として同時に取り込む場合であっても良い。また、外部から入力される画素データの信号レベルは、ＴＴＬレベル、ＬＶＤＳ（Low Voltage Differential Signaling）レベル、あるいは、mini−ＬＶＤＳであっても良い。
【００７４】
また、出力アンプの形式は、図５に示されるような、ペア方式のアンプに限定される物ではなく、図５において、マルチプレクサＭＰＸ２を設けないような方式（双方向アンプ方式）にも適用可能である。
【００７５】
さらに、前記実施例では、画像データの取り込みが終了したときに画像データの取り込み終了を示す信号ＥＩＯ２を出力する端子を設け、複数のドライバＩＣを用いてシステムを構成する場合に該端子の信号を次段のドライバＩＣにデータ取込みイネーブル信号ＥＩＯ１として入力しているが、信号ＥＩＯ２を出力する端子を省略し、すべてのドライバＩＣに対してデータ取込みイネーブル信号ＥＩＯ１を液晶表示コントローラ４００から順に与えるように構成することも可能である。
【００７６】
また、前記実施例では、カラー液晶表示パネルの駆動方法について述べられたが、有機ＥＬ表示パネルの駆動方法として適用可能である。
【産業上の利用可能性】
【００７７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＴＦＴカラー液晶パネルを駆動する液晶ドライバに適用したものについて説明したが、本発明はそれに限定されるものでなく、ＴＦＴ以外のカラー液晶パネルのほか、白黒表示の液晶パネルを駆動する液晶ドライバにも適用することができる。また、本発明の液晶ドライバは、テレビジョン用液晶ディスプレイを駆動する場合は勿論のこと、パーソナルコンピュータやノートパソコンの液晶モニタを駆動する液晶ドライバにも適用することができる。
【符号の説明】
【００７８】
１００ 液晶表示駆動装置（液晶ドライバＩＣ）
１１０ 第１ラッチ部
１２０ 第２ラッチ部
１３０ データ反転回路
１４０ ラッチ位置指定回路
１５０ 階調電圧生成回路
１６０ デコーダ（セレクタ）部
１８０ 出力アンプ部
１９０ タイミング制御部
１９１ 遅延回路
１９２ 切替え制御信号生成回路
１９３ 信号経路切替え回路
２００ 液晶パネル
３００ 走査線駆動回路（コモンドライバ）
４００ 液晶表示コントローラ
５００ 液晶駆動電源回路
ＤＲＶ１〜ＤＲＶ１０ 液晶ドライバＩＣ
【特許請求の範囲】
【請求項１】
複数の走査線と該走査線と交差するように配置された複数の信号線とを含む表示パネルの前記信号線に印加されるべき電圧を出力する複数の出力回路と、
タイミング制御部と、
複数の入力部と複数の出力部を有する信号経路切換え回路と、を有し、
前記タイミング制御部は、第１のライン出力信号と第２のライン出力信号と、を出力し、前記第１のライン出力信号と前記第２のライン出力信号は各々異なるタイミングとされ、
前記信号経路切換え回路は切換え制御信号により、第１の入力部および第２の入力部と第１の出力部および第２の出力部との組み合わせを切替え、
前記第１のライン出力信号と前記第２のライン出力信号は夫々前記信号経路切換え回路の前記第１の入力部と前記第２の入力部に入力され、
前記複数の出力回路は第１のグループと第２のグループに分割され、
各グループの出力回路は、夫々前記信号経路切換え回路の前記第１の出力部と前記第２の出力部から出力される前記第１のライン出力信号と前記第２のライン出力信号により駆動され、互いに異なるタイミングで出力するようにされ、
前記信号切換え回路により、前記第１のグループと前記第２のグループの出力回路を駆動するタイミングが周期的に変化するように構成され、前記切換え制御信号の周期を変化させることにより、夫々前記複数のグループの出力回路を駆動するタイミング変化の周期を変化させることが可能とされ、
前記切換え制御信号が第１の状態のときには前記第１のグループの出力回路は前記第１のライン出力信号により駆動され、前記第２のグループの出力回路は前記第２のライン出力信号により駆動され、
前記切換え制御信号が第２の状態のときには前記第２のグループの出力回路は前記第１のライン出力信号により駆動され、前記第１のグループの出力回路は前記第２のライン出力信号により駆動されることを特徴とする液晶表示駆動装置。
【請求項２】
前記第１のグループと前記第２のグループのうちひとつは前記複数の出力回路が配置された領域を空間的に２分する１本の仮想境界線の一方の側に存在する半数の出力回路であり、前記第１のグループと前記第２のグループのうち他のひとつは前記仮想境界線の他方の側に存在する半数の出力回路であることを特徴とする請求項１に記載の液晶表示駆動装置。
【請求項３】
前記複数の出力回路は１列に配置されているとともに、前記第１のグループと前記第２のグループのうちひとつは１列に配置されている前記複数の出力回路のうち奇数番目の出力回路であり、前記第１のグループと前記第２のグループのうち他のひとつは偶数番目の出力回路であることを特徴とする請求項１に記載の液晶表示駆動装置。
【請求項４】
前記表示パネルは液晶パネルであり、
前記タイミング制御部は信号生成回路を有し、
前記信号生成回路に、前記液晶パネルの画素を交流駆動するための周期を与える交流化信号が入力され、前記交流化信号に応じて前記切換え制御信号が出力されることを特徴とする請求項１乃至３の何れか１項に記載の表示駆動装置。
【請求項５】
前記表示パネルの１画面の表示期間を示す信号に応じて前記出力順序が周期的に変化するように構成されていることを特徴とする請求項１乃至３の何れか１項に記載の表示駆動装置。
【請求項６】
前記表示駆動装置は、更にモード切替え回路と、
モード設定端子と、を有し、
モード切替え回路は、前記各グループの出力回路が互いに異なるタイミングで出力する第１の動作モードあるいは前記各グループの出力回路が同一のタイミングで出力する第２の動作モードに切替えるものであり、
前記モード設定端子により、前記モード切替え回路を前記第１の動作モードあるいは前記第２の動作モードのいずれかに切替えることを特徴とする請求項１乃至３の何れか１項に記載の液晶表示駆動装置。
【請求項７】
前記タイミング制御回路は前記複数の出力回路の近傍に配置されていることを特徴とする請求項１乃至３の何れか１項に記載の液晶表示駆動装置。
【請求項８】
複数の走査線と該走査線と交差するように配置された複数の信号線とを含む表示パネルの前記信号線に印加されるべき電圧を出力する複数の出力回路と、
タイミング制御部と、
複数の入力部と複数の出力部を有する信号経路切換え回路と、を有し、
前記タイミング制御部は、第１のライン出力信号と第２のライン出力信号と、を出力し、前記第２のライン出力信号は前記第１のライン出力信号より遅延されるタイミングとされ、
前記信号経路切換え回路は切換え制御信号により、第１の入力部および第２の入力部と第１の出力部および第２の出力部との組み合わせを切替え、
前記第１のライン出力信号と前記第２のライン出力信号は夫々前記信号経路切換え回路の前記第１の入力部と前記第２の入力部に入力され、
前記複数の出力回路は第１のグループと第２のグループに分割され、
各グループの出力回路は、夫々前記信号経路切換え回路の前記第１の出力部と前記第２の出力部から出力される前記第１のライン出力信号と前記第２のライン出力信号により駆動され、互いに異なるタイミングで出力するようにされ、
前記信号切換え回路により、前記第１のグループと前記第２のグループの出力回路を駆動するタイミングが周期的に変化するように構成され、前記切換え制御信号の周期を変化させることにより、夫々前記複数のグループの出力回路を駆動するタイミング変化の周期を変化させることが可能とされ、
所定のフレーム期間において、前記切換え制御信号が第１の状態のときには前記第１のグループの出力回路は前記第１のライン出力信号により駆動され、前記第２のグループの出力回路は前記第２のライン出力信号により駆動され、
前記切換え制御信号が第２の状態のときには前記第２のグループの出力回路は前記第１のライン出力信号により駆動され、前記第１のグループの出力回路は前記第２のライン出力信号により駆動され、
次のフレーム期間において、前記切換え制御信号が第１の状態のときには前記第２のグループの出力回路は前記第１のライン出力信号により駆動され、前記第１のグループの出力回路は前記第２のライン出力信号により駆動され、
前記切換え制御信号が第２の状態のときには前記第１のグループの出力回路は前記第１のライン出力信号により駆動され、前記第２のグループの出力回路は前記第２のライン出力信号により駆動されることを特徴とする液晶表示駆動装置。
【請求項９】
前記第１のグループと前記第２のグループのうちひとつは前記複数の出力回路が配置された領域を空間的に２分する１本の仮想境界線の一方の側に存在する半数の出力回路であり、前記第１のグループと前記第２のグループのうち他のひとつは前記仮想境界線の他方の側に存在する半数の出力回路であることを特徴とする請求項８に記載の液晶表示駆動装置。
【請求項１０】
前記複数の出力回路は１列に配置されているとともに、前記第１のグループと前記第２のグループのうちひとつは１列に配置されている前記複数の出力回路のうち奇数番目の出力回路であり、前記第１のグループと前記第２のグループのうち他のひとつは偶数番目の出力回路であることを特徴とする請求項８に記載の液晶表示駆動装置。
【請求項１１】
前記表示パネルは液晶パネルであり、
前記タイミング制御部は信号生成回路を有し、
前記信号生成回路に、前記液晶パネルの画素を交流駆動するための周期を与える交流化信号が入力され、前記交流化信号に応じて前記切換え制御信号が出力されることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示駆動装置。
【請求項１２】
前記表示パネルの１画面の表示期間を示す信号に応じて前記出力順序が周期的に変化するように構成されていることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示駆動装置。
【請求項１３】
前記表示駆動装置は、更にモード切替え回路と、
モード設定端子と、を有し、
モード切替え回路は、前記各グループの出力回路が互いに異なるタイミングで出力する第１の動作モードあるいは前記各グループの出力回路が同一のタイミングで出力する第２の動作モードに切替えるものであり、
前記モード設定端子により、前記モード切替え回路を前記第１の動作モードあるいは前記第２の動作モードのいずれかに切替えることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示駆動装置。
【請求項１４】
前記タイミング制御回路は前記複数の出力回路の近傍に配置されていることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示駆動装置。
【請求項１】
複数の走査線と該走査線と交差するように配置された複数の信号線とを含む表示パネルの前記信号線に印加されるべき電圧を出力する複数の出力回路と、
タイミング制御部と、
複数の入力部と複数の出力部を有する信号経路切換え回路と、を有し、
前記タイミング制御部は、第１のライン出力信号と第２のライン出力信号と、を出力し、前記第１のライン出力信号と前記第２のライン出力信号は各々異なるタイミングとされ、
前記信号経路切換え回路は切換え制御信号により、第１の入力部および第２の入力部と第１の出力部および第２の出力部との組み合わせを切替え、
前記第１のライン出力信号と前記第２のライン出力信号は夫々前記信号経路切換え回路の前記第１の入力部と前記第２の入力部に入力され、
前記複数の出力回路は第１のグループと第２のグループに分割され、
各グループの出力回路は、夫々前記信号経路切換え回路の前記第１の出力部と前記第２の出力部から出力される前記第１のライン出力信号と前記第２のライン出力信号により駆動され、互いに異なるタイミングで出力するようにされ、
前記信号切換え回路により、前記第１のグループと前記第２のグループの出力回路を駆動するタイミングが周期的に変化するように構成され、前記切換え制御信号の周期を変化させることにより、夫々前記複数のグループの出力回路を駆動するタイミング変化の周期を変化させることが可能とされ、
前記切換え制御信号が第１の状態のときには前記第１のグループの出力回路は前記第１のライン出力信号により駆動され、前記第２のグループの出力回路は前記第２のライン出力信号により駆動され、
前記切換え制御信号が第２の状態のときには前記第２のグループの出力回路は前記第１のライン出力信号により駆動され、前記第１のグループの出力回路は前記第２のライン出力信号により駆動されることを特徴とする液晶表示駆動装置。
【請求項２】
前記第１のグループと前記第２のグループのうちひとつは前記複数の出力回路が配置された領域を空間的に２分する１本の仮想境界線の一方の側に存在する半数の出力回路であり、前記第１のグループと前記第２のグループのうち他のひとつは前記仮想境界線の他方の側に存在する半数の出力回路であることを特徴とする請求項１に記載の液晶表示駆動装置。
【請求項３】
前記複数の出力回路は１列に配置されているとともに、前記第１のグループと前記第２のグループのうちひとつは１列に配置されている前記複数の出力回路のうち奇数番目の出力回路であり、前記第１のグループと前記第２のグループのうち他のひとつは偶数番目の出力回路であることを特徴とする請求項１に記載の液晶表示駆動装置。
【請求項４】
前記表示パネルは液晶パネルであり、
前記タイミング制御部は信号生成回路を有し、
前記信号生成回路に、前記液晶パネルの画素を交流駆動するための周期を与える交流化信号が入力され、前記交流化信号に応じて前記切換え制御信号が出力されることを特徴とする請求項１乃至３の何れか１項に記載の表示駆動装置。
【請求項５】
前記表示パネルの１画面の表示期間を示す信号に応じて前記出力順序が周期的に変化するように構成されていることを特徴とする請求項１乃至３の何れか１項に記載の表示駆動装置。
【請求項６】
前記表示駆動装置は、更にモード切替え回路と、
モード設定端子と、を有し、
モード切替え回路は、前記各グループの出力回路が互いに異なるタイミングで出力する第１の動作モードあるいは前記各グループの出力回路が同一のタイミングで出力する第２の動作モードに切替えるものであり、
前記モード設定端子により、前記モード切替え回路を前記第１の動作モードあるいは前記第２の動作モードのいずれかに切替えることを特徴とする請求項１乃至３の何れか１項に記載の液晶表示駆動装置。
【請求項７】
前記タイミング制御回路は前記複数の出力回路の近傍に配置されていることを特徴とする請求項１乃至３の何れか１項に記載の液晶表示駆動装置。
【請求項８】
複数の走査線と該走査線と交差するように配置された複数の信号線とを含む表示パネルの前記信号線に印加されるべき電圧を出力する複数の出力回路と、
タイミング制御部と、
複数の入力部と複数の出力部を有する信号経路切換え回路と、を有し、
前記タイミング制御部は、第１のライン出力信号と第２のライン出力信号と、を出力し、前記第２のライン出力信号は前記第１のライン出力信号より遅延されるタイミングとされ、
前記信号経路切換え回路は切換え制御信号により、第１の入力部および第２の入力部と第１の出力部および第２の出力部との組み合わせを切替え、
前記第１のライン出力信号と前記第２のライン出力信号は夫々前記信号経路切換え回路の前記第１の入力部と前記第２の入力部に入力され、
前記複数の出力回路は第１のグループと第２のグループに分割され、
各グループの出力回路は、夫々前記信号経路切換え回路の前記第１の出力部と前記第２の出力部から出力される前記第１のライン出力信号と前記第２のライン出力信号により駆動され、互いに異なるタイミングで出力するようにされ、
前記信号切換え回路により、前記第１のグループと前記第２のグループの出力回路を駆動するタイミングが周期的に変化するように構成され、前記切換え制御信号の周期を変化させることにより、夫々前記複数のグループの出力回路を駆動するタイミング変化の周期を変化させることが可能とされ、
所定のフレーム期間において、前記切換え制御信号が第１の状態のときには前記第１のグループの出力回路は前記第１のライン出力信号により駆動され、前記第２のグループの出力回路は前記第２のライン出力信号により駆動され、
前記切換え制御信号が第２の状態のときには前記第２のグループの出力回路は前記第１のライン出力信号により駆動され、前記第１のグループの出力回路は前記第２のライン出力信号により駆動され、
次のフレーム期間において、前記切換え制御信号が第１の状態のときには前記第２のグループの出力回路は前記第１のライン出力信号により駆動され、前記第１のグループの出力回路は前記第２のライン出力信号により駆動され、
前記切換え制御信号が第２の状態のときには前記第１のグループの出力回路は前記第１のライン出力信号により駆動され、前記第２のグループの出力回路は前記第２のライン出力信号により駆動されることを特徴とする液晶表示駆動装置。
【請求項９】
前記第１のグループと前記第２のグループのうちひとつは前記複数の出力回路が配置された領域を空間的に２分する１本の仮想境界線の一方の側に存在する半数の出力回路であり、前記第１のグループと前記第２のグループのうち他のひとつは前記仮想境界線の他方の側に存在する半数の出力回路であることを特徴とする請求項８に記載の液晶表示駆動装置。
【請求項１０】
前記複数の出力回路は１列に配置されているとともに、前記第１のグループと前記第２のグループのうちひとつは１列に配置されている前記複数の出力回路のうち奇数番目の出力回路であり、前記第１のグループと前記第２のグループのうち他のひとつは偶数番目の出力回路であることを特徴とする請求項８に記載の液晶表示駆動装置。
【請求項１１】
前記表示パネルは液晶パネルであり、
前記タイミング制御部は信号生成回路を有し、
前記信号生成回路に、前記液晶パネルの画素を交流駆動するための周期を与える交流化信号が入力され、前記交流化信号に応じて前記切換え制御信号が出力されることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示駆動装置。
【請求項１２】
前記表示パネルの１画面の表示期間を示す信号に応じて前記出力順序が周期的に変化するように構成されていることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示駆動装置。
【請求項１３】
前記表示駆動装置は、更にモード切替え回路と、
モード設定端子と、を有し、
モード切替え回路は、前記各グループの出力回路が互いに異なるタイミングで出力する第１の動作モードあるいは前記各グループの出力回路が同一のタイミングで出力する第２の動作モードに切替えるものであり、
前記モード設定端子により、前記モード切替え回路を前記第１の動作モードあるいは前記第２の動作モードのいずれかに切替えることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示駆動装置。
【請求項１４】
前記タイミング制御回路は前記複数の出力回路の近傍に配置されていることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示駆動装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−５３４７８（Ｐ２０１２−５３４７８Ａ）
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願番号】特願２０１１−２３３６３２（Ｐ２０１１−２３３６３２）
【出願日】平成２３年１０月２５日（２０１１．１０．２５）
【分割の表示】特願２００４−１５７００５（Ｐ２００４−１５７００５）の分割
【原出願日】平成１６年５月２７日（２００４．５．２７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【出願日】平成２３年１０月２５日（２０１１．１０．２５）
【分割の表示】特願２００４−１５７００５（Ｐ２００４−１５７００５）の分割
【原出願日】平成１６年５月２７日（２００４．５．２７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]