画像信号２値化回路
【発明の詳細な説明】
［産業上の利用分野］
本発明は画像読取センサで読取った画像信号を２値化画像データに変換する画像信号２値化回路に関する。
［従来の技術］
複写器，ファクシミリ，文字認識装置等に組込まれている画像読取装置は例えば第２図に示すように構成されている。すなわち、図示しない紙送りローラにて矢印Ａ方向に原稿１が移動される。そして、原稿１の上方位置でかつ移動方向と直交する方向に例えば蛍光灯からなる棒状の照射ランプ２が配設されており、この照射ランプ２から出力された光３は原稿１表面で反射され、かつミラー４で反射され、さらにレンズ５で集光されて線状の画像読取センサ６に入力される。この画像読取センサ６は第３図に示すように例えばCCDからなるＮ個の光電素子７を線状に配設したものである。したがって、照射ランプ２に照射されている原稿１の幅方向の１ライン分の画像が画像読取センサ６上に結像する。そして、画像読取センサ６の各光電素子７で読取られた１ライン分の各画像データは読取クロックに同期してシリアルのデータとして時系列的に出力され、アナログの画像信号として次の画像信号２値化回路８へ入力される。画像信号２値化回路８は入力したアナログ画像信号をA/D変換器で各光電素子に対応する各多値化画像データ（デジタルデータ）に変換する。そして、各多値化画像データを一定のスライスレベルと比較して２値化画像データに変換する。
しかし、一般に画像読取センサ６を構成する各光電素子７の感度は各光電素子７毎に異なり、数千個からなる全部の光電素子７に対して同一感度を持たせることは非常に困難である。また、第４図に示すように、照射ランプ２においても、用紙１の全幅に亘って同一の照度を有せず、図示するように原稿１幅の両端部で照度が低下する。したがって、このような原稿１の画像を読取ると、読取ったデータに第４図に示すような山形のシエーデイング現象が発生する。
前述した各光電素子７の感度バラツキおよびシェーデイング現象を除去するために、実際の原稿１を読取る前に、白色板および黒色板を基準白レベルおよび基準黒レベルとして読込んで各光電素子７毎に、補正値を算出して、この補正値で読取ったデータを補正するようにしている。
このような補正機能を有した画像信号２値化回路８は第６図のように構成されている。すなわち、第２図に示すように原稿１の幅方向は画像読取センサ６のＮ個（素子番号ｎ）の光電素子７の幅に対応し、縦方向は原稿１が移動する過程で、画像読取センサ６が幅方向に読取る回数Ｍ（読取番号ｍ）に対応する。
しかして、画像読取センサ６から入力されたアナログ画像信号はA/D変換器９にて前記読出クロックに同期して各光電素子７に対応したｋビットからなる多値化画像データｆ（n,m）に変換されて演算回路10へ送出される。演算回路10には白基準値データメモリ11および黒基準値データメモリ12からそれぞれ各光電素子７に対応したｋビットの各基準値データＷ（ｎ）,B（ｎ）が入力される。演算回路10は入力した多値化画像データｆ（n,m）を前記各基準値データＷ（ｎ）,B（ｎ）で補正して、補正多値化画像データｇ（n,m）を算出する。そして、次の比較器13にてこの補正多値化画像データｇ（n,m）と予め設定されたｋビットの論理スライスレベルαと比較して、２値化画像データＤ（n,m）に変換して２値画像メモリ14へ格納する。
前記多値化画像データｆ（n,m），白基準値データＷ（ｎ），黒基準値データＢ（ｎ），補正多値化画像データｇ（n,m），論理スライスレベルαの相互関係は第５図R>図に示す通りである。
次に白基準値テータＷ（ｎ），黒基準値データＢ（ｎ），補正多値化画像データｇ（n,m）および２値化画像データＤ（n,m）の算出方法を説明する。
ｔ＝１からｔ＝Ｔまでの一定時間内における時刻ｔにおける基準白および基準黒を読取った場合のA/D変換器９から出力される各光電素子７毎の白データおよび黒データをWr（n,t）,Br（n,t）とすると、各基準値データＷ（ｎ）,B（ｎ）は時間平均として、（１）式で示される。
そして、補正多値化画像データｇ（n,m）は（２）式で求まる。
ｇ（n,m）＝｛ｆ（n,m）−Ｂ（ｎ）｝×（2k−１）／｛Ｗ（ｎ）−Ｂ（ｎ）｝ ……（２）
そして、このように正規化された補正多値化画像データｇ（n,m）と予め設定された一つの論理スライスレベルαとを比較して、（３）式により最終的な２値化画像データＤ（n,m）を求める。
ｇ（n,m）≧αのときＤ（n,m）＝１ｇ（n,m）＜αのときＤ（n,m）＝０ ……（３）
［発明が解決しようとする問題点］
しかしながら、第６図のように構成された画像信号２値化回路においても、まだ次のような問題があった。すなわち、前述した各光電素子７毎の各白基準値データＷ（ｎ）および各黒基準値データＢ（ｎ）は、実際の原稿１の画像読取開始前に（１）式の処理を実行して、各基準データメモリ11,12へ格納しておけばよい。しかし、実際の原稿１の読取り時においては、A/D変換器９から各光電素子７に対応する各多値化画像データｆ（n,m）が入力される毎に、（２）式で補正多値化画像データｇ（n,m）を算出して、さらに（３）式で示される比較処理を実行する必要がある。
しかし、前記（２）式で示される補正多値化画像データｇ（n,m）を算出する処理はＫビットの乗除算を含む複雑な演算であり、多大の処理時間を必要とする。その結果、画像読取センサ６からアナログ画像データをA/D変換器９へ読込む速度が前記（２）式の処理速度に大きく依存して、原稿１から画像データを読取る速度が低下する問題がある。したがって、高速に画像を読込む必要がある際は、演算回路10の高速化が必要となる。
なおかつ、量子化解像度の上昇を図る為には、A/D変換されたデジタル画像のビット数ｋを大きくしなければならず、この大きくなったビット数ｋに合せて上記の演算を各画素信号毎に行なう為、演算回路が増加し、演算回路の大型化と高速化が必要となり、装置全体の製造費が上昇する。
また、白基準値データメモリ11および黒基準値データメモリ12はそれぞれ各光電素子７毎にｋビットの基準値データを記憶する必要があるので、必要とする記憶容量が大きくなる。
本発明はこのような事情に基づいてなされたものであり、その目的とするところは、各光電素子毎にその光電素子に対応する実スライスレベルを予め算出して記憶しておくことにより、演算回路等を大型化することなく画像読取センサから入力された各画像データを高速で処理でき、原稿の読取速度を大幅に向上できるとともに、必要とする記憶容量を小さくでき、回路全体を小型にかつ低価格で製造できる画像信号２値化回路を提供することにある。
［問題点を解決するための手段］
本発明の画像信号２値化回路は、複数の光電素子からなる画像読取センサから順次送出されるアナログ画信号を各光電素子に対応する各多値化画像データに変換するA/D変換器と、校正業務時に画像読取センサで読取られた基準白および基準黒の各光電素子毎の各多値化画像データを記憶するとともに読取業務時に画像読取センサで読取られた原稿の各光電素子毎の２値化画像データを記憶する画像データメモリと、校正業務時に画像データメモリに記憶された基準白および基準黒の各多値化画像データおよび予め設定された一つの論理スライスレベルを用いて各光電素子毎の実スライスレベルを算出する演算部と、この演算部で算出された各実スライスレベルを記憶するスライスレベルメモリと、読取業務時にA/D変換器から出力された原稿の各多値化画像データをスライスレベルメモリに記憶された各実スライスレベルと比較して各２値化画像データに変換して画像データメモリへ送出する比較器とを設けたものである。
［作用］
このように構成された画像信号２値化回路であれば、実際の原稿を読取る前における校正業務時において、基準白および基準黒を画像読取センサで読取って、各光電素子に対応する各多値化画像データを前述した一定時間Ｔだけ読取って画像データメモリに記憶して、演算部で前述した各白基準値データＷ（ｎ），各黒基準値データＢ（ｎ）を（１）式で算出する。その後（２）式で算出される補正多値化画像データｇ（ｎ）が前述した論理スライスレベルαに一致すると仮定すると、（４）式が成立する。なお、この場合、画像読取センサは基準白又は基準黒の同一画像を読取るのでｍ項は考慮する必要ない。
ｇ（ｎ）＝｛ｆ（ｎ）−Ｂ（ｎ）｝×（2k−１）／｛Ｗ（ｎ）−Ｂ（ｎ）｝＝α ……（４）
（４）式を多値化画像データｆ（ｎ）について解くと（５）式となる。
ｆ（ｎ）＝［｛Ｗ（ｎ）−Ｂ（ｎ）｝α／（2k−１）］＋Ｂ（ｎ） ……（５）
そして、このときの多値化画像データｆ（ｎ）を、（６）式で示すように、各光電素子に対応する実スライスレベルＳ（ｎ）とする。
Ｓ（ｎ）＝［｛Ｗ（ｎ）−Ｂ（ｎ）｝α／（2k−１）］＋Ｂ（ｎ） ……（６）
すなわち、白基準値データＷ（ｎ）および黒基準値データＢ（ｎ）で補正された補正多値化画像データｇ（ｎ）が論理スライスレベルαに一致する場合における元の多値化画像データｆ（ｎ）の値を該当光電素子（素子番号ｎ）における実スライスレベルＳ（ｎ）に設定している。したがって、この実スライスレベルＳ（ｎ）は補正された場合における論理スライスレベルαに対応する。また、当然、この実スライスレベルＳ（ｎ）は各光電素子毎に値が異なる。そして、スライスレベルメモリに記憶される。
よって、読取業務時において、実際の原稿の画像を読んで得られた実際の多値化画像データｆ（n,m）を、比較器でもって、実スライスレベルＳ（ｎ）を用いて簡単に２値化画像データＤ（n,m）へ変換できる。
したがって、読取業務時においては、A/D変換された各多値化画像データｆ（n,m）を予め記憶されている各実スライスレベルＳ（ｎ）と比較するのみであるので、各多値化画像データｆ（n,m）から各２値化画像データＤ（n,m）を得るまでの処理時間が大幅に短縮される。
また、校正業務時に読取った基準白又は基準黒の多値化画像データをこの時点で使用されていない画像データメモリに一時記憶し、かつスライスレベルメモリは各光電素子毎に一つの実スライスレベルＳ（ｎ）を記憶すればよいので、必要とする記憶容量を減少できる。
［実施例］
以下本発明の一実施例を図面を用いて説明する。
第１図は実施例の画像信号２値化回路を示すブロック図である。第６図と同一部分には同一符号が付してある。また、画像読取装置全体の構成は第２図と同じである。
Ｎ個の光電素子７からなる画像読取センサ６から入力されたアナログ画像信号はA/D変換器９で各光電素子７に対応したｋビットの多値化画像データｆ（n,m）に変換されて比較器15およびセレクタ回路16へ入力される。比較器15には前記多値化画像データｆ（n,m）の他にスライスレベルメモリ17から各光電素子７に対応したｋビットの実スライスレベルＳ（ｎ）が入力される。そして、比較器15から出力される各光電素子７に対応した２値化画像データＤ（n,m）はセレクタ回路16へ入力される。
このセレクタ回路16には図示しない操作パネルから業務選択信号が入力される。そして、その業務選択信号が校正業務を示す場合は、A/D変換器９から出力されるｋビットの多値化画像データｆ（ｎ）を通過させて画像データメモリ18へ送出する。一方、業務選択信号が読取業務を示す場合は、比較器15から出力された１ビット（ｋ＝１）の２値化画像データＤ（n,m）を通過させて画像データメモリ18へ送出する。
画像データメモリ18は例えば原稿１枚分の２値化画像データＤ（n,m）を記憶可能な（Ｎ×Ｍ）ビットの記憶容量を有している。そして、校正業務時にこの画像データメモリ18に記憶されたｋビットの多値化画像データは演算部19へ送出され、読取業務時にこの画像データメモリ18に記憶された２値化画像データＤ（n,m）は出力端子20へ送出される。
また、演算部19にはｋビットの論理スライスレベルαが設定データとして入力される。そして、この演算部19は校正業務時において、入力された多値化画像データおよび論理スライスレベルαから各光電素子７毎にｋビットの実スライスレベルＳ（ｎ）を演算して、スライスレベルメモリ17へ格納する。
このように構成された画像信号２値化回路において、まず、操作パネルにて業務を校正業務に設定する。すると、セレクタ回路16において、A/D変換器９からのｋビットの多値化画像データが画像データメモリ18へ送出される。そして、基準白および基準黒を画像読取センサ６で順番にｔ＝１からｔ＝Ｔまでの一定時間読取られせる。すると、ｋビットの多値化データｆ（ｎ）で示される各光電素子７毎の白データＷ（n,t）がセレクタ回路16を介して画像データメモリ18へ順次記憶される。続いて各光電素子７毎の黒データＢ（n,t）がセレクタ回路16を介して画像データメモリ18へ順次記憶される。
画像データメモリ18へ順次格納される各白データＷ（n,t）および各黒データＢ（n,t）は直ちに読出されて演算部19へ送出される。そして、この演算部19にて、（１）式にて時間平均され、各基準値データＷ（ｎ）,B（ｎ）となる。そして、算出された各基準値データＷ（ｎ）,B（ｎ）と予め設定されている論理スライスレベルαから、前述した（６）式にて、各光電素子７に対応する実スライスレベルＳ（ｎ）を算出する。そして、算出された各実スライスレベルＳ（ｎ）をスライスレベルメモリ17へ記憶させる。その後、画像データメモリ18に一時記憶した白データＷ（n,t）および黒データＢ（n,t）をクリアする。
以上の校正業務が終了すると、操作パネルにて業務を読取業務に設定する。すると、セレクタ回路16において、比較器15から出力される２値化画像データＤ（n,m）が選択されて画像データメモリ18へ送出される。
そして、第２図に示すように読取るべき原稿１を縦方向に移動すると、画像読取センサ６にて原稿の１ライン分の画像が一度に読取られ、読取りクロックに同期して取出されてアナログ画像信号として、画像信号２値化回路のA/D変換器９へ入力される。そして、各光電素子７の素子番号ｎおよび原稿１の縦方向位置を示す読取番号ｍを関数とするｋビットの多値化画像データｆ（n,m）に変換される。
この多値化画像データｆ（n,m）は比較器15において、スライスレベルメモリ17から読出された該当素子番号ｎの実スライスレベルＳ（ｎ）と比較されて、［１］又は［０］の２値化画像データＤ（n,m）に変換される。そして、この２値化画像データＤ（n,m）はセレクタ回路16を介して画像データメモリ18へ格納される。その後、出力端子20から送出される。よって、原稿１の画像が２値化された状態で画像データメモリ18へ格納される。
このようにな画像信号２値化回路であれば、実際の原稿を読取る読取業務時においては、画像読取センサ６で読取られてA/D変換器９で変換された多値化画像データｆ（n,m）を、比較器15にて、スライスレベルメモリ17に記憶されている実スライスレベルＳ（ｎ）と比較するのみで目的とする２値化画像データＤ（n,m）が得られる。したがって、A/D変換器９から一つの多値化画像データｆ（n,m）が出力される度に、（２）式で示される補正多値化画像データｇ（n,m）を算出して、論理スライスレベルαと比較する必要がある第６図で示した従来の回路に比較して、一つの多値化画像データｆ（n,m）に対する処理が大幅に簡素化されるので、処理に要する時間が短縮される。よって、原稿１の移動速度を増加することによって、画像読取センサ６による原稿１の読取速度を大幅に向上できる。
なお、校正業務時に演算部19にて（１）（６）式を演算して実スライスレベルＳ（ｎ）を算出するが、この校正業務は例えば１週間に１度または１日に１度程度実行すればよいので、演算部19における演算速度を特に上昇させる必要はない。したがって、演算部19に高性能な部材を使用する必要はない。
また、校正業務時に読取った基準白又は基準黒の多値化画像データをこの時点で使用されていない画像データメモリ18に一時記憶し、かつスライスレベルメモリ17は各光電素子７毎にｋビットからなる一つの実スライスレベルＳ（ｎ）を記憶すればよいので、第６図に示す従来回路に比較して、必要とする記憶容量を減少できる。
具体的には、画像メモリ18は前述したように（Ｎ×Ｍ）ビットの記憶容量を有しているが、校正時にｋビットの多値化画像データを格納する場合は（NM/k）画素の多値化画像データが格納でき、（M/k）＞2Tであれば十分である。
このように、回路構成を大型化することなく、読取速度を向上できる。
なお、本発明は上述した実施例に限定されるものではない。上述の実施例においては、画像読取センサ６は複数の光電素子を一次元に並べた、いわゆるラインセンサについて説明したが、複数の光電素子を二次元的に並べた、いわゆるエリアセンサを利用した画像読取センサであっても本発明と同一の方法で同一の効果を得ることが可能である。
［発明の効果］
以上説明したように本発明の画像信号２値化回路によれば、各光電素子毎にその光電素子に対応する実スライスレベルを予め算出して記憶している。したがって、実際の原稿読取時にｋビットの乗除算を含む複雑な演算をするとなく、また、量子化解像度を上昇させても演算回路数を増加させることなく、予め算出し記憶している実スライスレベルとの比較をするだけで２値化画像データに変換できる。このため、演算回路等を大型，高速化することなく、画像読取センサから入力された各画像データを高速でかつ高精度に処理でき、原稿の読取速度を大幅に向上できるとともに、必要とする記憶容量を小さくでき、かつ回路全体を小型にかつ製造費を低減できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係わる画像信号２値化回路を示す回路図、第２図は一般的な画像読取装置を示す模式図、第３図は画像読取センサを示す図、第４図はシェーディング現象を示す図、第５図は各データの値相互関係を示す図、第６図は従来の画像信号２値化回路を示す回路図である。
１……原稿、２……照射ランプ、６……画像読取センサ、７……光電素子、９……A/D変換器、15……比較器、16……セレクタ回路、17……スライスレベルメモリ、18……画像データメモリ、19……演算部。
［産業上の利用分野］
本発明は画像読取センサで読取った画像信号を２値化画像データに変換する画像信号２値化回路に関する。
［従来の技術］
複写器，ファクシミリ，文字認識装置等に組込まれている画像読取装置は例えば第２図に示すように構成されている。すなわち、図示しない紙送りローラにて矢印Ａ方向に原稿１が移動される。そして、原稿１の上方位置でかつ移動方向と直交する方向に例えば蛍光灯からなる棒状の照射ランプ２が配設されており、この照射ランプ２から出力された光３は原稿１表面で反射され、かつミラー４で反射され、さらにレンズ５で集光されて線状の画像読取センサ６に入力される。この画像読取センサ６は第３図に示すように例えばCCDからなるＮ個の光電素子７を線状に配設したものである。したがって、照射ランプ２に照射されている原稿１の幅方向の１ライン分の画像が画像読取センサ６上に結像する。そして、画像読取センサ６の各光電素子７で読取られた１ライン分の各画像データは読取クロックに同期してシリアルのデータとして時系列的に出力され、アナログの画像信号として次の画像信号２値化回路８へ入力される。画像信号２値化回路８は入力したアナログ画像信号をA/D変換器で各光電素子に対応する各多値化画像データ（デジタルデータ）に変換する。そして、各多値化画像データを一定のスライスレベルと比較して２値化画像データに変換する。
しかし、一般に画像読取センサ６を構成する各光電素子７の感度は各光電素子７毎に異なり、数千個からなる全部の光電素子７に対して同一感度を持たせることは非常に困難である。また、第４図に示すように、照射ランプ２においても、用紙１の全幅に亘って同一の照度を有せず、図示するように原稿１幅の両端部で照度が低下する。したがって、このような原稿１の画像を読取ると、読取ったデータに第４図に示すような山形のシエーデイング現象が発生する。
前述した各光電素子７の感度バラツキおよびシェーデイング現象を除去するために、実際の原稿１を読取る前に、白色板および黒色板を基準白レベルおよび基準黒レベルとして読込んで各光電素子７毎に、補正値を算出して、この補正値で読取ったデータを補正するようにしている。
このような補正機能を有した画像信号２値化回路８は第６図のように構成されている。すなわち、第２図に示すように原稿１の幅方向は画像読取センサ６のＮ個（素子番号ｎ）の光電素子７の幅に対応し、縦方向は原稿１が移動する過程で、画像読取センサ６が幅方向に読取る回数Ｍ（読取番号ｍ）に対応する。
しかして、画像読取センサ６から入力されたアナログ画像信号はA/D変換器９にて前記読出クロックに同期して各光電素子７に対応したｋビットからなる多値化画像データｆ（n,m）に変換されて演算回路10へ送出される。演算回路10には白基準値データメモリ11および黒基準値データメモリ12からそれぞれ各光電素子７に対応したｋビットの各基準値データＷ（ｎ）,B（ｎ）が入力される。演算回路10は入力した多値化画像データｆ（n,m）を前記各基準値データＷ（ｎ）,B（ｎ）で補正して、補正多値化画像データｇ（n,m）を算出する。そして、次の比較器13にてこの補正多値化画像データｇ（n,m）と予め設定されたｋビットの論理スライスレベルαと比較して、２値化画像データＤ（n,m）に変換して２値画像メモリ14へ格納する。
前記多値化画像データｆ（n,m），白基準値データＷ（ｎ），黒基準値データＢ（ｎ），補正多値化画像データｇ（n,m），論理スライスレベルαの相互関係は第５図R>図に示す通りである。
次に白基準値テータＷ（ｎ），黒基準値データＢ（ｎ），補正多値化画像データｇ（n,m）および２値化画像データＤ（n,m）の算出方法を説明する。
ｔ＝１からｔ＝Ｔまでの一定時間内における時刻ｔにおける基準白および基準黒を読取った場合のA/D変換器９から出力される各光電素子７毎の白データおよび黒データをWr（n,t）,Br（n,t）とすると、各基準値データＷ（ｎ）,B（ｎ）は時間平均として、（１）式で示される。
そして、補正多値化画像データｇ（n,m）は（２）式で求まる。
ｇ（n,m）＝｛ｆ（n,m）−Ｂ（ｎ）｝×（2k−１）／｛Ｗ（ｎ）−Ｂ（ｎ）｝ ……（２）
そして、このように正規化された補正多値化画像データｇ（n,m）と予め設定された一つの論理スライスレベルαとを比較して、（３）式により最終的な２値化画像データＤ（n,m）を求める。
ｇ（n,m）≧αのときＤ（n,m）＝１ｇ（n,m）＜αのときＤ（n,m）＝０ ……（３）
［発明が解決しようとする問題点］
しかしながら、第６図のように構成された画像信号２値化回路においても、まだ次のような問題があった。すなわち、前述した各光電素子７毎の各白基準値データＷ（ｎ）および各黒基準値データＢ（ｎ）は、実際の原稿１の画像読取開始前に（１）式の処理を実行して、各基準データメモリ11,12へ格納しておけばよい。しかし、実際の原稿１の読取り時においては、A/D変換器９から各光電素子７に対応する各多値化画像データｆ（n,m）が入力される毎に、（２）式で補正多値化画像データｇ（n,m）を算出して、さらに（３）式で示される比較処理を実行する必要がある。
しかし、前記（２）式で示される補正多値化画像データｇ（n,m）を算出する処理はＫビットの乗除算を含む複雑な演算であり、多大の処理時間を必要とする。その結果、画像読取センサ６からアナログ画像データをA/D変換器９へ読込む速度が前記（２）式の処理速度に大きく依存して、原稿１から画像データを読取る速度が低下する問題がある。したがって、高速に画像を読込む必要がある際は、演算回路10の高速化が必要となる。
なおかつ、量子化解像度の上昇を図る為には、A/D変換されたデジタル画像のビット数ｋを大きくしなければならず、この大きくなったビット数ｋに合せて上記の演算を各画素信号毎に行なう為、演算回路が増加し、演算回路の大型化と高速化が必要となり、装置全体の製造費が上昇する。
また、白基準値データメモリ11および黒基準値データメモリ12はそれぞれ各光電素子７毎にｋビットの基準値データを記憶する必要があるので、必要とする記憶容量が大きくなる。
本発明はこのような事情に基づいてなされたものであり、その目的とするところは、各光電素子毎にその光電素子に対応する実スライスレベルを予め算出して記憶しておくことにより、演算回路等を大型化することなく画像読取センサから入力された各画像データを高速で処理でき、原稿の読取速度を大幅に向上できるとともに、必要とする記憶容量を小さくでき、回路全体を小型にかつ低価格で製造できる画像信号２値化回路を提供することにある。
［問題点を解決するための手段］
本発明の画像信号２値化回路は、複数の光電素子からなる画像読取センサから順次送出されるアナログ画信号を各光電素子に対応する各多値化画像データに変換するA/D変換器と、校正業務時に画像読取センサで読取られた基準白および基準黒の各光電素子毎の各多値化画像データを記憶するとともに読取業務時に画像読取センサで読取られた原稿の各光電素子毎の２値化画像データを記憶する画像データメモリと、校正業務時に画像データメモリに記憶された基準白および基準黒の各多値化画像データおよび予め設定された一つの論理スライスレベルを用いて各光電素子毎の実スライスレベルを算出する演算部と、この演算部で算出された各実スライスレベルを記憶するスライスレベルメモリと、読取業務時にA/D変換器から出力された原稿の各多値化画像データをスライスレベルメモリに記憶された各実スライスレベルと比較して各２値化画像データに変換して画像データメモリへ送出する比較器とを設けたものである。
［作用］
このように構成された画像信号２値化回路であれば、実際の原稿を読取る前における校正業務時において、基準白および基準黒を画像読取センサで読取って、各光電素子に対応する各多値化画像データを前述した一定時間Ｔだけ読取って画像データメモリに記憶して、演算部で前述した各白基準値データＷ（ｎ），各黒基準値データＢ（ｎ）を（１）式で算出する。その後（２）式で算出される補正多値化画像データｇ（ｎ）が前述した論理スライスレベルαに一致すると仮定すると、（４）式が成立する。なお、この場合、画像読取センサは基準白又は基準黒の同一画像を読取るのでｍ項は考慮する必要ない。
ｇ（ｎ）＝｛ｆ（ｎ）−Ｂ（ｎ）｝×（2k−１）／｛Ｗ（ｎ）−Ｂ（ｎ）｝＝α ……（４）
（４）式を多値化画像データｆ（ｎ）について解くと（５）式となる。
ｆ（ｎ）＝［｛Ｗ（ｎ）−Ｂ（ｎ）｝α／（2k−１）］＋Ｂ（ｎ） ……（５）
そして、このときの多値化画像データｆ（ｎ）を、（６）式で示すように、各光電素子に対応する実スライスレベルＳ（ｎ）とする。
Ｓ（ｎ）＝［｛Ｗ（ｎ）−Ｂ（ｎ）｝α／（2k−１）］＋Ｂ（ｎ） ……（６）
すなわち、白基準値データＷ（ｎ）および黒基準値データＢ（ｎ）で補正された補正多値化画像データｇ（ｎ）が論理スライスレベルαに一致する場合における元の多値化画像データｆ（ｎ）の値を該当光電素子（素子番号ｎ）における実スライスレベルＳ（ｎ）に設定している。したがって、この実スライスレベルＳ（ｎ）は補正された場合における論理スライスレベルαに対応する。また、当然、この実スライスレベルＳ（ｎ）は各光電素子毎に値が異なる。そして、スライスレベルメモリに記憶される。
よって、読取業務時において、実際の原稿の画像を読んで得られた実際の多値化画像データｆ（n,m）を、比較器でもって、実スライスレベルＳ（ｎ）を用いて簡単に２値化画像データＤ（n,m）へ変換できる。
したがって、読取業務時においては、A/D変換された各多値化画像データｆ（n,m）を予め記憶されている各実スライスレベルＳ（ｎ）と比較するのみであるので、各多値化画像データｆ（n,m）から各２値化画像データＤ（n,m）を得るまでの処理時間が大幅に短縮される。
また、校正業務時に読取った基準白又は基準黒の多値化画像データをこの時点で使用されていない画像データメモリに一時記憶し、かつスライスレベルメモリは各光電素子毎に一つの実スライスレベルＳ（ｎ）を記憶すればよいので、必要とする記憶容量を減少できる。
［実施例］
以下本発明の一実施例を図面を用いて説明する。
第１図は実施例の画像信号２値化回路を示すブロック図である。第６図と同一部分には同一符号が付してある。また、画像読取装置全体の構成は第２図と同じである。
Ｎ個の光電素子７からなる画像読取センサ６から入力されたアナログ画像信号はA/D変換器９で各光電素子７に対応したｋビットの多値化画像データｆ（n,m）に変換されて比較器15およびセレクタ回路16へ入力される。比較器15には前記多値化画像データｆ（n,m）の他にスライスレベルメモリ17から各光電素子７に対応したｋビットの実スライスレベルＳ（ｎ）が入力される。そして、比較器15から出力される各光電素子７に対応した２値化画像データＤ（n,m）はセレクタ回路16へ入力される。
このセレクタ回路16には図示しない操作パネルから業務選択信号が入力される。そして、その業務選択信号が校正業務を示す場合は、A/D変換器９から出力されるｋビットの多値化画像データｆ（ｎ）を通過させて画像データメモリ18へ送出する。一方、業務選択信号が読取業務を示す場合は、比較器15から出力された１ビット（ｋ＝１）の２値化画像データＤ（n,m）を通過させて画像データメモリ18へ送出する。
画像データメモリ18は例えば原稿１枚分の２値化画像データＤ（n,m）を記憶可能な（Ｎ×Ｍ）ビットの記憶容量を有している。そして、校正業務時にこの画像データメモリ18に記憶されたｋビットの多値化画像データは演算部19へ送出され、読取業務時にこの画像データメモリ18に記憶された２値化画像データＤ（n,m）は出力端子20へ送出される。
また、演算部19にはｋビットの論理スライスレベルαが設定データとして入力される。そして、この演算部19は校正業務時において、入力された多値化画像データおよび論理スライスレベルαから各光電素子７毎にｋビットの実スライスレベルＳ（ｎ）を演算して、スライスレベルメモリ17へ格納する。
このように構成された画像信号２値化回路において、まず、操作パネルにて業務を校正業務に設定する。すると、セレクタ回路16において、A/D変換器９からのｋビットの多値化画像データが画像データメモリ18へ送出される。そして、基準白および基準黒を画像読取センサ６で順番にｔ＝１からｔ＝Ｔまでの一定時間読取られせる。すると、ｋビットの多値化データｆ（ｎ）で示される各光電素子７毎の白データＷ（n,t）がセレクタ回路16を介して画像データメモリ18へ順次記憶される。続いて各光電素子７毎の黒データＢ（n,t）がセレクタ回路16を介して画像データメモリ18へ順次記憶される。
画像データメモリ18へ順次格納される各白データＷ（n,t）および各黒データＢ（n,t）は直ちに読出されて演算部19へ送出される。そして、この演算部19にて、（１）式にて時間平均され、各基準値データＷ（ｎ）,B（ｎ）となる。そして、算出された各基準値データＷ（ｎ）,B（ｎ）と予め設定されている論理スライスレベルαから、前述した（６）式にて、各光電素子７に対応する実スライスレベルＳ（ｎ）を算出する。そして、算出された各実スライスレベルＳ（ｎ）をスライスレベルメモリ17へ記憶させる。その後、画像データメモリ18に一時記憶した白データＷ（n,t）および黒データＢ（n,t）をクリアする。
以上の校正業務が終了すると、操作パネルにて業務を読取業務に設定する。すると、セレクタ回路16において、比較器15から出力される２値化画像データＤ（n,m）が選択されて画像データメモリ18へ送出される。
そして、第２図に示すように読取るべき原稿１を縦方向に移動すると、画像読取センサ６にて原稿の１ライン分の画像が一度に読取られ、読取りクロックに同期して取出されてアナログ画像信号として、画像信号２値化回路のA/D変換器９へ入力される。そして、各光電素子７の素子番号ｎおよび原稿１の縦方向位置を示す読取番号ｍを関数とするｋビットの多値化画像データｆ（n,m）に変換される。
この多値化画像データｆ（n,m）は比較器15において、スライスレベルメモリ17から読出された該当素子番号ｎの実スライスレベルＳ（ｎ）と比較されて、［１］又は［０］の２値化画像データＤ（n,m）に変換される。そして、この２値化画像データＤ（n,m）はセレクタ回路16を介して画像データメモリ18へ格納される。その後、出力端子20から送出される。よって、原稿１の画像が２値化された状態で画像データメモリ18へ格納される。
このようにな画像信号２値化回路であれば、実際の原稿を読取る読取業務時においては、画像読取センサ６で読取られてA/D変換器９で変換された多値化画像データｆ（n,m）を、比較器15にて、スライスレベルメモリ17に記憶されている実スライスレベルＳ（ｎ）と比較するのみで目的とする２値化画像データＤ（n,m）が得られる。したがって、A/D変換器９から一つの多値化画像データｆ（n,m）が出力される度に、（２）式で示される補正多値化画像データｇ（n,m）を算出して、論理スライスレベルαと比較する必要がある第６図で示した従来の回路に比較して、一つの多値化画像データｆ（n,m）に対する処理が大幅に簡素化されるので、処理に要する時間が短縮される。よって、原稿１の移動速度を増加することによって、画像読取センサ６による原稿１の読取速度を大幅に向上できる。
なお、校正業務時に演算部19にて（１）（６）式を演算して実スライスレベルＳ（ｎ）を算出するが、この校正業務は例えば１週間に１度または１日に１度程度実行すればよいので、演算部19における演算速度を特に上昇させる必要はない。したがって、演算部19に高性能な部材を使用する必要はない。
また、校正業務時に読取った基準白又は基準黒の多値化画像データをこの時点で使用されていない画像データメモリ18に一時記憶し、かつスライスレベルメモリ17は各光電素子７毎にｋビットからなる一つの実スライスレベルＳ（ｎ）を記憶すればよいので、第６図に示す従来回路に比較して、必要とする記憶容量を減少できる。
具体的には、画像メモリ18は前述したように（Ｎ×Ｍ）ビットの記憶容量を有しているが、校正時にｋビットの多値化画像データを格納する場合は（NM/k）画素の多値化画像データが格納でき、（M/k）＞2Tであれば十分である。
このように、回路構成を大型化することなく、読取速度を向上できる。
なお、本発明は上述した実施例に限定されるものではない。上述の実施例においては、画像読取センサ６は複数の光電素子を一次元に並べた、いわゆるラインセンサについて説明したが、複数の光電素子を二次元的に並べた、いわゆるエリアセンサを利用した画像読取センサであっても本発明と同一の方法で同一の効果を得ることが可能である。
［発明の効果］
以上説明したように本発明の画像信号２値化回路によれば、各光電素子毎にその光電素子に対応する実スライスレベルを予め算出して記憶している。したがって、実際の原稿読取時にｋビットの乗除算を含む複雑な演算をするとなく、また、量子化解像度を上昇させても演算回路数を増加させることなく、予め算出し記憶している実スライスレベルとの比較をするだけで２値化画像データに変換できる。このため、演算回路等を大型，高速化することなく、画像読取センサから入力された各画像データを高速でかつ高精度に処理でき、原稿の読取速度を大幅に向上できるとともに、必要とする記憶容量を小さくでき、かつ回路全体を小型にかつ製造費を低減できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係わる画像信号２値化回路を示す回路図、第２図は一般的な画像読取装置を示す模式図、第３図は画像読取センサを示す図、第４図はシェーディング現象を示す図、第５図は各データの値相互関係を示す図、第６図は従来の画像信号２値化回路を示す回路図である。
１……原稿、２……照射ランプ、６……画像読取センサ、７……光電素子、９……A/D変換器、15……比較器、16……セレクタ回路、17……スライスレベルメモリ、18……画像データメモリ、19……演算部。
【特許請求の範囲】
【請求項１】複数の光電素子（７）からなる画像読取センサ（６）から順次送出されるアナログ画信号を前記各光電素子に対応する各多値化画像データに変換するA/D変換器（９）と、校正業務時に前記画像読取センサで読取られた基準白および基準黒の各光電素子毎の各多値化画像データを記憶するとともに読取業務時に前記画像読取センサで読取られた原稿の各光電素子毎の２値化画像データを記憶する画像データメモリ（18）と、前記校正業務時に前記画像データメモリに記憶された前記基準白および基準黒の各多値化画像データおよび予め設定された一つの論理スライスレベルを用いて前記各光電素子毎の実スライスレベルを算出する演算部（19）と、この演算部で算出された各実スライスレベルを記憶するスライスレベルメモリ（17）と、前記読取業務時に前記A/D変換器から出力された原稿の各多値化画像データを前記スライスレベルメモリに記憶された各実スライスレベルと比較して各２値化画像データに変換して前記画像データメモリへ送出する比較器（15）とを備えたことを特徴とする画像信号２値化回路。
【請求項１】複数の光電素子（７）からなる画像読取センサ（６）から順次送出されるアナログ画信号を前記各光電素子に対応する各多値化画像データに変換するA/D変換器（９）と、校正業務時に前記画像読取センサで読取られた基準白および基準黒の各光電素子毎の各多値化画像データを記憶するとともに読取業務時に前記画像読取センサで読取られた原稿の各光電素子毎の２値化画像データを記憶する画像データメモリ（18）と、前記校正業務時に前記画像データメモリに記憶された前記基準白および基準黒の各多値化画像データおよび予め設定された一つの論理スライスレベルを用いて前記各光電素子毎の実スライスレベルを算出する演算部（19）と、この演算部で算出された各実スライスレベルを記憶するスライスレベルメモリ（17）と、前記読取業務時に前記A/D変換器から出力された原稿の各多値化画像データを前記スライスレベルメモリに記憶された各実スライスレベルと比較して各２値化画像データに変換して前記画像データメモリへ送出する比較器（15）とを備えたことを特徴とする画像信号２値化回路。
【第２図】
【第３図】
【第４図】
【第５図】
【第１図】
【第６図】
【第３図】
【第４図】
【第５図】
【第１図】
【第６図】
【特許番号】第２６５０６９８号
【登録日】平成９年（１９９７）５月１６日
【発行日】平成９年（１９９７）９月３日
【国際特許分類】
【出願番号】特願昭６２−３３４６４６
【出願日】昭和６２年（１９８７）１２月２８日
【公開番号】特開平１−１７４１６９
【公開日】平成１年（１９８９）７月１０日
【出願人】（９９９９９９９９９）アンリツ株式会社
【参考文献】
【文献】特開 昭６２−２３０２６３（ＪＰ，Ａ）
【文献】特開 昭５７−６１３７７（ＪＰ，Ａ）
【登録日】平成９年（１９９７）５月１６日
【発行日】平成９年（１９９７）９月３日
【国際特許分類】
【出願日】昭和６２年（１９８７）１２月２８日
【公開番号】特開平１−１７４１６９
【公開日】平成１年（１９８９）７月１０日
【出願人】（９９９９９９９９９）アンリツ株式会社
【参考文献】
【文献】特開 昭６２−２３０２６３（ＪＰ，Ａ）
【文献】特開 昭５７−６１３７７（ＪＰ，Ａ）
[ Back to top ]