画面駆動回路

【目的】表示画面２６を上下２つに分割し、両画面１４ａ・１４ｂを並行して走査させる場合において、表示に必要とする回路構成の簡略化が図られて製造コストの低減化を可能とするとともに、データ処理量を必要最小限に抑制し、レスポンスの高い表示を可能とする。
【構成】上下画面１４ａ・１４ｂに対応して２つのカウンタ２０・２１を備えるとともに、両カウンタは画面上の走査位置に対応するビデオメモリ１１のアドレスを更新しながら保持する。このアドレスはマルチプレクサ１８で選択的に取り出され、ビデオメモリ１１からデータバッファ１９にデータが読み出されるとともに、上下画面用の１組のデータが揃った段階で、表示デバイス１０に対してデータを送り出す。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はＬＣＤやＥＬをはじめとする各種の表示デバイスにおける画面の駆動回路であって、特に表示画面を複数に分割し、その分割した画面を並行的に表示駆動させるものに関する。
【０００２】
【従来の技術】従来から、１台の表示デバイスにおける表示画面上に複数の画面を同時に表示させる要求は強い。例えば、ＬＣＤやＥＬの様な表示デバイスでは、図５R>５（ｂ）の様に表示画面２６を上下に２分割し、上下の画面１４ａ・１４ｂを並行して駆動することによって走査スピードを半分に落とし、画面のコントラストや明るさを増加させることが一般に行われている。
【０００３】この様な２画面駆動にあっては、従来は図５R>５（ａ）のような走査を行う１画面駆動回路との整合性をとりながら上記した２画面駆動を行なわせるため、１フレーム分の画像データを記憶する画像メモリをパソコン側のビデオメモリとは別に備え、その画像メモリに対するデータの更新をしながら、画像メモリ中の必要なデータを順次読み出して、２画面駆動用の画像データとして利用するものが一般的である。
【０００４】一方、画面一杯に表示したベース画面１４ｃ上に、図７（ａ）の様にそれより小さい複数のサブ画面１４ｄを重畳して表示させることも行われる。かかる表示時にあっては、表示用のビデオフレームを１つ持ち、各サブ画面１４ｄ毎に備えたフレームから必要な表示データを前記した表示用のビデオフレームに転送して画面構成をしたあと、そのフレームのデータを表示デバイス１０に送って画像表示することが行われている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記した２画面駆動の方法にあっては、従来からあるビデオメモリとは別に画像メモリを備える必要があるとともに、信号の変換を必要とするために回路構成が複雑になり、装置全体としてのコストアップにつながる。
【０００６】一方、上記した画面を重畳する方法にあっては、表示用ビデオフレームに対するデータの転送を必要とするため、重畳すべき画面数が増加するとデータ処理量が増加してデータ更新が遅れ、表示内容の変更に的確に対応した表示が行えない不都合があった。
【０００７】本発明は上記した複数画面の同時駆動に伴う不都合を一挙に解消するものであって、同時に駆動すべき画面数に対応した個数のアドレス指定用レジスタを備え、そのレジスタから出力されるアドレスを択一的に切り換え、ビデオメモリから取り出したデータを直接的に表示デバイスに送って表示させることにより、表示に必要とする回路構成あるいはデータ処理量を必要最小限に抑制可能とする画面駆動回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明にかかる画面駆動回路２２は、図１にその全体的な構成を概略的に示す如く、表示すべき画像を格納するビデオメモリ１１からデータ１６を取り出し、表示デバイス１０上に複数の画面１４を同時に表示するためのものである。ここで、表示デバイス１０上に同時に表示可能とする画面数に対応した数だけあって、ビデオメモリ１１中におけるアドレス１５を指定可能とするアドレス指定手段１２と、アドレス指定手段１２から出力されるアドレス１５で特定されるデータ１６をビデオメモリ１１から取り出して表示デバイス１０に送る制御手段１３とを備えている。
【０００９】更に上記アドレス指定手段１２は、表示デバイス１０における走査位置Ａに対応するアドレス１５を出力可能とするものであり、上記制御手段１３は、各アドレス指定手段１２から出力されるアドレス１５を択一的に切り換えながら、ビデオメモリ１１から表示データ１６を逐次に読み出して表示デバイス１０に送ることを特徴とする。
【００１０】なお、上記ビデオメモリ１１を表示可能とする各画面１４毎に区分し、上記アドレス指定手段１２を、ビデオメモリ１１上の各区分に対応したアドレス１５が個別に出力されるものとするとともに、上記制御手段１３が、表示の優先順位が高い画面１４に対応するアドレス１５をビデオメモリ１１に送る様に構成することができる。
【００１１】本発明にかかる画面駆動回路２２が、図３の如く、表示デバイス１０の表示画面２６を上下に分割して２つの画面１４ａ・１４ｂを構成するとともに、両画面１４ａ・１４ｂを図５（ｂ）の様に並行的に走査して画像表示を可能とするものである場合、ビデオメモリ１１上における異なった２ヶ所のアドレス１５ａ・１５ｂを同時に指定可能とするアドレス指定部１７と、該アドレス指定部１７から出力されるアドレス１５を択一的に取り出すマルチプレクサ１８と、マルチプレクサ１８から取り出されるアドレス１５で指定されるデータ１６を逐次にビデオメモリ１１から読み出して一時的に保持するデータバッファ１９とを備える。
【００１２】更に上記アドレス指定部１７は上および下画面１４ａ・１４ｂに対応して第１および第２カウンタ２０・２１を備え、ビデオメモリ１１からデータ１６を１つ読み出す毎に、その値を表示デバイス１０上における走査位置Ａに対応するアドレス１５に更新可能とし、上記データバッファ１９は、第１および第２カウンタ２０・２１が指定するアドレス１５ａ・１５ｂのデータ１６ａ・１６ｂを１組として読み出すまで保持することが好ましい。
【００１３】
【作用】表示デバイス１０は、その表示画面２６上の水平および垂直方向に周期的に走査して、所定の画像表示を行う。ここで、表示画面２６上に複数の画面１４を重畳させて表示する場合、重畳させるべき画面数に一致した数のアドレス指定手段１２が各画面１４に対応させて指定される。更に各アドレス指定手段１２では、表示画面２６上の現在の走査位置Ａに対応した各画面１４毎のアドレス１５が保持されている。
【００１４】ここで制御手段１３では、複数の画面１４を重畳させる場合における表示の優先順位が予め設定されており、複数のアドレス１５中から優先順位が最も高いアドレスを択一的に取り出してビデオメモリ１１に送り、対応するデータ１６を読み出して表示デバイス１０に送ることにより、ビデオメモリ１１の現在内容の変化に即応した表示がなされるのである。
【００１５】
【発明の効果】本発明は上記の如く、同時に表示すべき画面数に対応した数のアドレス指定手段１２を備え、画面１４上の走査位置Ａの変化に対応させてアドレス１５を更新させるとともに、ビデオメモリ１１に送るアドレス１５を択一的に選択する様に構成したので、複数画面１４の表示が表示専用のビデオメモリを使用した全体的な画面の再構成を必要とすることなく直接的に行え、表示に必要とする回路構成の簡略化が図られて製造コストの低減化が可能となるとともに、データ処理量を必要最小限に抑制でき、レスポンスの高い表示が行える。
【００１６】
【実施例】図２〜図６は、本発明にかかる画面駆動回路を２画面の駆動回路に実施した一例を示すものであって、図２にその概略的な構成を示す如く、アドレスあるいはデータなどの各種バスライン２３を介して、ＣＰＵ２４、汎用のメモリ２５あるいはビデオメモリ１１等の各種デバイスと接続される一方、その出力信号を表示デバイス１０に入力している。
【００１７】ビデオメモリ１１は図４に例示する如く、表示デバイス１０における表示画面２６上の各ドット毎の画像データを少なくとも１フレーム分、表示画面２６上の表示座標に対応させて格納可能としたものであって、該ビデオメモリ１１上のアドレスを指定して読出信号あるいは書込信号を印加することにより、任意の番地のデータにアクセスできる様にしている。
【００１８】表示デバイス１０は、本実施例にあってはＬＣＤあるいはＥＬの様な単階調のものが使用され、更に図５に例示する如く、その表示画面２６の解像度を縦４８０ドット、横６４０ドットで、各ドットを１ビットで表現した場合を例示している。従って図４に示すビデオメモリ１１には少なくとも４８０×６４０ビット分のメモリ容量を備え、データバスのバス幅（本実施例では４ビット）に対応したビット数のデータが一度に読み書きされる。
【００１９】更に表示デバイス１０の表示画面は、図５（ｂ）に示す如く、２４０行目と２４１行目との間で上画面１４ａと下画面１４ｂとに２つに分割され、両画面１４ａ・１４ｂが同時に並行して走査される様に構成されている。すなわち、上記した上画面１４ａにおける座標（１・１）〜（１・４）の走査中は、下画面１４ｂにおける対応する座標（２４１・１）〜（２４１・４）が走査される。
【００２０】画面駆動回路２２は、図３にその具体的な構成を示す様に、制御信号の発生部２８と、ビデオメモリ１１上のアドレスを発生するアドレス指定部１７と、アドレス指定部１７から出力されるアドレスを択一的に取り出してビデオメモリ１１の送るマルチプレクサ１８と、ビデオメモリ１１から取り出したデータを一時記憶するデータバッファ１９とから構成される。
【００２１】制御信号発生部２８はトリガタイプのフリップフロップであって、図６に示す様に、パルス状のタイミング信号２９が１つ入力される毎にその出力レベルが反転し、矩形波状の制御信号３０を作成する。
【００２２】アドレス指定部１７は、第１および第２のカウンタ２０・２１を備え、ビデオメモリ１１中における上画面１４ａと下画面１４ｂに対応する部分のアドレス１５ａ・１５ｂを個別に指定できる様にしている。すなわち、第１カウンタ２０には予め初期値として上画面１４ａの座標（１・１）〜（１・４）に対応するアドレス１５ａが、第２カウンタ２１には初期値として下画面１４ｂの座標（２４１・１）〜（２４１・４）に対応するアドレス１５ｂがセットされる。更に、上記した制御信号３０の入力と連動してそのカウント値は設定値ずつ上昇し、第１カウンタ２０は（２４０・６３７）〜（２４０・６４０）の座標に対応するアドレスに、第２カウンタ２１は（４８０・６３７）〜（４８０・６４０）の座標に対応するアドレスに達すると、前記した初期値に戻る様に構成している。
【００２３】マルチプレクサ１８は、Ｓ端子に入力される制御信号３０のレベル変化に対応して、入力側から取り込まれた２種類のデータを択一的に取り出し可能とするものである。本実施例にあっては、入力側を第１および第２カウンタ２０・２１の出力側と接続し、出力側端をビデオメモリ１１のアドレスバス３６に接続することにより、第１または第２カウンタ２０・２１で指定するアドレス１５ａ・１５ｂを択一的にアドレスバス３６へ取り出せる様にしている。
【００２４】データバッファ１９は、３つのＤタイプのレジスタ３１・３２・３３から構成され、第１および第２レジスタ３１・３２を直列に接続する一方、第１および第３レジスタ３１・３３をデータバス３７に対して並列に接続している。更に、第１レジスタ３１をタイミング信号２９で駆動する一方、第２および第３レジスタ３２・３３を制御信号３０で駆動する様に構成している。
【００２５】以下図６に示す説明図に基づき、図３の回路動作について更に詳細に説明する。図６（ａ）の様に、２つの垂直同期信号３４の間に複数の水平同期信号３５を備え、各垂直同期信号３４間に、上画面１４ａに対しては１〜２４０ラインのデータ１６ａを、下画面１４ｂに対しては２４１〜４８０ラインの表示データ１６ｂを水平同期信号３５で同期を取りながら並行して送ることにより、上画面１４ａと下画面１４ｂを同時に走査する。
【００２６】図６（ｂ）は、第１および第２４１ライン目を走査中におけるビデオメモリ１１からのデータ１６の読み出しタイミングを例示するが、他のラインについてはこれと略同様なので省略している。
【００２７】ここで時刻ｔ１において、第１カウンタ２０は座標（１・１）を、第２カウンタ２１は座標（２４１・１）に対応するアドレスを保持しており、更に制御信号３０は「Ｌ」レベルなので、マルチプレクサ１８は第１カウンタ２０のアドレス１５ａをビデオメモリ１１に指定している。
【００２８】この時、タイミング信号２９が入力されるのと連動して、第１レジスタ３１には座標（１・１）〜（１・４）のデータ１６ａが読み込まれる。更にこのタイミング信号２９の入力に伴って、時刻ｔ２には制御信号３０は「Ｈ」レベルに変化する。すると、マルチプレクサ１８の出力は第２カウンタ２１側に切り替わって座標（２４１・１）に対応するアドレス１５ｂがビデオメモリ１１に送られるのと同時に、第２および第３レジスタ３２・３３が同時にデータ１６を読み込む。この時、第２レジスタ３２は第１レジスタ３１の保持値である座標（１・１）〜（１・４）のデータ１６ａであるのに対し、第３レジスタ３３はビデオメモリ１１のデータバス３７につながれているために座標（２４１・１）〜（２４１・４）に対応するデータ１６ｂが取り込まれ、上画面用および下画面用のデータ１６ａ・１６ｂが１組として表示デバイス１０に対して同時に送られる。
【００２９】更に制御信号３０の立ち下がり時期ｔ３において第１および第２カウンタ２０・２１の値は各々更新され、次の読出位置にセットされたアドレス１５により、時刻ｔ４から上記した動作を繰り返すことにより、次の１ライン分のデータ１６が表示デバイス１０に対して送られるのである。
【００３０】なお上記した実施例においては、簡単のために画像を２値表示する例を示したが、複数段階あるいはカラー表示する場合においても略同様に実施できることは勿論である。また表示デバイス１０として２種類のデータ１６ａ・１６ｂを同時に送る必要があるものを使用したためにデータバッファ１９を設けたが、データ１６を逐次的に送ることが可能な場合は、データバッファ１９を取り除くことができる。その他、複数のアドレス１５を択一的に指定することができるものであれば、カウンタに代えてアドレス指定手段１２は適宜変更して実施出来ることは勿論である。
【００３１】図７は本発明を、複数画面１４の重畳表示を可能とする画面駆動回路に実施した一例を示すものであって、画面全体に表示されるベース画面１４ｃ上の座標位置（Ｘ１・Ｙ１）を左上隅として、横幅がＸ２、縦幅がＹ２の大きさのサブ画面１４ｄを重畳表示させる。このとき、ベース画面１４ｃ用のビデオメモリ１１とは別に、図７（ｂ）の様にサブ画面１４ｄ用のビデオメモリ１１ｄを備え、そのビデオメモリ１１ｄ上にサブ画面１４ｄに表示すべき画像データ１６を書き込む様に構成している。
【００３２】更に、ベース画面１４ｃ用のビデオメモリ１１における走査位置を指示するアドレス指定手段１２に加え、サブ画面１４ｄ用のビデオメモリ１１ｄにおける対応する走査位置を指示するアドレス指定手段１２を設けている。本実施例にあっては、図７（ｂ）において一点鎖線で示す表示範囲の左上隅のアドレスをＭ１とすると、表示画面２６上の座標位置Ａ（Ｘ１・Ｙ１）の走査時にアドレスＭ１が指示され、更に座標位置Ａ’（Ｘ１＋Ｘ２・Ｙ１＋Ｙ２）を走査時にＭ２のアドレスが指示される様に、走査座標の変化に連動させてアドレス指定手段１２の値を変化させる。
【００３３】ここで、２つのアドレス指定手段１２からの出力を択一的に切り換える制御手段１３の出力を、サブ画面１４ｄのビデオメモリ１１ｄ上における表示範囲に入ったか否かにより切り換えることにより、各ビデオメモリ１１ｄから画像データ１６が表示デバイス１０に対して直接的に送られるのである。
【００３４】なお、サブ画面１４ｄが複数ある場合は、各サブ画面毎に備えたビデオメモリに対して１つずつアドレス指定用手段１２を備えるとともに、各サブ画面の表示上の優先度を予め設定しておき、同時に２つ以上のサブ画面の表示範囲に入った場合には、優先度の高いサブ画面のアドレス指定手段１２が制御手段１３により選択される。
【図面の簡単な説明】
【図１】本発明の基本的な構成を示す概略図である。
【図２】本発明を２画面の駆動回路に実施した一例を示す概略図である。
【図３】画面駆動回路の具体的な構成を示すブロック図である。
【図４】ビデオメモリのアドレスと表示画面の座標位置の関係を示す説明図である。
【図５】表示画面の走査手順を示す説明図であって、（ａ）は１画面用の走査手順を、（ｂ）は２画面用の走査手順を各々示す。
【図６】画面駆動回路における各種信号の関係を示すタイミング図であって、（ａ）は１フレーム分の信号の関係、（ｂ）は１走査ライン分の各種信号の関係を各々示す。
【図７】本発明をウインドウ表示画面に実施した一例を示す説明図であって、（ａ）は表示画面上における各画面の位置関係を、（ｂ）はサブ画面用のビデオメモリと表示位置の関係を各々示す。
【符号の説明】
１０表示デバイス
１１ビデオメモリ
１２アドレス指定手段
１３制御手段
１４画面
１５アドレス
１６データ
１７アドレス指定部
１８マルチプレクサ
１９データバッファ
２０第１カウンタ
２１第２カウンタ
２２画面駆動回路
２３バスライン
２４ＣＰＵ
２５メモリ
２６表示画面
２８制御信号発生部
２９タイミング信号
３０制御信号
３１第１レジスタ
３２第２レジスタ
３３第３レジスタ
３４垂直同期信号
３５水平同期信号
３６アドレスバス
３７データバス

【特許請求の範囲】
【請求項１】表示すべき画像を格納するビデオメモリ（１１）からデータ（１６）を取り出し、表示デバイス（１０）上に複数の画面（１４）を同時に表示するための画面駆動回路であって、表示デバイス（１０）上に同時に表示可能とする画面数に対応した数だけあって、ビデオメモリ（１１）中におけるアドレス（１５）を指定可能とするアドレス指定手段（１２）と、アドレス指定手段（１２）から出力されるアドレス（１５）で特定されるデータ（１６）をビデオメモリ（１１）から取り出して表示デバイス（１０）に送る制御手段（１３）とを備え、上記アドレス指定手段（１２）は、表示デバイス（１０）における走査位置Ａに対応するアドレス（１５）を出力可能とするものであり、上記制御手段（１３）は、各アドレス指定手段（１２）から出力されるアドレス（１５）を択一的に切り換えながら、ビデオメモリ（１１）から表示データ（１６）を逐次に読み出して表示デバイス（１０）に送ることを特徴とする画面駆動回路。
【請求項２】上記ビデオメモリ（１１）は、表示可能とする各画面（１４）毎に区分されており、上記アドレス指定手段（１２）は、ビデオメモリ（１１）上の各区分に対応したアドレス（１５）が個別に出力されるものであり、上記制御手段（１３）は、表示の優先順位が高い画面に対応するアドレスをビデオメモリ（１１）に送ることを特徴とする請求項１記載の画面駆動回路。
【請求項３】表示デバイス（１０）の表示画面を上下に分割して２つの画面（１４ａ）（１４ｂ）を構成するとともに、両画面（１４ａ）（１４ｂ）を並行的に走査して画像表示を可能とする画面駆動回路であって、ビデオメモリ（１１）上における異なった２ヶ所のアドレス（１５）を同時に指定可能とするアドレス指定部（１７）と、該アドレス指定部（１７）から出力されるアドレス（１５）を択一的に取り出すマルチプレクサ（１８）と、マルチプレクサ（１８）から取り出されるアドレス（１５）で特定されるデータ（１６）を逐次にビデオメモリ（１１）から読み出して一時的に保持するデータバッファ（１９）とを備え、上記アドレス指定部（１７）は上および下画面（１４ａ）（１４ｂ）に対応して第１および第２カウンタ（２０）（２１）を備え、ビデオメモリ（１１）からデータ（１６）を１つ読み出す毎に、その値を表示デバイス（１０）上における走査位置Ａに対応するアドレス（１５）に更新可能とし、上記データバッファ（１９）は、第１および第２カウンタ（２０）（２１）が個別に指定するアドレスのデータを１組として読み出すまで保持することを特徴とする画面駆動回路。

【図１】