能動的ケーブル用の回路網
複数の規格に準拠する信号が電子デバイス上で共通のコネクタを共有できるようにする回路、方法及び装置。本発明の例示的な一実施形態は、１つのモードにおける従来の規格及び別のモードにおけるより最新の規格に準拠する信号を提供するコネクタを提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
[背景技術]
電子デバイスは、電力及びデータ信号を他のデバイスと共有できるポートを提供するコネクタを含むことが多い。これらのコネクタは、電子デバイスが信頼できる方法で互いに通信できるような規格に準拠するように設計されることが多い。種々のＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）規格、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）規格及びディスプレイ・ポート（ＤＰ）（ＤＰ）規格は単なる例示にすぎない。
【０００２】
これらのコネクタを使用する規格は、より最新の規格に取って代わられることもある。その結果、類似の機能を提供する多くのコネクタが同じ一つの電子デバイス上に実装されることがしばしば発生する。例えば現在のテレビの多くは、ＨＤＭＩ、Ｓ−ビデオ、コンポーネントビデオ及びＲＣＡジャックに対する入力を含む。
【０００３】
これらのコネクタを全て含ませることは、デバイスの大きさ、複雑さ及びコストを増加させる。また、いくつかのオプションを含ませることは、顧客が特定のシステムを構成設定するのに最適な方法を判定しようとする時に、当該顧客を、混乱させ、あるいは、苛立せたりする可能性がある。
【０００４】
このような混乱は、１つのコネクタが２つ以上の規格のための信号を提供できるのであれば、多少軽減できるであろう。例えば、１つのコネクタが従来規格と最新規格の双方用の信号を提供できるのであれば、電子デバイス上のコネクタの数を減少できるため、デバイスをより小型にし、単純且つ安価にできる。
【０００５】
しかし、これが有用であることは明らかであるが、実行するのは非常に困難である。例えば、１つの規格と関連付けられた回路は、別の規格と関連付けられた回路と干渉する可能性がある。未使用の回路が引き起こす反射と終端の不一致とにより使用されている回路の性能が損なわれるため、データ転送速度が速い場合にこれはより困難になる。
【０００６】
例えば、より新しく且つより高速の規格は、従来の低速の規格とコネクタを共有させてもよい。この従来の規格に必要な回路網が、その、より新しく、より高速の規格用回路に対して、反射と終端の不一致とを引き起こすために、システム性能は低下してしまう。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従って、種々の規格を共通のコネクタで共有できるようにする回路、方法及び装置が必要とされる。
【課題を解決するための手段】
【０００８】
従って、本発明の実施形態は、複数の規格に準拠する信号が電子デバイス上で共通のコネクタを共有できるようにする回路、方法及び装置を提供する。本発明の例示的な一実施形態は、１つのモードにおける従来の規格及び別のモードにおけるより最新の規格に準拠する信号を提供するコネクタを提供する。常に当てはまるわけではないものの、一般に、従来の規格は低速であり、より最新の規格は高速である。
【０００９】
本発明の例示的な一実施形態において、より最新の規格用のピンは、少なくとも２つの目的を達成するように構成される。第１に、より最新の規格用のピンは、それらの間のクロストーク及び干渉を減少するように構成される。これは、高速差動信号路間にいくつかの接地ピンを配置することにより実行される。第２に、回路網は、従来の規格用回路からの干渉が最小限になるように追加される。これは、反射とインピーダンスの不一致とを減少することにより実行される。
【００１０】
本発明の例示的な一実施形態は、種々の機能を取り入れることにより多くのデータ規格を提供できる。本発明の例示的な一実施形態において、より最新の規格に準拠するデバイスは、自身が従来の規格又はより最新の規格に準拠するデバイスと通信しているかを判定できる。これは、第２のデバイスにより提供された電圧又はインピーダンスを検知する第１のデバイスにより実行される。
【００１１】
本発明の種々の実施形態において、通信中の２つのデバイスがより最新の規格で通信できる場合、その規格は双方のデバイスにより使用される。一方のデバイスが従来の規格でのみ動作可能である場合、その規格は双方のデバイスにより使用される。
【００１２】
本発明の実施形態は、一方の規格用の未使用の回路網を他方の規格用の演算回路から分離する回路を提供する。特定の一例において、抵抗器、ＰｉＮダイオード、マルチプレクサ、あるいは他の構成要素又は回路は、２つの送信機回路を互いに分離するために使用される。結合コンデンサ及びインダクタは、回路を分離するためのＤＣブロック及びＡＣフィルタとして使用される。
【００１３】
本発明の種々の実施形態は、本明細書において説明されるこれらの特徴及び他の特徴のうちの１つ以上を取り入れる。以下の詳細な説明及び添付の図面を参照することにより、本発明の特性及び利点がより適切に理解されるだろう。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の実施形態を取り入れることにより改善された従来のシステムを示す図である。
【図２】図２は、本発明の一実施形態に係るコンピュータシステムを示す図である。
【図３】図３は、本発明の一実施形態に係るコネクタのピンアウトを示す図である。
【図４】図４は、本発明の一実施形態に従って互いに通信中のデバイスの種類を判定するのに使用される回路及び方法を示す図である。
【図５】図５は、本発明の一実施形態に従う能動的ケーブルを示す図である。
【図６】図６は、本発明の一実施形態に従う能動的ケーブルを示す図である。
【図７Ａ】図７Ａは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される回路を示す図である。
【図７Ｂ】図７Ｂは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される回路を示す図である。
【図７Ｃ】図７Ｃは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される回路を示す図である。
【図８Ａ】図８Ａ及び図８Ｂは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される別の回路を示す図である。
【図８Ｂ】図８Ａ及び図８Ｂは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される別の回路を示す図である。
【図９】図９は、デバイスが自身が接続されるデバイスの種類を判定するのに使用する回路及び方法を示す図である。
【図１０】図１０は、本発明の一実施形態に係るテザーケーブル用の回路網を示す図である。
【図１１】図１１は、本発明の一実施形態に従ってケーブル及び関連した回路網を校正する方法を示す図である。
【発明を実施するための形態】
【００１５】
図１は、本発明の実施形態を取り入れることにより改善された従来のシステムを示す。この図は、従来の接続１１５を介して従来のディスプレイ１２０と通信中のコンピュータ１１０を示す。本発明の特定の一実施形態において、従来の接続１１５はディスプレイ・ポート（ＤＰ）接続であるが、本発明の他の実施形態において、他の接続が使用されてもよい。
【００１６】
図１において、接続１１５は従来の接続として示される。本発明の他の実施形態において、更に接続１１５は、新しい種類の接続であってもよい。また、ディスプレイ１２０と通信するコンピュータ１１０が示されるが、他の種類の接続は、本発明の実施形態を取り入れることにより改善されてもよい。例えば接続は、ポータブルメディアプレーヤとディスプレイとの間、コンピュータとポータブルメディアプレーヤとの間又は他の種類のデバイス間に提供される。本発明の種々の実施形態において、図示又は説明されるコンピュータ１１０、ディスプレイ１２０及び他のデバイスは、Ｃｕｐｅｒｔｉｎｏ、ＣａｌｉｆｏｒｎｉａのＡｐｐｌｅ Ｉｎｃ．により製造される。
【００１７】
ここでも、コンピュータ１１０がディスプレイ１２０等の従来のディスプレイ、あるいはより新しいあらゆるコンピュータ、ディスプレイ又は他の種類のデバイスのいずれかを駆動できるのが望ましい。一般にこれには、コンピュータ１１０に別のコネクタを追加する必要がある。これは、コンピュータ１１０の複雑さ、コスト及び大きさを増加させるため望ましくない。別のコネクタを追加することにより、消費者の混乱は更に増す。
【００１８】
従って、本発明の実施形態は、従来の接続１１５と同一のコネクタを使用してより新しい接続を提供する。一例を以下の図に示す。
【００１９】
図２は、本発明の一実施形態に係るコンピュータシステムを示す。含まれる他の図と同様に、この図は、説明のために示され、本発明の実施形態又は請求の範囲のいずれも限定しない。
【００２０】
図２は、高速接続２２５を介してコンピュータ又はディスプレイ２２０と通信するコンピュータ１１０を示す。コンピュータ又はディスプレイ２２０は、高速接続２２５を介してディスクドライブ２３０と通信する。コンピュータ１１０は、図１の従来の接続１１５及び図２の高速接続２２５を形成するために同一のコネクタを使用する。図示されるように、コンピュータ１１０により提供された高速接続は、複数のデバイスにデイジーチェーン接続される。この構成において、高速接続２２５及び２３５の各々は、コンピュータ１１０のコネクタにおいて使用可能な帯域幅を共有する。
【００２１】
図１の従来の接続１１５及び図２の高速接続２２５をサポートできるコネクタをコンピュータ１１０上に提供することにより、コンピュータ１１０のコネクタの数は減少する。これにより、デバイスは小型化、低価格化され、消費者の利便性は向上する。この例において、コンピュータ１１０は、コンピュータ又はディスプレイ２２０及びディスクドライブ２３０と通信する。本発明の他の実施形態において、他の種類のデバイスが採用されてもよい。例えばコンピュータ１１０は、オールインワンコンピュータ、第２のコンピュータ、スタンドアロンモニタ、拡張デバイス、レイドドライブ又は他の種類のデバイスのディスプレイを駆動する。
【００２２】
本発明の一実施形態は、既存の従来のコネクタを使用して高速接続に対してピンアウトを配置する際の少なくとも２つの考慮事項を説明する。第１に、高速接続の種々のチャネルの信号は、互いに干渉しないように配置される。すなわち、高速信号間のクロストークは減少し、信号は分離される。第２に、従来の規格と関連付けられた新しい高速信号及び回路網を駆動し且つ受信する回路網は、それらの間の干渉を制限するように分離される。一例を以下の図に示す。
【００２３】
図３は、本発明の一実施形態に係るコネクタのピンアウトを示す。この例において、ディスプレイ・ポート（ＤＰ）は、新しい規格のためにピンとオーバーレイされている従来の規格である。この新しい規格は、Ｔ２９と呼ばれるが、一般に本明細書の他の場所においてＨＳＩＯとして識別される。本発明の他の実施形態において、他の規格が使用されてもよい。また、これらの規格のうちの一方又は双方が従来の規格であってもよく、あるいはより最新の規格であってもよい。また、２つの規格がここではコネクタを共有するものとして示されるが、本発明の他の実施形態において、他の多くの規格がコネクタを共有してもよい。
【００２４】
本発明の種々の実施形態において、２つの規格は別個であり且つ関連しない。本発明の他の実施形態において、２つの規格は関連してもよい。例えばＨＳＩＯは、ディスプレイ・ポート（ＤＰ）情報を伝達する高速信号伝送技術である。すなわち、ディスプレイ・ポート（ＤＰ）情報は、ＨＳＩＯ信号を使用してトンネル化される。ＨＳＩＯは、ＰＣＩｅ情報等の他の種類の信号情報を同時に更に搬送する。このように、図３のコネクタは、ディスプレイ・ポート（ＤＰ）信号を直接搬送するか、あるいはＨＳＩＯ信号として搬送されるディスプレイ・ポート（ＤＰ）情報を搬送する。尚、以下に説明する本発明の種々の実施形態において、ＨＳＩＯはＴ２９とも呼ばれる。
【００２５】
この配置において、高速入力ピンと高速出力ピンは互いに分離される。特に、高速受信信号は、ピン４と６、並びに１６と１８に配置される。信号のこれらの対の各々は、ＡＣ接地である信号により分離される。例えば、高速受信ピン４，６は、ホットプラグ検出ピン２，接地ピン８により分離される。同様に、高速受信ピン１６，１８は、接地１４，電力ピン２０により分離される。高速送信ピン３，５、並びに１５，１７は、接地ピン１、７、１３及び１９により分離される。
【００２６】
ピン１，７等の接地ピンのうちのいくつか又は全ては、接地への直接ＤＣ接続とは対照的にＡＣ接地であってもよい。すなわち、これらのピンは、コンデンサを介して接地される。これにより、低周波数での開路状態を提もたらしつつ、高周波数での接地接続を提供する。この配置により、接地を高周波数で維持しつつ、これらのピンに電力が供給できる。
【００２７】
本発明の特定の一実施形態において、ケーブルの第１の端部のピン２０は、ケーブルの第２の端部のピン１に接続する。これにより、ホストデバイスがピン２０に供給した電力をデバイス接続においてピン１に供給できる。ピン１はＡＣ接地を提供するが、コンデンサを介して接地されるため、ピン１にはＤＣ電力が供給される。
【００２８】
また、この配置において、高速ＨＳＩＯ規格の高速信号は、従来のディスプレイ・ポート（ＤＰ）規格の適切な信号とピンを共有する。特に、ピン４，６の高速（ＨＳ）受信信号は、ディスプレイ・ポート（ＤＰ）規格の構成信号とピンを共有する。ピン１６，１８の高速受信信号は、ディスプレイ・ポート（ＤＰ）規格の補助信号とピンを共有する。ピン３，５の高速送信信号は、ピン１５，１７の高速送信信号のようにディスプレイ・ポート（ＤＰ）出力信号とピンを共有する。
【００２９】
これらのコネクタはがディスプレイ・ポート（ＤＰ）規格またはＨＳＩＯ規格のいずれかを使用してデバイスをサポートするため、２つのデバイスが互いに通信する場合に少なくとも４つの可能な構成がある。例えばディスプレイ・ポート（ＤＰ）ホストデバイスは、ディスプレイ・ポート（ＤＰ）デバイス又はＨＳＩＯデバイスと通信する。更にＨＳＩＯホストデバイスは、ディスプレイ・ポート（ＤＰ）デバイス又は別のＨＳＩＯデバイスのいずれかと通信する。従って、最新のＨＳＩＯ規格に準拠するデバイスは、自身が通信しているデバイスの種類を判定できる。構成が認識されると、デバイスは適当に構成される。一例を以下の図に示す。
【００３０】
図４は、本発明の一実施形態に従って互いに通信中のデバイスの種類を判定するのに使用される回路や方法を示す。行４１０において、ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、ディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントと通信している。ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、構成設定ピンＣＦＧ１，ＣＦＧ２上でプルダウン抵抗を提供する。この例において、プルダウンは１Ｍｅｇの大きさとして示されるが、これは本発明の実施形態に従って変更してもよい。ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、受動的ケーブルを介してディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントに接続される。ディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントは、ＤＰデバイスとして動作する。
【００３１】
行４２０において、ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、ＨＳＩＯシンク又はＨＳＩＯエンドポイントと通信する。本発明の特定の本実施形態において、ＨＳＩＯシンク又はＨＳＩＯエンドポイントはこれらの条件下で動作しない。しかし、本発明の他の実施形態において、ＨＳＩＯシンク又はＨＳＩＯエンドポイントは、ディスプレイである場合にディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントとして機能してもよい。
【００３２】
行４３０において、ケーブルアダプタは、ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストに接続される。ケーブルアダプタは、ソース又はホストにおけるプルダウン抵抗より非常に小さい構成設定ピンＣＦＧ２上でプルアップを行う。従って、構成設定ピンＣＦＧ２上の電圧は高くなる。ケーブルアダプタは、ＨＤＭＩ型又はＤＶＩ型のシンク又はエンドポイントに信号を提供する。
【００３３】
行４４０において、ＨＳＩＯソース又はＨＳＩＯホストは、受動的ケーブルを介してディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントと通信する。ＨＳＩＯソース又はＨＳＩＯホストは、構成設定ピンＣＦＧ１とＣＦＧ２上でプルダウンを行う。この例において、プルダウン抵抗は１Ｍｅｇの値を有するが、他の大きさの抵抗が本発明の実施形態に従い使用されてもよい。この場合、ＨＳＩＯソース又はＨＳＩＯホストは、構成設定ピンＣＦＧ２上でプルアップを検出しないため、ディスプレイ・ポート（ＤＰ）デバイスとして動作する。
【００３４】
行４５０において、ＨＳＩＯソース又はＨＳＩＯホストは、ＨＳＩＯシンク又はＨＳＩＯエンドポイントと通信する。この構成において、能動的ケーブルは、ＨＳＩＯソース又はＨＳＩＯホストとＨＳＩＯシンク又はＨＳＩＯエンドポイントとの間で必要である。能動的ケーブルは、構成設定ピンＣＦＧ２上で高電圧を提供するピンＣＦＧ２上の１００Ｋのプルアップを行う。ＨＳＩＯソース又はＨＳＩＯホストとＨＳＩＯシンク又はＨＳＩＯエンドポイントの双方は、このレベルを検出し、ＨＳＩＯデバイスとして動作する。
【００３５】
行４６０において、ケーブルアダプタは、ＨＳＩＯソース又はＨＳＩＯホストに接続される。ケーブルアダプタは、ソース又はホストにおけるプルダウン抵抗より非常に小さい構成設定ピンＣＦＧ２上でプルアップを行う。従って、構成設定ピンＣＦＧ２上の電圧は高くなる。ケーブルアダプタは、ＨＤＭＩ型又はＤＶＩ型のシンク又はエンドポイントに信号を提供する。
【００３６】
本発明の種々の実施形態において、ホストのソースやシンク即ちエンドポイントにより提供される電力レベルを上げるのが望ましい。本発明の特定の一実施形態において、以下に更に詳細に示されるように、これはＬＳｘバスを使用して実行される。本発明の別の特定の実施形態において、これは、ケーブルの構成設定ピンＣＦＧ１上で１Ｋのプルダウンを提供することにより実行される。これは、例えば小電流を構成設定ピンに提供することにより、ＨＳＩＯソース又はＨＳＩＯホスト及びＨＳＩＯシンク又はＨＳＩＯエンドポイントにより検出される。電圧が低いままである場合、プルダウン抵抗は低く且つ高電圧モードが使用可能になる。プルダウン抵抗の抵抗が高い場合、結果として得られる電圧は高くなり、高電圧モードは使用不可能になる。
【００３７】
本発明の種々の実施形態において、接続されたデバイスを保護するために、状況下によっては高電力モードを終了するのが望ましい。従って、ケーブルが引き抜かれると、デバイスへの電力供給が停止されるかあるいは他の同様な状態が発生し、高電力状態を解除する。本発明の特定の一実施形態において、低電力状態は３．３Ｖの供給電圧を提供することを含み、高電力状態は１２ボルトの供給電圧を提供することを含む。本発明の種々の実施形態において、これらの電圧は、異なってもよく、線路損の量等の種々の条件に依存して更に変更してもよい。更に節電するために、無活動状態の期間が検出されると、ケーブルはスリープモードに入る。
【００３８】
ここでも、高速規格をサポートするために能動的ケーブルが必要である。このケーブルは、ＨＳＩＯソース又はＨＳＩＯホストとＨＳＩＯシンク又はＨＳＩＯエンドポイントとにより容易に回復可能なデータを提供するようにそのそれぞれの端部においてデータのタイミングを変更する機能を有する。そのようなケーブルの一例を以下の図に示す。
【００３９】
図５は、本発明の一実施形態に従う能動的ケーブルを示す。簡潔にするために、高速動作と関連付けられた回路網のみを示す。このケーブルは、ケーブル５０７のそれぞれの端部上の一方に２つの能動的プラグ５００及び５０５を含む。各能動的プラグは、データのタイミングを変更するための二重クロック／データ・リカバリ回路を含む。特に能動的プラグ５００は、ピン３及び５で高速送信信号を提供し、ピン４及び６で高速信号を受信する。ケーブル・マイクロコントローラ(Cable Micro)５２０は、能動的プラグ５００におけるクロック／データ・リカバリ回路５１０及び５３０を構成設定するために使用される。
【００４０】
同様に、能動的プラグ５０５は、ピン３及び５で高速送信信号を提供し、ピン４及び６で高速信号を受信する。ケーブル・マイクロコントローラ(Cable Micro)(Cable Micro)５５０は、クロック／データ・リカバリ回路５４０及び５６０を構成設定するために使用される。
【００４１】
クロック／データ・リカバリ回路は、種々の形態の信号を提供し、受信する。例えばこれらの回路は、ケーブル５０７が光ファイバと電線との組合せになるようにオプションの受信機及び送信機を含む。
【００４２】
本発明の種々の実施形態において、クロック／データ・リカバリ回路は、イコライザ回路、バッファ、エンファシス回路及びデエンファシス回路を適宜採用する。また、ループバック経路が診断のために含まれる。例えば、ＣＤＲ５１０の出力は入力としてＣＤＲ５３０に接続され、ＣＤＲ５４０の出力はＣＤＲ５６０への入力である。このループバック経路により、ＨＳＩＯデバイスは、伝送エラーが発生する時にそれらの場所を判定できる。以下に説明されるように、このループバック経路は、訓練ルーチン又は校正ルーチンにおいて更に使用される。他の実施形態において、ケーブルは、診断目的でエンドツーエンドでの自己通信できる。診断のために含まれる他の特徴は、アイサイズの測定値を含む。
【００４３】
本発明の種々の実施形態において、ケーブルが構成される。本発明の特定の本実施形態において、ケーブルプラグ５００の回路網はケーブル・マイクロコントローラ(Cable Micro)５２０を使用して構成され、ケーブルプラグ５０５の回路網はケーブル・マイクロコントローラ(Cable Micro)５５０を使用して構成される。本発明の他の実施形態において、他の回路は、プラグ５００及びプラグ５０５の双方又はそのいずれかを構成設定するために使用されてもよい。
【００４４】
本発明の特定の本実施形態において、プラグ回路網の動作パラメータ、モード、並びに他の態様及び特徴が構成される。この構成に対する情報は、制御、診断、テスト、構成、回路モニタリングに対するパラメータ及び他のパラメータを含む。このようにケーブルを構成設定する機能により、ケーブルは、種々のシステムアプリケーションにおいて使用される時に新しいホスト及びデバイスに適応できる。
【００４５】
ケーブルの種類、メーカの識別に関する情報及び他の識別情報は、ホスト又はデバイス及びケーブルから入手可能である。この情報のやり取りは、ホスト又はデバイス及びケーブルにおいて回路網を適切に構成設定し且つ駆動するために使用される。
【００４６】
本発明の特定の本実施形態において、構成情報及び識別情報は、ピン９及び１１でＬＳｘ信号を使用してケーブルから読み出され且つケーブルに書き込まれるが、本発明の他の実施形態において他の信号ピンが使用されてもよい。
【００４７】
本発明の種々の実施形態において、ケーブル・マイクロコントローラ(Cable Micro)５２０及び５５０のコードは、変更、再構成、アップグレード又は更新される。このコードは、セキュリティ上の理由で暗号化される。また、コードの変更、再構成又は更新中に提供されたデータも暗号化される。
【００４８】
また、本発明の種々の実施形態において、ケーブル・マイクロコントローラ(Cable Micro)は、ケーブルを介して通信しているデバイス（不図示）のポートマイクロコントローラと通信中である。本発明の特定の一実施形態において、第１のデバイスのポートマイクロコントローラは、第１のデバイスに挿入されたプラグのケーブル・マイクロコントローラ(Cable Micro)及びリモートプラグに装着されたリモートデバイスのポートマイクロコントローラと直接通信する。更に通信は、リモートデバイスのポートマイクロコントローラのメッセージを「バウンスすること」により、リモートプラグ又は遠端プラグとの間で行われる。
【００４９】
ポートマイクロコントローラとケーブル・マイクロコントローラ(Cable Micro)との間のこれらの通信は、種々の形態をとる。従来、配線はそれぞれの端部において固定されており、改善された機能又は柔軟な実現例を発見する機会は殆どなかった。従って、本発明の実施形態は、例えば、ケーブルがホスト又はデバイスに対する特徴に関する情報を共有でき、且つホスト又はデバイスがそのような特徴を利用できるように、このような通信する機能を提供する。
【００５０】
他の例において、種々のポートマイクロコントローラとケーブル・マイクロコントローラ(Cable Micro)との間のこれらの通信は、本質的に診断上のものである。これらの診断通信は、エンドユーザ等により障害の分離を補助する。これにより、問題の迅速な改善を可能にし、障害を引き起こすデバイスに関心が集中する。これらの通信は、テスト及び製造にも有用である。これらの通信は、節電のための構成を最適化するために更に使用され、例えば、デバイスがレセプタクルへの接続を必要としないため、使用されないチャネルは電源オフとされ、低電力リモートデバイスはホストにより電力供給される。また、リモートデバイスにより消費された電力は監視され、電力増加（又は減少）は適宜可能にされる。更にこれらの通信により、デバイスは、種々の劣化にも拘らず動作し続けることができる。更にこれらの通信により、銅又は他の導体のいずれか、あるいはケーブル自体の光ファイバを使用できる。
【００５１】
ここでも、本発明の種々の実施形態において、ケーブルは、構成設定ピンＣＦＧ１，ＣＦＧ２上でプルアップを提供し、ケーブルにより装着されたデバイスは、ＬＳＲ２ＰＴＸピン上でプルアップを提供する。（示されるように、ＬＳＲ２ＰＴＸピン上のプルアップは、ケーブルにおいてこれらのラインが横切るためにＬＳＰ２Ｒ ＲＸピンでリモートデバイスにより確認される。）ＣＦＧ２上のプルアップにより、デバイスは、リモートデバイスがない場合でもケーブルが装着されることを判定できる。本発明の特定の一実施形態において、ケーブルがリモートデバイスなしで存在する場合、近接デバイスは、プラグのケーブル・マイクロコントローラ(Cable Micro)と通信するが、メッセージをバウンスするリモートデバイスがないため、リモートプラグのケーブル・マイクロコントローラ(Cable Micro)と通信できない。
【００５２】
これらの種々のプルアップは、本発明の種々の実施形態において他の機能を提供するために使用される。例えば本発明のいくつかの実施形態において、ホストデバイスが１つ以上のデバイスから切断される時を検出するのが有用である。例えば、ホストデバイスが電源オフとされる場合に電源切断信号を１つ以上のデバイスに提供するのが望ましい。しかし、ホストは、そのような信号を送出できる前に切断されてもよい。この場合、ＬＳＲ２ＰＴＸピン上にプルアップがないことは、デバイスにより検出され、デバイスが電源オフとすべきであることを示すものとして使用される。
【００５３】
特にホストデバイスは、ＬＳＲ２ＰＴＸ上でプルアップを使用可能にし、ＬＳＲ２ＰＴＸピン上のプルアップを低くする。デバイスは、ＬＳＰ２Ｒ ＲＸピン上でプルアップを確認する場合、それがホストデバイスに接続されることを認識する。その後ホストデバイスがそれぞれのポート上でＬＳＲ２ＰＴＸピン上のプルアップを使用可能にすることにより、上流のどこかで接続されたホストがあることをデイジーチェーン接続されたデバイスに通知する。このように、ホストが除去される場合、ＬＳＲ２ＰＴＸ上のプルアップは除去され、デバイスが再度ＬＳＲ２ＰＴＸプルアップを低くすることにより、ホストが切断されていることをデイジーチェーン接続されたデバイスに通知する。
【００５４】
図示されるように、一方のコネクタのピン２０上に供給された電力は、遠くのコネクタのピン１において提供される。これにより、ケーブルのそれぞれの端部に接続されたデバイスの電源が互いに競合するのを阻止する。あるいは、第１のコネクタのピン２０上の電力は、ピン１上の第２のコネクタに提供される。
【００５５】
図５のケーブルの例において、各方向の単一のデータ経路が示される。本発明の他の実施形態において、２つ以上の信号路が含まれてもよい。一例を以下の図に示す。
【００５６】
図６は、本発明の一実施形態に従う能動的ケーブルを示す。ここでも、簡潔にするために、高速経路と関連付けられた回路網のみを示す。この例において、更なるクロック／データ・リカバリ回路６１５及び６３５が能動的プラグ６００に追加されており、クロック／データ・リカバリ回路６４５及び６６５が能動的プラグ６０５に追加されている。
【００５７】
本発明のこれらの実施形態及び他の実施形態において、プラグの回路網は、ケーブルにより接続されている一方又は双方のデバイスにより電力供給される。例えば、プラグ６００に接続されたホストデバイスは、プラグ６００及び６０５、並びにプラグ６０５に接続されたホストに電力を供給する。他の例において、プラグ６０５に接続されたデバイスは、プラグ６００に接続されたホストから高電圧を受信し、プラグ６００及び６０５に電力を供給する。更に他の例において、プラグ６００に接続されたホストはプラグ６００に電力を供給し、プラグ６０５に接続されたデバイスはプラグ６０５に電力を供給する。この特定の例は、参考として本明細書に取り入れられる同時係属出願中の米国特許出願第１３／１７３，９７９号公報「Ｐｏｗｅｒ Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｉｎｓｉｄｅ Ｃａｂｌｅ」において見られる。
【００５８】
ここでも、本発明の実施形態により、２つの規格間でピンを共有する信号が互いに干渉しないようにできる。従って、本発明の実施形態は、信号路を分離するのを補助する回路部品を採用する。例を以下の図に示す。
【００５９】
図７Ａ〜図７Ｃは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される回路を示す。本発明の種々の実施形態において、これらの回路は、コネクタレセプタクル、コネクタ差込又は双方に配置されるかあるいはそれらと関連付けられる。図７Ａにおいて、ＨＳＩＯ出力はディスプレイ・ポート（ＤＰ）出力とピンを共有する。この場合、双方の出力は、互いにＤＣ分離するようにコンデンサを介してＡＣ結合される。コンデンサは、示されるような抵抗回路網を介してコネクタピンに接続される。この抵抗回路網は、６ｄＢだけ信号レベルを低下させるが、１２ｄＢの分離を提供する。
【００６０】
図７Ｂにおいて、高速入力及び構成入力はコネクタピンを共有する。この場合、高速受信経路は、構成設定ピン上でＤＣ電圧を分離するようにＡＣ結合される。構成設定ピンは抵抗器を介して分離される。図示されるように、追加のコンデンサが含まれ、更なるフィルタリング処理を提供する。本発明の他の実施形態において、構成設定ピンはコネクタピンに直接結合されてもよい。
【００６１】
図７Ｃにおいて、高速入力は補助入力とピンを共有する。ここでも、高速入力は、ＤＣブロックを提供するようにＡＣ結合される。補助ピンは、ＤＣ信号又は低周波数信号（例えば、１ＭＨｚ以下の信号）が通過できるようにしつつ、ＡＣ信号（例えば、７０Ｍｂｐｓ〜１０Ｇｂｐｓの高速信号）をブロックするインダクタを介して分離される。ここでも、示されるように、追加のコンデンサが含まれ、更なるフィルタリング処理を提供する。示されるように、更にＡＵＸ入力がＡＣ結合される。
【００６２】
図８Ａ及び図８Ｂは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される別の回路を示す。本発明の種々の実施形態において、これらの回路は、コネクタ・レセプタクル、コネクタ差込又は双方に配置されるかあるいはそれらと関連付けられる。図８Ａにおいて、ＨＳＩＯ出力はディスプレイ・ポート（ＤＰ）出力とピンを共有する。この例において、双方の出力は、互いにＤＣ分離するようにコンデンサＣ１及びＣ２を介してＡＣ結合される。コンデンサＣ１及びＣ２は、ＰｉＮダイオードＤ１及びＤ２を介してコネクタピンに結合される。
【００６３】
特に、高速出力がアクティブであり、高速バイアス信号ＨＳＢＩＡＳがアクティブである場合、バッファＢ３の出力は高くなる。これにより、ＰｉＮダイオードＤ１をオンにバイアスし、コンデンサＣ１をコネクタピンに接続する。ドライバＢ１は、コンデンサＣ１及びダイオードＤ１を介してコネクタピンまで出力信号を駆動する。
【００６４】
ディスプレイ・ポート（ＤＰ）出力がアクティブであり、ディスプレイ・ポート（ＤＰ）バイアス信号ＤＰＢＩＡＳがアクティブである場合、バッファＢ４の出力は高くなる。これにより、ＰｉＮダイオードＤ２をオンにバイアスし、コンデンサＣ２の出力をコネクタピンに接続する。次にドライバＢ２は、コンデンサＣ２及びダイオードＤ２を介してコネクタピンまで信号を駆動する。
【００６５】
高速出力がアクティブである場合、コネクタピンとして出力信号と干渉しうるディスプレイ・ポート（ＤＰ）経路を介した反射を回避するように注意しなければならない。このため、本発明の一実施形態は、示されるように、コンデンサＣ２とダイオードＤ２との間に追加のパッドＰ１を含む。このパッドＰ１は、パイ（Π）型またはｔ（T）]型の抵抗ネットワーク、又は他の適切な減衰器から形成される。
【００６６】
高速出力がアクティブである場合、コネクタピンにおける信号は、オフであるダイオードＤ２を通過し、その後パッドＰ１及びコンデンサＣ２を通過することにより、オフであるディスプレイ・ポート（ＤＰ）バッファＢ２の出力に現れる。そのような時にディスプレイ・ポート（ＤＰ）ドライバＢ２はオフであるが、ある信号は、出力において反射し、コンデンサＣ２、パッドＰ１及びダイオードＤ２を介して再度伝播し、コネクタピンに現れて所望の信号と干渉する。
【００６７】
本発明の特定の一実施形態において、オフ状態のダイオードＤ２は、約６ｄＢの減衰を帰還信号に提供する。パッドＰ１は更なる４ｄＢの減衰を提供し、ディスプレイ・ポート（ＤＰ）バッファＢ２は、信号を反射し且つ送出する時に更なる１０ｄＢの信号減少を提供する。信号は、伝播中にパッドＰ１及びダイオードＤ２に入力され、それらの減衰により再度減少する。このように、反射信号がパッドＰ１を２度通過するため、２度減衰される。ディスプレイ・ポート（ＤＰ）出力Ｂ２がアクティブである場合、パッドＰ１は１度だけ信号を減衰する。従って、本発明の種々の実施形態において、ディスプレイ・ポート（ＤＰ）バッファＢ２は、増加した駆動強度を有し、パッドＰ１による損失の原因となる。
【００６８】
本発明の特定の一実施形態において、高速出力はディスプレイ・ポート（ＤＰ）出力の約２倍の速さである。そのような状況において、Ｐ１等のパッドは、高速伝送経路において必要とされないが、そこに含まれてもよい。
【００６９】
図８Ａ等の種々の例において、信号路は、明確にするためにシングルエンドとして示される。本発明の種々の実施形態において、信号路は、シングルエンド又は差動信号路である。
【００７０】
図８Ｂにおいて、高速入力は補助入力とピンを共有する。上述したように、高速入力は、ＤＣブロックを提供するようにコンデンサＣ１によりＡＣ結合される。補助入力ピンは、ＤＣ信号が通過できるようにしつつＡＣ信号をブロックするインダクタＬ１を介して分離される。図示されるように、追加のコンデンサＣ２が含まれ、更なるフィルタリング処理を提供する。上述したように、図示されるように、ＡＵＸ信号路はコンデンサＣ３を介してＡＣ結合される。
【００７１】
本発明のいくつかの実施形態において、補助信号はＩ２Ｃ信号である。そのような場合、コンデンサＣ１による負荷及びバッファＢ１の入力抵抗は、Ｉ２Ｃ信号を提供するドライバに過負荷をかけ且つＩ２Ｃ信号伝送においてエラーを生じさせるほど大きい。従って、本発明の実施形態は示されるようなＰｉＮダイオードＤ１を含む。このピンダイオードは、コンデンサＣ１を必要ない場合に分離するために使用される。
【００７２】
特に、Ｉ２Ｃ信号が受信される場合、バイアス信号ＨＳＢＩＡＳは非アクティブ（低い）であり、バッファＢ２の出力を低くする。この結果、ダイオードＤ１をオフにすることにより、Ｉ２Ｃ信号をコンデンサＣ１から分離する。マルチプレクサＭ１はＩ２Ｃラインを選択する。
【００７３】
同様に、ＡＵＸ信号が受信される場合、ＨＳＢＩＡＳは再度低く、コンデンサＣ１をＡＵＸラインから分離する。マルチプレクサＭ１は、コンデンサＣ３を介して再度ＡＣ結合されるＡＵＸ信号路を選択する。
【００７４】
高速信号が受信される場合、ＨＳＢＩＡＳがアクティブ（高い）であるため、バッファＢ２の出力は高くなる。マルチプレクサＭ１は、バッファＢ２の出力からＤ１を介して提供された電流に帰還経路を提供する抵抗器Ｒ３を選択する。これにより、ダイオードＤ１をオンにし、高速信号を受信するためにコネクタピンをコンデンサＣ１に結合する。
【００７５】
種々のディスプレイは、ディスプレイの一部として装着される専用のケーブルを含む。これらはテザーケーブルと呼ばれる。テザーケーブルは、他の種類のモニタの中でもディスプレイ・ポート（ＤＰ）モニタ又はＨＳＩＯモニタに対して使用される。また、これらのケーブルは、ディスプレイ・ポート（ＤＰ）ソース又はＨＳＩＯソースにより駆動される。従って、これらのデバイスは、自身を適切に構成できるように自身が接続されているものを判定できるのが望ましい。この一例を以下の図に示す。
【００７６】
図９は、デバイスが自身が接続されるデバイスの種類を判定するのに使用する回路及び方法を示す。行９１０において、ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、ディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントと通信する。ここでも、構成設定ピンＣＦＧ１，ＣＦＧ２はプルダウンされる。テザーケーブルは受動的ケーブルであり、ディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントはディスプレイ・ポート（ＤＰ）デバイスとして動作する。
【００７７】
行９２０において、ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、ＨＳＩＯシンク又はＨＳＩＯエンドポイントと通信する。シンク又はエンドポイントがＨＳＩＯデバイスであるため、テザーケーブルはアクティブである。しかし、ソース又はホストがディスプレイ・ポート（ＤＰ）デバイスであるため、テザーケーブルは、節電するためにバイパスモードで動作する。すなわち、含まれたクロック／データ・リカバリ回路は非アクティブである。ＨＳＩＯシンク又はＨＳＩＯエンドポイントは、ＬＳｘピン（ＬＳＲ２Ｐ ＴＸピンであってもよい）上で検出及びプルアップを行わないため、ディスプレイ・ポート（ＤＰ）モードで動作する。ＨＳＩＯシンクは更にＣＦＧ２を低くする。
【００７８】
行９３０において、ソース又はホストはＨＳＩＯデバイスであり、シンク又はエンドポイントはディスプレイ・ポート（ＤＰ）デバイスである。ＨＳＩＯソース又はＨＳＩＯホストは、ＣＦＧ１ライン及びＣＦＧ２ライン上でプルダウンを提供する。この例において、プルダウン抵抗は１Ｍｅｇの値を有するが、他の抵抗は本発明の実施形態に従い使用されてもよい。ＨＳＩＯソース又はＨＳＩＯホストは、構成設定ピンＣＦＧ２上の電圧が低く（すなわち、プルアップがなく）、ＣＦＧ１が更に低い（従って、ケーブルはアダプタではない）と判定する。従って、ＨＳＩＯソース又はＨＳＩＯホストは、ディスプレイ・ポート（ＤＰ）モードで動作する。
【００７９】
行９４０において、ＨＳＩＯソース又はＨＳＩＯホストは、ＨＳＩＯシンク又はＨＳＩＯエンドポイントと通信する。上述したように、ＨＳＩＯソース又はＨＳＩＯホストは、ＬＳｘピン上でプルアップを提供し、構成設定ピンＣＦＧ１，ＣＦＧ２上でプルダウンを提供する。ＨＳＩＯシンク又はＨＳＩＯエンドポイントは、ＬＳｘピン上でプルアップを検出するため、ＨＳＩＯデバイスとして動作する。この例において、シンク又はディスプレイは、ＣＦＧ２上で１００Ｋのプルアップを提供するが、本発明の他の実施形態において他の大きさの抵抗器が使用されてもよい。従って、ＨＳＩＯソース又はＨＳＩＯホストは、ピンＣＦＧ２上の電圧が高いことを検出するため、ＨＳＩＯデバイスとして動作する。
【００８０】
本発明の特定の一実施形態において、テザーケーブルは、回路網を含むプラグ及び更なる回路網を含むＹケーブルを有する。本発明の他の実施形態において、全ての回路網は、テザーケーブルのプラグ又はＹケーブル部分に含まれてもよい。一例を以下の図に示す。
【００８１】
図１０は、本発明の一実施形態に係るテザーケーブル用の回路網を示す。プラグは、図２に示されたコネクタ等のコネクタに挿入するために提供される。プラグは、回路網を更に含むＹケーブル筐体部分に接続するＹケーブル部分に対するプラグに装着される。そこから、Ｙケーブルはモニタ多層ボードに装着する。
【００８２】
この例において、高速信号は、Ｙケーブル筐体に配置されるクロック／データ・リカバリ回路１０１０及び１０３０を介してモニタにより受信される。これらのクロック／データ・リカバリ回路の出力は、クロック／データ・リカバリ回路１０２０及び１０４０に提供される。クロック／データ・リカバリ回路１０２０及び１０４０の出力は、ＨＳＩＯ信号又はディスプレイ・ポート（ＤＰ）信号としてＰｉＮダイオードＤ１〜Ｄ４により提供される。尚、この図におけるＰｉＮダイオードＤ１〜Ｄ４に対するバイアス抵抗器は、明確にするために省略されている。ここでも、ケーブルがディスプレイ・ポート（ＤＰ）信号を提供するように動作している場合、クロック／データ・リカバリ回路は、節電するためにバイパスモードで動作する。同様に、クロック／データ・リカバリ回路１０５０，１０７０から提供された高速信号は、プラグにおいてクロック／データ・リカバリ回路１０６０，１０８０を介して受信され、コネクタに提供される。信号は、図示されるように分離される。
【００８３】
図示される例において、ＰｉＮダイオードＤ１〜Ｄ４は、ＨＳＩＯ信号やディスプレイ・ポート（ＤＰ）信号を分離するために使用される。本発明の他の実施形態において、抵抗器、マルチプレクサ、あるいは他の回路又は構成要素が使用されてもよい。
【００８４】
本発明の種々の実施形態において、データ接続の信頼性及び精度は、ホスト、ケーブル及び他のデバイスの回路網を校正又は訓練することにより改善される。この回路網は、ケーブルスキュー、クロストーク（特にコネクタにおける）、チャネル補償（例えば、反射の等化又は除去）及び他のそのような回路網を補償する回路を含む。これらの回路は、種々のパラメータを使用して調整される。本発明の種々の実施形態において、これらの回路に対するパラメータは、製造により校正又は判定され、動作中にロードするためにプリセットとして格納される。本発明の他の実施形態において、これらのパラメータは、システムが接続される間に判定されてもよい。この訓練又は校正は、電源投入、再開、あるいは他の定期的な時間又は事象に基づく時間中に行われる。これらのルーチン又は他のルーチンは、ホストからケーブルの近端への経路と、ケーブルを介した経路と、ケーブルからデバイス又は他のホストへの経路とを校正するために使用される。
【００８５】
このような校正は種々の方法で実行される。例えばホストは、ケーブルの近端をループバックモードにし、データを送受信し、それに応じて送信パラメータ及び受信パラメータを調整する。同様に、デバイスは、ケーブルの近端をループバックモードにし、データを送受信し、それに応じて送信パラメータ及び受信パラメータを調整する。また、ホスト又はデバイスのいずれか、あるいはそれら双方は、遠端をループバックモードにすることにより、校正ルーチンにおいてケーブルを含む。一例を以下の図に示す。
【００８６】
図１１は、本発明の一実施形態に従ってケーブル及び関連した回路網を校正する方法を示す。動作１１１０において、校正手順又は訓練手順を開始する。これは、電源投入、ケーブル接続、リセット条件、あるいは他の周期的な基準又は事象により駆動される基準によりトリガされる。動作１１２０において、ケーブルの近端をループバックモードにする。信号は、動作１１３０でループバック経路を介して送受信される。近端回路に対する送信パラメータ及び受信パラメータは、動作１１４０で最適化される。動作１１５０において、ケーブルの遠端をループバックモードにする。ここでも、動作１１６０において、信号はこのループバック経路を介して送受信される。遠端回路に対する送信パラメータ及び受信パラメータは、動作１１７０で最適化される。この手順は、ホスト回路又はデバイス回路のいずれか、あるいはそれら双方により実行される。
【００８７】
本発明の実施形態の上述の説明は、例示及び説明のために提示されている。本発明の実施形態の上述の説明は、本発明を網羅すること又は説明された厳密な形式に限定することを意図せず、多くの変更及び変形が上記教示に鑑みて可能である。実施形態は、本発明及びその実際的な適応例の原理を最適に説明することにより、他の当業者が種々の実施形態において及び考えられる特定の使用に適するような種々の変更により本発明を最適に利用できるように選択され且つ説明された。従って、本発明は、以下の請求の範囲の範囲内の全ての変更及び等価物を範囲に含むことを意図することが理解されるだろう。
【技術分野】
【０００１】
[背景技術]
電子デバイスは、電力及びデータ信号を他のデバイスと共有できるポートを提供するコネクタを含むことが多い。これらのコネクタは、電子デバイスが信頼できる方法で互いに通信できるような規格に準拠するように設計されることが多い。種々のＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）規格、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）規格及びディスプレイ・ポート（ＤＰ）（ＤＰ）規格は単なる例示にすぎない。
【０００２】
これらのコネクタを使用する規格は、より最新の規格に取って代わられることもある。その結果、類似の機能を提供する多くのコネクタが同じ一つの電子デバイス上に実装されることがしばしば発生する。例えば現在のテレビの多くは、ＨＤＭＩ、Ｓ−ビデオ、コンポーネントビデオ及びＲＣＡジャックに対する入力を含む。
【０００３】
これらのコネクタを全て含ませることは、デバイスの大きさ、複雑さ及びコストを増加させる。また、いくつかのオプションを含ませることは、顧客が特定のシステムを構成設定するのに最適な方法を判定しようとする時に、当該顧客を、混乱させ、あるいは、苛立せたりする可能性がある。
【０００４】
このような混乱は、１つのコネクタが２つ以上の規格のための信号を提供できるのであれば、多少軽減できるであろう。例えば、１つのコネクタが従来規格と最新規格の双方用の信号を提供できるのであれば、電子デバイス上のコネクタの数を減少できるため、デバイスをより小型にし、単純且つ安価にできる。
【０００５】
しかし、これが有用であることは明らかであるが、実行するのは非常に困難である。例えば、１つの規格と関連付けられた回路は、別の規格と関連付けられた回路と干渉する可能性がある。未使用の回路が引き起こす反射と終端の不一致とにより使用されている回路の性能が損なわれるため、データ転送速度が速い場合にこれはより困難になる。
【０００６】
例えば、より新しく且つより高速の規格は、従来の低速の規格とコネクタを共有させてもよい。この従来の規格に必要な回路網が、その、より新しく、より高速の規格用回路に対して、反射と終端の不一致とを引き起こすために、システム性能は低下してしまう。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従って、種々の規格を共通のコネクタで共有できるようにする回路、方法及び装置が必要とされる。
【課題を解決するための手段】
【０００８】
従って、本発明の実施形態は、複数の規格に準拠する信号が電子デバイス上で共通のコネクタを共有できるようにする回路、方法及び装置を提供する。本発明の例示的な一実施形態は、１つのモードにおける従来の規格及び別のモードにおけるより最新の規格に準拠する信号を提供するコネクタを提供する。常に当てはまるわけではないものの、一般に、従来の規格は低速であり、より最新の規格は高速である。
【０００９】
本発明の例示的な一実施形態において、より最新の規格用のピンは、少なくとも２つの目的を達成するように構成される。第１に、より最新の規格用のピンは、それらの間のクロストーク及び干渉を減少するように構成される。これは、高速差動信号路間にいくつかの接地ピンを配置することにより実行される。第２に、回路網は、従来の規格用回路からの干渉が最小限になるように追加される。これは、反射とインピーダンスの不一致とを減少することにより実行される。
【００１０】
本発明の例示的な一実施形態は、種々の機能を取り入れることにより多くのデータ規格を提供できる。本発明の例示的な一実施形態において、より最新の規格に準拠するデバイスは、自身が従来の規格又はより最新の規格に準拠するデバイスと通信しているかを判定できる。これは、第２のデバイスにより提供された電圧又はインピーダンスを検知する第１のデバイスにより実行される。
【００１１】
本発明の種々の実施形態において、通信中の２つのデバイスがより最新の規格で通信できる場合、その規格は双方のデバイスにより使用される。一方のデバイスが従来の規格でのみ動作可能である場合、その規格は双方のデバイスにより使用される。
【００１２】
本発明の実施形態は、一方の規格用の未使用の回路網を他方の規格用の演算回路から分離する回路を提供する。特定の一例において、抵抗器、ＰｉＮダイオード、マルチプレクサ、あるいは他の構成要素又は回路は、２つの送信機回路を互いに分離するために使用される。結合コンデンサ及びインダクタは、回路を分離するためのＤＣブロック及びＡＣフィルタとして使用される。
【００１３】
本発明の種々の実施形態は、本明細書において説明されるこれらの特徴及び他の特徴のうちの１つ以上を取り入れる。以下の詳細な説明及び添付の図面を参照することにより、本発明の特性及び利点がより適切に理解されるだろう。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の実施形態を取り入れることにより改善された従来のシステムを示す図である。
【図２】図２は、本発明の一実施形態に係るコンピュータシステムを示す図である。
【図３】図３は、本発明の一実施形態に係るコネクタのピンアウトを示す図である。
【図４】図４は、本発明の一実施形態に従って互いに通信中のデバイスの種類を判定するのに使用される回路及び方法を示す図である。
【図５】図５は、本発明の一実施形態に従う能動的ケーブルを示す図である。
【図６】図６は、本発明の一実施形態に従う能動的ケーブルを示す図である。
【図７Ａ】図７Ａは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される回路を示す図である。
【図７Ｂ】図７Ｂは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される回路を示す図である。
【図７Ｃ】図７Ｃは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される回路を示す図である。
【図８Ａ】図８Ａ及び図８Ｂは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される別の回路を示す図である。
【図８Ｂ】図８Ａ及び図８Ｂは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される別の回路を示す図である。
【図９】図９は、デバイスが自身が接続されるデバイスの種類を判定するのに使用する回路及び方法を示す図である。
【図１０】図１０は、本発明の一実施形態に係るテザーケーブル用の回路網を示す図である。
【図１１】図１１は、本発明の一実施形態に従ってケーブル及び関連した回路網を校正する方法を示す図である。
【発明を実施するための形態】
【００１５】
図１は、本発明の実施形態を取り入れることにより改善された従来のシステムを示す。この図は、従来の接続１１５を介して従来のディスプレイ１２０と通信中のコンピュータ１１０を示す。本発明の特定の一実施形態において、従来の接続１１５はディスプレイ・ポート（ＤＰ）接続であるが、本発明の他の実施形態において、他の接続が使用されてもよい。
【００１６】
図１において、接続１１５は従来の接続として示される。本発明の他の実施形態において、更に接続１１５は、新しい種類の接続であってもよい。また、ディスプレイ１２０と通信するコンピュータ１１０が示されるが、他の種類の接続は、本発明の実施形態を取り入れることにより改善されてもよい。例えば接続は、ポータブルメディアプレーヤとディスプレイとの間、コンピュータとポータブルメディアプレーヤとの間又は他の種類のデバイス間に提供される。本発明の種々の実施形態において、図示又は説明されるコンピュータ１１０、ディスプレイ１２０及び他のデバイスは、Ｃｕｐｅｒｔｉｎｏ、ＣａｌｉｆｏｒｎｉａのＡｐｐｌｅ Ｉｎｃ．により製造される。
【００１７】
ここでも、コンピュータ１１０がディスプレイ１２０等の従来のディスプレイ、あるいはより新しいあらゆるコンピュータ、ディスプレイ又は他の種類のデバイスのいずれかを駆動できるのが望ましい。一般にこれには、コンピュータ１１０に別のコネクタを追加する必要がある。これは、コンピュータ１１０の複雑さ、コスト及び大きさを増加させるため望ましくない。別のコネクタを追加することにより、消費者の混乱は更に増す。
【００１８】
従って、本発明の実施形態は、従来の接続１１５と同一のコネクタを使用してより新しい接続を提供する。一例を以下の図に示す。
【００１９】
図２は、本発明の一実施形態に係るコンピュータシステムを示す。含まれる他の図と同様に、この図は、説明のために示され、本発明の実施形態又は請求の範囲のいずれも限定しない。
【００２０】
図２は、高速接続２２５を介してコンピュータ又はディスプレイ２２０と通信するコンピュータ１１０を示す。コンピュータ又はディスプレイ２２０は、高速接続２２５を介してディスクドライブ２３０と通信する。コンピュータ１１０は、図１の従来の接続１１５及び図２の高速接続２２５を形成するために同一のコネクタを使用する。図示されるように、コンピュータ１１０により提供された高速接続は、複数のデバイスにデイジーチェーン接続される。この構成において、高速接続２２５及び２３５の各々は、コンピュータ１１０のコネクタにおいて使用可能な帯域幅を共有する。
【００２１】
図１の従来の接続１１５及び図２の高速接続２２５をサポートできるコネクタをコンピュータ１１０上に提供することにより、コンピュータ１１０のコネクタの数は減少する。これにより、デバイスは小型化、低価格化され、消費者の利便性は向上する。この例において、コンピュータ１１０は、コンピュータ又はディスプレイ２２０及びディスクドライブ２３０と通信する。本発明の他の実施形態において、他の種類のデバイスが採用されてもよい。例えばコンピュータ１１０は、オールインワンコンピュータ、第２のコンピュータ、スタンドアロンモニタ、拡張デバイス、レイドドライブ又は他の種類のデバイスのディスプレイを駆動する。
【００２２】
本発明の一実施形態は、既存の従来のコネクタを使用して高速接続に対してピンアウトを配置する際の少なくとも２つの考慮事項を説明する。第１に、高速接続の種々のチャネルの信号は、互いに干渉しないように配置される。すなわち、高速信号間のクロストークは減少し、信号は分離される。第２に、従来の規格と関連付けられた新しい高速信号及び回路網を駆動し且つ受信する回路網は、それらの間の干渉を制限するように分離される。一例を以下の図に示す。
【００２３】
図３は、本発明の一実施形態に係るコネクタのピンアウトを示す。この例において、ディスプレイ・ポート（ＤＰ）は、新しい規格のためにピンとオーバーレイされている従来の規格である。この新しい規格は、Ｔ２９と呼ばれるが、一般に本明細書の他の場所においてＨＳＩＯとして識別される。本発明の他の実施形態において、他の規格が使用されてもよい。また、これらの規格のうちの一方又は双方が従来の規格であってもよく、あるいはより最新の規格であってもよい。また、２つの規格がここではコネクタを共有するものとして示されるが、本発明の他の実施形態において、他の多くの規格がコネクタを共有してもよい。
【００２４】
本発明の種々の実施形態において、２つの規格は別個であり且つ関連しない。本発明の他の実施形態において、２つの規格は関連してもよい。例えばＨＳＩＯは、ディスプレイ・ポート（ＤＰ）情報を伝達する高速信号伝送技術である。すなわち、ディスプレイ・ポート（ＤＰ）情報は、ＨＳＩＯ信号を使用してトンネル化される。ＨＳＩＯは、ＰＣＩｅ情報等の他の種類の信号情報を同時に更に搬送する。このように、図３のコネクタは、ディスプレイ・ポート（ＤＰ）信号を直接搬送するか、あるいはＨＳＩＯ信号として搬送されるディスプレイ・ポート（ＤＰ）情報を搬送する。尚、以下に説明する本発明の種々の実施形態において、ＨＳＩＯはＴ２９とも呼ばれる。
【００２５】
この配置において、高速入力ピンと高速出力ピンは互いに分離される。特に、高速受信信号は、ピン４と６、並びに１６と１８に配置される。信号のこれらの対の各々は、ＡＣ接地である信号により分離される。例えば、高速受信ピン４，６は、ホットプラグ検出ピン２，接地ピン８により分離される。同様に、高速受信ピン１６，１８は、接地１４，電力ピン２０により分離される。高速送信ピン３，５、並びに１５，１７は、接地ピン１、７、１３及び１９により分離される。
【００２６】
ピン１，７等の接地ピンのうちのいくつか又は全ては、接地への直接ＤＣ接続とは対照的にＡＣ接地であってもよい。すなわち、これらのピンは、コンデンサを介して接地される。これにより、低周波数での開路状態を提もたらしつつ、高周波数での接地接続を提供する。この配置により、接地を高周波数で維持しつつ、これらのピンに電力が供給できる。
【００２７】
本発明の特定の一実施形態において、ケーブルの第１の端部のピン２０は、ケーブルの第２の端部のピン１に接続する。これにより、ホストデバイスがピン２０に供給した電力をデバイス接続においてピン１に供給できる。ピン１はＡＣ接地を提供するが、コンデンサを介して接地されるため、ピン１にはＤＣ電力が供給される。
【００２８】
また、この配置において、高速ＨＳＩＯ規格の高速信号は、従来のディスプレイ・ポート（ＤＰ）規格の適切な信号とピンを共有する。特に、ピン４，６の高速（ＨＳ）受信信号は、ディスプレイ・ポート（ＤＰ）規格の構成信号とピンを共有する。ピン１６，１８の高速受信信号は、ディスプレイ・ポート（ＤＰ）規格の補助信号とピンを共有する。ピン３，５の高速送信信号は、ピン１５，１７の高速送信信号のようにディスプレイ・ポート（ＤＰ）出力信号とピンを共有する。
【００２９】
これらのコネクタはがディスプレイ・ポート（ＤＰ）規格またはＨＳＩＯ規格のいずれかを使用してデバイスをサポートするため、２つのデバイスが互いに通信する場合に少なくとも４つの可能な構成がある。例えばディスプレイ・ポート（ＤＰ）ホストデバイスは、ディスプレイ・ポート（ＤＰ）デバイス又はＨＳＩＯデバイスと通信する。更にＨＳＩＯホストデバイスは、ディスプレイ・ポート（ＤＰ）デバイス又は別のＨＳＩＯデバイスのいずれかと通信する。従って、最新のＨＳＩＯ規格に準拠するデバイスは、自身が通信しているデバイスの種類を判定できる。構成が認識されると、デバイスは適当に構成される。一例を以下の図に示す。
【００３０】
図４は、本発明の一実施形態に従って互いに通信中のデバイスの種類を判定するのに使用される回路や方法を示す。行４１０において、ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、ディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントと通信している。ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、構成設定ピンＣＦＧ１，ＣＦＧ２上でプルダウン抵抗を提供する。この例において、プルダウンは１Ｍｅｇの大きさとして示されるが、これは本発明の実施形態に従って変更してもよい。ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、受動的ケーブルを介してディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントに接続される。ディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントは、ＤＰデバイスとして動作する。
【００３１】
行４２０において、ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、ＨＳＩＯシンク又はＨＳＩＯエンドポイントと通信する。本発明の特定の本実施形態において、ＨＳＩＯシンク又はＨＳＩＯエンドポイントはこれらの条件下で動作しない。しかし、本発明の他の実施形態において、ＨＳＩＯシンク又はＨＳＩＯエンドポイントは、ディスプレイである場合にディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントとして機能してもよい。
【００３２】
行４３０において、ケーブルアダプタは、ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストに接続される。ケーブルアダプタは、ソース又はホストにおけるプルダウン抵抗より非常に小さい構成設定ピンＣＦＧ２上でプルアップを行う。従って、構成設定ピンＣＦＧ２上の電圧は高くなる。ケーブルアダプタは、ＨＤＭＩ型又はＤＶＩ型のシンク又はエンドポイントに信号を提供する。
【００３３】
行４４０において、ＨＳＩＯソース又はＨＳＩＯホストは、受動的ケーブルを介してディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントと通信する。ＨＳＩＯソース又はＨＳＩＯホストは、構成設定ピンＣＦＧ１とＣＦＧ２上でプルダウンを行う。この例において、プルダウン抵抗は１Ｍｅｇの値を有するが、他の大きさの抵抗が本発明の実施形態に従い使用されてもよい。この場合、ＨＳＩＯソース又はＨＳＩＯホストは、構成設定ピンＣＦＧ２上でプルアップを検出しないため、ディスプレイ・ポート（ＤＰ）デバイスとして動作する。
【００３４】
行４５０において、ＨＳＩＯソース又はＨＳＩＯホストは、ＨＳＩＯシンク又はＨＳＩＯエンドポイントと通信する。この構成において、能動的ケーブルは、ＨＳＩＯソース又はＨＳＩＯホストとＨＳＩＯシンク又はＨＳＩＯエンドポイントとの間で必要である。能動的ケーブルは、構成設定ピンＣＦＧ２上で高電圧を提供するピンＣＦＧ２上の１００Ｋのプルアップを行う。ＨＳＩＯソース又はＨＳＩＯホストとＨＳＩＯシンク又はＨＳＩＯエンドポイントの双方は、このレベルを検出し、ＨＳＩＯデバイスとして動作する。
【００３５】
行４６０において、ケーブルアダプタは、ＨＳＩＯソース又はＨＳＩＯホストに接続される。ケーブルアダプタは、ソース又はホストにおけるプルダウン抵抗より非常に小さい構成設定ピンＣＦＧ２上でプルアップを行う。従って、構成設定ピンＣＦＧ２上の電圧は高くなる。ケーブルアダプタは、ＨＤＭＩ型又はＤＶＩ型のシンク又はエンドポイントに信号を提供する。
【００３６】
本発明の種々の実施形態において、ホストのソースやシンク即ちエンドポイントにより提供される電力レベルを上げるのが望ましい。本発明の特定の一実施形態において、以下に更に詳細に示されるように、これはＬＳｘバスを使用して実行される。本発明の別の特定の実施形態において、これは、ケーブルの構成設定ピンＣＦＧ１上で１Ｋのプルダウンを提供することにより実行される。これは、例えば小電流を構成設定ピンに提供することにより、ＨＳＩＯソース又はＨＳＩＯホスト及びＨＳＩＯシンク又はＨＳＩＯエンドポイントにより検出される。電圧が低いままである場合、プルダウン抵抗は低く且つ高電圧モードが使用可能になる。プルダウン抵抗の抵抗が高い場合、結果として得られる電圧は高くなり、高電圧モードは使用不可能になる。
【００３７】
本発明の種々の実施形態において、接続されたデバイスを保護するために、状況下によっては高電力モードを終了するのが望ましい。従って、ケーブルが引き抜かれると、デバイスへの電力供給が停止されるかあるいは他の同様な状態が発生し、高電力状態を解除する。本発明の特定の一実施形態において、低電力状態は３．３Ｖの供給電圧を提供することを含み、高電力状態は１２ボルトの供給電圧を提供することを含む。本発明の種々の実施形態において、これらの電圧は、異なってもよく、線路損の量等の種々の条件に依存して更に変更してもよい。更に節電するために、無活動状態の期間が検出されると、ケーブルはスリープモードに入る。
【００３８】
ここでも、高速規格をサポートするために能動的ケーブルが必要である。このケーブルは、ＨＳＩＯソース又はＨＳＩＯホストとＨＳＩＯシンク又はＨＳＩＯエンドポイントとにより容易に回復可能なデータを提供するようにそのそれぞれの端部においてデータのタイミングを変更する機能を有する。そのようなケーブルの一例を以下の図に示す。
【００３９】
図５は、本発明の一実施形態に従う能動的ケーブルを示す。簡潔にするために、高速動作と関連付けられた回路網のみを示す。このケーブルは、ケーブル５０７のそれぞれの端部上の一方に２つの能動的プラグ５００及び５０５を含む。各能動的プラグは、データのタイミングを変更するための二重クロック／データ・リカバリ回路を含む。特に能動的プラグ５００は、ピン３及び５で高速送信信号を提供し、ピン４及び６で高速信号を受信する。ケーブル・マイクロコントローラ(Cable Micro)５２０は、能動的プラグ５００におけるクロック／データ・リカバリ回路５１０及び５３０を構成設定するために使用される。
【００４０】
同様に、能動的プラグ５０５は、ピン３及び５で高速送信信号を提供し、ピン４及び６で高速信号を受信する。ケーブル・マイクロコントローラ(Cable Micro)(Cable Micro)５５０は、クロック／データ・リカバリ回路５４０及び５６０を構成設定するために使用される。
【００４１】
クロック／データ・リカバリ回路は、種々の形態の信号を提供し、受信する。例えばこれらの回路は、ケーブル５０７が光ファイバと電線との組合せになるようにオプションの受信機及び送信機を含む。
【００４２】
本発明の種々の実施形態において、クロック／データ・リカバリ回路は、イコライザ回路、バッファ、エンファシス回路及びデエンファシス回路を適宜採用する。また、ループバック経路が診断のために含まれる。例えば、ＣＤＲ５１０の出力は入力としてＣＤＲ５３０に接続され、ＣＤＲ５４０の出力はＣＤＲ５６０への入力である。このループバック経路により、ＨＳＩＯデバイスは、伝送エラーが発生する時にそれらの場所を判定できる。以下に説明されるように、このループバック経路は、訓練ルーチン又は校正ルーチンにおいて更に使用される。他の実施形態において、ケーブルは、診断目的でエンドツーエンドでの自己通信できる。診断のために含まれる他の特徴は、アイサイズの測定値を含む。
【００４３】
本発明の種々の実施形態において、ケーブルが構成される。本発明の特定の本実施形態において、ケーブルプラグ５００の回路網はケーブル・マイクロコントローラ(Cable Micro)５２０を使用して構成され、ケーブルプラグ５０５の回路網はケーブル・マイクロコントローラ(Cable Micro)５５０を使用して構成される。本発明の他の実施形態において、他の回路は、プラグ５００及びプラグ５０５の双方又はそのいずれかを構成設定するために使用されてもよい。
【００４４】
本発明の特定の本実施形態において、プラグ回路網の動作パラメータ、モード、並びに他の態様及び特徴が構成される。この構成に対する情報は、制御、診断、テスト、構成、回路モニタリングに対するパラメータ及び他のパラメータを含む。このようにケーブルを構成設定する機能により、ケーブルは、種々のシステムアプリケーションにおいて使用される時に新しいホスト及びデバイスに適応できる。
【００４５】
ケーブルの種類、メーカの識別に関する情報及び他の識別情報は、ホスト又はデバイス及びケーブルから入手可能である。この情報のやり取りは、ホスト又はデバイス及びケーブルにおいて回路網を適切に構成設定し且つ駆動するために使用される。
【００４６】
本発明の特定の本実施形態において、構成情報及び識別情報は、ピン９及び１１でＬＳｘ信号を使用してケーブルから読み出され且つケーブルに書き込まれるが、本発明の他の実施形態において他の信号ピンが使用されてもよい。
【００４７】
本発明の種々の実施形態において、ケーブル・マイクロコントローラ(Cable Micro)５２０及び５５０のコードは、変更、再構成、アップグレード又は更新される。このコードは、セキュリティ上の理由で暗号化される。また、コードの変更、再構成又は更新中に提供されたデータも暗号化される。
【００４８】
また、本発明の種々の実施形態において、ケーブル・マイクロコントローラ(Cable Micro)は、ケーブルを介して通信しているデバイス（不図示）のポートマイクロコントローラと通信中である。本発明の特定の一実施形態において、第１のデバイスのポートマイクロコントローラは、第１のデバイスに挿入されたプラグのケーブル・マイクロコントローラ(Cable Micro)及びリモートプラグに装着されたリモートデバイスのポートマイクロコントローラと直接通信する。更に通信は、リモートデバイスのポートマイクロコントローラのメッセージを「バウンスすること」により、リモートプラグ又は遠端プラグとの間で行われる。
【００４９】
ポートマイクロコントローラとケーブル・マイクロコントローラ(Cable Micro)との間のこれらの通信は、種々の形態をとる。従来、配線はそれぞれの端部において固定されており、改善された機能又は柔軟な実現例を発見する機会は殆どなかった。従って、本発明の実施形態は、例えば、ケーブルがホスト又はデバイスに対する特徴に関する情報を共有でき、且つホスト又はデバイスがそのような特徴を利用できるように、このような通信する機能を提供する。
【００５０】
他の例において、種々のポートマイクロコントローラとケーブル・マイクロコントローラ(Cable Micro)との間のこれらの通信は、本質的に診断上のものである。これらの診断通信は、エンドユーザ等により障害の分離を補助する。これにより、問題の迅速な改善を可能にし、障害を引き起こすデバイスに関心が集中する。これらの通信は、テスト及び製造にも有用である。これらの通信は、節電のための構成を最適化するために更に使用され、例えば、デバイスがレセプタクルへの接続を必要としないため、使用されないチャネルは電源オフとされ、低電力リモートデバイスはホストにより電力供給される。また、リモートデバイスにより消費された電力は監視され、電力増加（又は減少）は適宜可能にされる。更にこれらの通信により、デバイスは、種々の劣化にも拘らず動作し続けることができる。更にこれらの通信により、銅又は他の導体のいずれか、あるいはケーブル自体の光ファイバを使用できる。
【００５１】
ここでも、本発明の種々の実施形態において、ケーブルは、構成設定ピンＣＦＧ１，ＣＦＧ２上でプルアップを提供し、ケーブルにより装着されたデバイスは、ＬＳＲ２ＰＴＸピン上でプルアップを提供する。（示されるように、ＬＳＲ２ＰＴＸピン上のプルアップは、ケーブルにおいてこれらのラインが横切るためにＬＳＰ２Ｒ ＲＸピンでリモートデバイスにより確認される。）ＣＦＧ２上のプルアップにより、デバイスは、リモートデバイスがない場合でもケーブルが装着されることを判定できる。本発明の特定の一実施形態において、ケーブルがリモートデバイスなしで存在する場合、近接デバイスは、プラグのケーブル・マイクロコントローラ(Cable Micro)と通信するが、メッセージをバウンスするリモートデバイスがないため、リモートプラグのケーブル・マイクロコントローラ(Cable Micro)と通信できない。
【００５２】
これらの種々のプルアップは、本発明の種々の実施形態において他の機能を提供するために使用される。例えば本発明のいくつかの実施形態において、ホストデバイスが１つ以上のデバイスから切断される時を検出するのが有用である。例えば、ホストデバイスが電源オフとされる場合に電源切断信号を１つ以上のデバイスに提供するのが望ましい。しかし、ホストは、そのような信号を送出できる前に切断されてもよい。この場合、ＬＳＲ２ＰＴＸピン上にプルアップがないことは、デバイスにより検出され、デバイスが電源オフとすべきであることを示すものとして使用される。
【００５３】
特にホストデバイスは、ＬＳＲ２ＰＴＸ上でプルアップを使用可能にし、ＬＳＲ２ＰＴＸピン上のプルアップを低くする。デバイスは、ＬＳＰ２Ｒ ＲＸピン上でプルアップを確認する場合、それがホストデバイスに接続されることを認識する。その後ホストデバイスがそれぞれのポート上でＬＳＲ２ＰＴＸピン上のプルアップを使用可能にすることにより、上流のどこかで接続されたホストがあることをデイジーチェーン接続されたデバイスに通知する。このように、ホストが除去される場合、ＬＳＲ２ＰＴＸ上のプルアップは除去され、デバイスが再度ＬＳＲ２ＰＴＸプルアップを低くすることにより、ホストが切断されていることをデイジーチェーン接続されたデバイスに通知する。
【００５４】
図示されるように、一方のコネクタのピン２０上に供給された電力は、遠くのコネクタのピン１において提供される。これにより、ケーブルのそれぞれの端部に接続されたデバイスの電源が互いに競合するのを阻止する。あるいは、第１のコネクタのピン２０上の電力は、ピン１上の第２のコネクタに提供される。
【００５５】
図５のケーブルの例において、各方向の単一のデータ経路が示される。本発明の他の実施形態において、２つ以上の信号路が含まれてもよい。一例を以下の図に示す。
【００５６】
図６は、本発明の一実施形態に従う能動的ケーブルを示す。ここでも、簡潔にするために、高速経路と関連付けられた回路網のみを示す。この例において、更なるクロック／データ・リカバリ回路６１５及び６３５が能動的プラグ６００に追加されており、クロック／データ・リカバリ回路６４５及び６６５が能動的プラグ６０５に追加されている。
【００５７】
本発明のこれらの実施形態及び他の実施形態において、プラグの回路網は、ケーブルにより接続されている一方又は双方のデバイスにより電力供給される。例えば、プラグ６００に接続されたホストデバイスは、プラグ６００及び６０５、並びにプラグ６０５に接続されたホストに電力を供給する。他の例において、プラグ６０５に接続されたデバイスは、プラグ６００に接続されたホストから高電圧を受信し、プラグ６００及び６０５に電力を供給する。更に他の例において、プラグ６００に接続されたホストはプラグ６００に電力を供給し、プラグ６０５に接続されたデバイスはプラグ６０５に電力を供給する。この特定の例は、参考として本明細書に取り入れられる同時係属出願中の米国特許出願第１３／１７３，９７９号公報「Ｐｏｗｅｒ Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｉｎｓｉｄｅ Ｃａｂｌｅ」において見られる。
【００５８】
ここでも、本発明の実施形態により、２つの規格間でピンを共有する信号が互いに干渉しないようにできる。従って、本発明の実施形態は、信号路を分離するのを補助する回路部品を採用する。例を以下の図に示す。
【００５９】
図７Ａ〜図７Ｃは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される回路を示す。本発明の種々の実施形態において、これらの回路は、コネクタレセプタクル、コネクタ差込又は双方に配置されるかあるいはそれらと関連付けられる。図７Ａにおいて、ＨＳＩＯ出力はディスプレイ・ポート（ＤＰ）出力とピンを共有する。この場合、双方の出力は、互いにＤＣ分離するようにコンデンサを介してＡＣ結合される。コンデンサは、示されるような抵抗回路網を介してコネクタピンに接続される。この抵抗回路網は、６ｄＢだけ信号レベルを低下させるが、１２ｄＢの分離を提供する。
【００６０】
図７Ｂにおいて、高速入力及び構成入力はコネクタピンを共有する。この場合、高速受信経路は、構成設定ピン上でＤＣ電圧を分離するようにＡＣ結合される。構成設定ピンは抵抗器を介して分離される。図示されるように、追加のコンデンサが含まれ、更なるフィルタリング処理を提供する。本発明の他の実施形態において、構成設定ピンはコネクタピンに直接結合されてもよい。
【００６１】
図７Ｃにおいて、高速入力は補助入力とピンを共有する。ここでも、高速入力は、ＤＣブロックを提供するようにＡＣ結合される。補助ピンは、ＤＣ信号又は低周波数信号（例えば、１ＭＨｚ以下の信号）が通過できるようにしつつ、ＡＣ信号（例えば、７０Ｍｂｐｓ〜１０Ｇｂｐｓの高速信号）をブロックするインダクタを介して分離される。ここでも、示されるように、追加のコンデンサが含まれ、更なるフィルタリング処理を提供する。示されるように、更にＡＵＸ入力がＡＣ結合される。
【００６２】
図８Ａ及び図８Ｂは、２つの異なる規格の信号路がコネクタの共通のピンを共有できるようにするために使用される別の回路を示す。本発明の種々の実施形態において、これらの回路は、コネクタ・レセプタクル、コネクタ差込又は双方に配置されるかあるいはそれらと関連付けられる。図８Ａにおいて、ＨＳＩＯ出力はディスプレイ・ポート（ＤＰ）出力とピンを共有する。この例において、双方の出力は、互いにＤＣ分離するようにコンデンサＣ１及びＣ２を介してＡＣ結合される。コンデンサＣ１及びＣ２は、ＰｉＮダイオードＤ１及びＤ２を介してコネクタピンに結合される。
【００６３】
特に、高速出力がアクティブであり、高速バイアス信号ＨＳＢＩＡＳがアクティブである場合、バッファＢ３の出力は高くなる。これにより、ＰｉＮダイオードＤ１をオンにバイアスし、コンデンサＣ１をコネクタピンに接続する。ドライバＢ１は、コンデンサＣ１及びダイオードＤ１を介してコネクタピンまで出力信号を駆動する。
【００６４】
ディスプレイ・ポート（ＤＰ）出力がアクティブであり、ディスプレイ・ポート（ＤＰ）バイアス信号ＤＰＢＩＡＳがアクティブである場合、バッファＢ４の出力は高くなる。これにより、ＰｉＮダイオードＤ２をオンにバイアスし、コンデンサＣ２の出力をコネクタピンに接続する。次にドライバＢ２は、コンデンサＣ２及びダイオードＤ２を介してコネクタピンまで信号を駆動する。
【００６５】
高速出力がアクティブである場合、コネクタピンとして出力信号と干渉しうるディスプレイ・ポート（ＤＰ）経路を介した反射を回避するように注意しなければならない。このため、本発明の一実施形態は、示されるように、コンデンサＣ２とダイオードＤ２との間に追加のパッドＰ１を含む。このパッドＰ１は、パイ（Π）型またはｔ（T）]型の抵抗ネットワーク、又は他の適切な減衰器から形成される。
【００６６】
高速出力がアクティブである場合、コネクタピンにおける信号は、オフであるダイオードＤ２を通過し、その後パッドＰ１及びコンデンサＣ２を通過することにより、オフであるディスプレイ・ポート（ＤＰ）バッファＢ２の出力に現れる。そのような時にディスプレイ・ポート（ＤＰ）ドライバＢ２はオフであるが、ある信号は、出力において反射し、コンデンサＣ２、パッドＰ１及びダイオードＤ２を介して再度伝播し、コネクタピンに現れて所望の信号と干渉する。
【００６７】
本発明の特定の一実施形態において、オフ状態のダイオードＤ２は、約６ｄＢの減衰を帰還信号に提供する。パッドＰ１は更なる４ｄＢの減衰を提供し、ディスプレイ・ポート（ＤＰ）バッファＢ２は、信号を反射し且つ送出する時に更なる１０ｄＢの信号減少を提供する。信号は、伝播中にパッドＰ１及びダイオードＤ２に入力され、それらの減衰により再度減少する。このように、反射信号がパッドＰ１を２度通過するため、２度減衰される。ディスプレイ・ポート（ＤＰ）出力Ｂ２がアクティブである場合、パッドＰ１は１度だけ信号を減衰する。従って、本発明の種々の実施形態において、ディスプレイ・ポート（ＤＰ）バッファＢ２は、増加した駆動強度を有し、パッドＰ１による損失の原因となる。
【００６８】
本発明の特定の一実施形態において、高速出力はディスプレイ・ポート（ＤＰ）出力の約２倍の速さである。そのような状況において、Ｐ１等のパッドは、高速伝送経路において必要とされないが、そこに含まれてもよい。
【００６９】
図８Ａ等の種々の例において、信号路は、明確にするためにシングルエンドとして示される。本発明の種々の実施形態において、信号路は、シングルエンド又は差動信号路である。
【００７０】
図８Ｂにおいて、高速入力は補助入力とピンを共有する。上述したように、高速入力は、ＤＣブロックを提供するようにコンデンサＣ１によりＡＣ結合される。補助入力ピンは、ＤＣ信号が通過できるようにしつつＡＣ信号をブロックするインダクタＬ１を介して分離される。図示されるように、追加のコンデンサＣ２が含まれ、更なるフィルタリング処理を提供する。上述したように、図示されるように、ＡＵＸ信号路はコンデンサＣ３を介してＡＣ結合される。
【００７１】
本発明のいくつかの実施形態において、補助信号はＩ２Ｃ信号である。そのような場合、コンデンサＣ１による負荷及びバッファＢ１の入力抵抗は、Ｉ２Ｃ信号を提供するドライバに過負荷をかけ且つＩ２Ｃ信号伝送においてエラーを生じさせるほど大きい。従って、本発明の実施形態は示されるようなＰｉＮダイオードＤ１を含む。このピンダイオードは、コンデンサＣ１を必要ない場合に分離するために使用される。
【００７２】
特に、Ｉ２Ｃ信号が受信される場合、バイアス信号ＨＳＢＩＡＳは非アクティブ（低い）であり、バッファＢ２の出力を低くする。この結果、ダイオードＤ１をオフにすることにより、Ｉ２Ｃ信号をコンデンサＣ１から分離する。マルチプレクサＭ１はＩ２Ｃラインを選択する。
【００７３】
同様に、ＡＵＸ信号が受信される場合、ＨＳＢＩＡＳは再度低く、コンデンサＣ１をＡＵＸラインから分離する。マルチプレクサＭ１は、コンデンサＣ３を介して再度ＡＣ結合されるＡＵＸ信号路を選択する。
【００７４】
高速信号が受信される場合、ＨＳＢＩＡＳがアクティブ（高い）であるため、バッファＢ２の出力は高くなる。マルチプレクサＭ１は、バッファＢ２の出力からＤ１を介して提供された電流に帰還経路を提供する抵抗器Ｒ３を選択する。これにより、ダイオードＤ１をオンにし、高速信号を受信するためにコネクタピンをコンデンサＣ１に結合する。
【００７５】
種々のディスプレイは、ディスプレイの一部として装着される専用のケーブルを含む。これらはテザーケーブルと呼ばれる。テザーケーブルは、他の種類のモニタの中でもディスプレイ・ポート（ＤＰ）モニタ又はＨＳＩＯモニタに対して使用される。また、これらのケーブルは、ディスプレイ・ポート（ＤＰ）ソース又はＨＳＩＯソースにより駆動される。従って、これらのデバイスは、自身を適切に構成できるように自身が接続されているものを判定できるのが望ましい。この一例を以下の図に示す。
【００７６】
図９は、デバイスが自身が接続されるデバイスの種類を判定するのに使用する回路及び方法を示す。行９１０において、ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、ディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントと通信する。ここでも、構成設定ピンＣＦＧ１，ＣＦＧ２はプルダウンされる。テザーケーブルは受動的ケーブルであり、ディスプレイ・ポート（ＤＰ）シンク又はディスプレイ・ポート（ＤＰ）エンドポイントはディスプレイ・ポート（ＤＰ）デバイスとして動作する。
【００７７】
行９２０において、ディスプレイ・ポート（ＤＰ）ソース又はディスプレイ・ポート（ＤＰ）ホストは、ＨＳＩＯシンク又はＨＳＩＯエンドポイントと通信する。シンク又はエンドポイントがＨＳＩＯデバイスであるため、テザーケーブルはアクティブである。しかし、ソース又はホストがディスプレイ・ポート（ＤＰ）デバイスであるため、テザーケーブルは、節電するためにバイパスモードで動作する。すなわち、含まれたクロック／データ・リカバリ回路は非アクティブである。ＨＳＩＯシンク又はＨＳＩＯエンドポイントは、ＬＳｘピン（ＬＳＲ２Ｐ ＴＸピンであってもよい）上で検出及びプルアップを行わないため、ディスプレイ・ポート（ＤＰ）モードで動作する。ＨＳＩＯシンクは更にＣＦＧ２を低くする。
【００７８】
行９３０において、ソース又はホストはＨＳＩＯデバイスであり、シンク又はエンドポイントはディスプレイ・ポート（ＤＰ）デバイスである。ＨＳＩＯソース又はＨＳＩＯホストは、ＣＦＧ１ライン及びＣＦＧ２ライン上でプルダウンを提供する。この例において、プルダウン抵抗は１Ｍｅｇの値を有するが、他の抵抗は本発明の実施形態に従い使用されてもよい。ＨＳＩＯソース又はＨＳＩＯホストは、構成設定ピンＣＦＧ２上の電圧が低く（すなわち、プルアップがなく）、ＣＦＧ１が更に低い（従って、ケーブルはアダプタではない）と判定する。従って、ＨＳＩＯソース又はＨＳＩＯホストは、ディスプレイ・ポート（ＤＰ）モードで動作する。
【００７９】
行９４０において、ＨＳＩＯソース又はＨＳＩＯホストは、ＨＳＩＯシンク又はＨＳＩＯエンドポイントと通信する。上述したように、ＨＳＩＯソース又はＨＳＩＯホストは、ＬＳｘピン上でプルアップを提供し、構成設定ピンＣＦＧ１，ＣＦＧ２上でプルダウンを提供する。ＨＳＩＯシンク又はＨＳＩＯエンドポイントは、ＬＳｘピン上でプルアップを検出するため、ＨＳＩＯデバイスとして動作する。この例において、シンク又はディスプレイは、ＣＦＧ２上で１００Ｋのプルアップを提供するが、本発明の他の実施形態において他の大きさの抵抗器が使用されてもよい。従って、ＨＳＩＯソース又はＨＳＩＯホストは、ピンＣＦＧ２上の電圧が高いことを検出するため、ＨＳＩＯデバイスとして動作する。
【００８０】
本発明の特定の一実施形態において、テザーケーブルは、回路網を含むプラグ及び更なる回路網を含むＹケーブルを有する。本発明の他の実施形態において、全ての回路網は、テザーケーブルのプラグ又はＹケーブル部分に含まれてもよい。一例を以下の図に示す。
【００８１】
図１０は、本発明の一実施形態に係るテザーケーブル用の回路網を示す。プラグは、図２に示されたコネクタ等のコネクタに挿入するために提供される。プラグは、回路網を更に含むＹケーブル筐体部分に接続するＹケーブル部分に対するプラグに装着される。そこから、Ｙケーブルはモニタ多層ボードに装着する。
【００８２】
この例において、高速信号は、Ｙケーブル筐体に配置されるクロック／データ・リカバリ回路１０１０及び１０３０を介してモニタにより受信される。これらのクロック／データ・リカバリ回路の出力は、クロック／データ・リカバリ回路１０２０及び１０４０に提供される。クロック／データ・リカバリ回路１０２０及び１０４０の出力は、ＨＳＩＯ信号又はディスプレイ・ポート（ＤＰ）信号としてＰｉＮダイオードＤ１〜Ｄ４により提供される。尚、この図におけるＰｉＮダイオードＤ１〜Ｄ４に対するバイアス抵抗器は、明確にするために省略されている。ここでも、ケーブルがディスプレイ・ポート（ＤＰ）信号を提供するように動作している場合、クロック／データ・リカバリ回路は、節電するためにバイパスモードで動作する。同様に、クロック／データ・リカバリ回路１０５０，１０７０から提供された高速信号は、プラグにおいてクロック／データ・リカバリ回路１０６０，１０８０を介して受信され、コネクタに提供される。信号は、図示されるように分離される。
【００８３】
図示される例において、ＰｉＮダイオードＤ１〜Ｄ４は、ＨＳＩＯ信号やディスプレイ・ポート（ＤＰ）信号を分離するために使用される。本発明の他の実施形態において、抵抗器、マルチプレクサ、あるいは他の回路又は構成要素が使用されてもよい。
【００８４】
本発明の種々の実施形態において、データ接続の信頼性及び精度は、ホスト、ケーブル及び他のデバイスの回路網を校正又は訓練することにより改善される。この回路網は、ケーブルスキュー、クロストーク（特にコネクタにおける）、チャネル補償（例えば、反射の等化又は除去）及び他のそのような回路網を補償する回路を含む。これらの回路は、種々のパラメータを使用して調整される。本発明の種々の実施形態において、これらの回路に対するパラメータは、製造により校正又は判定され、動作中にロードするためにプリセットとして格納される。本発明の他の実施形態において、これらのパラメータは、システムが接続される間に判定されてもよい。この訓練又は校正は、電源投入、再開、あるいは他の定期的な時間又は事象に基づく時間中に行われる。これらのルーチン又は他のルーチンは、ホストからケーブルの近端への経路と、ケーブルを介した経路と、ケーブルからデバイス又は他のホストへの経路とを校正するために使用される。
【００８５】
このような校正は種々の方法で実行される。例えばホストは、ケーブルの近端をループバックモードにし、データを送受信し、それに応じて送信パラメータ及び受信パラメータを調整する。同様に、デバイスは、ケーブルの近端をループバックモードにし、データを送受信し、それに応じて送信パラメータ及び受信パラメータを調整する。また、ホスト又はデバイスのいずれか、あるいはそれら双方は、遠端をループバックモードにすることにより、校正ルーチンにおいてケーブルを含む。一例を以下の図に示す。
【００８６】
図１１は、本発明の一実施形態に従ってケーブル及び関連した回路網を校正する方法を示す。動作１１１０において、校正手順又は訓練手順を開始する。これは、電源投入、ケーブル接続、リセット条件、あるいは他の周期的な基準又は事象により駆動される基準によりトリガされる。動作１１２０において、ケーブルの近端をループバックモードにする。信号は、動作１１３０でループバック経路を介して送受信される。近端回路に対する送信パラメータ及び受信パラメータは、動作１１４０で最適化される。動作１１５０において、ケーブルの遠端をループバックモードにする。ここでも、動作１１６０において、信号はこのループバック経路を介して送受信される。遠端回路に対する送信パラメータ及び受信パラメータは、動作１１７０で最適化される。この手順は、ホスト回路又はデバイス回路のいずれか、あるいはそれら双方により実行される。
【００８７】
本発明の実施形態の上述の説明は、例示及び説明のために提示されている。本発明の実施形態の上述の説明は、本発明を網羅すること又は説明された厳密な形式に限定することを意図せず、多くの変更及び変形が上記教示に鑑みて可能である。実施形態は、本発明及びその実際的な適応例の原理を最適に説明することにより、他の当業者が種々の実施形態において及び考えられる特定の使用に適するような種々の変更により本発明を最適に利用できるように選択され且つ説明された。従って、本発明は、以下の請求の範囲の範囲内の全ての変更及び等価物を範囲に含むことを意図することが理解されるだろう。
【特許請求の範囲】
【請求項１】
ケーブルと、
前記ケーブルの第１の端部に接続される第１のプラグであって、
前記第１のプラグの入力において受信した信号をタイミング変更する第１のクロック／データ・リカバリ回路と、
前記ケーブルから受信した信号をタイミング変更する第２のクロック／データ・リカバリ回路と、
前記第１のクロック／データ・リカバリ回路と前記第２のクロック／データ・リカバリ回路とを構成設定する第１のマイクロコントローラとを備える前記第１のプラグと、
前記ケーブルの第２の端部に接続される第２のプラグであって、
前記第２のプラグの入力において受信した信号をタイミング変更する第３のクロック／データ・リカバリ回路と、
前記ケーブルから受信した信号をタイミング変更する第４のクロック／データ・リカバリ回路と、
前記第３のクロック／データ・リカバリ回路と前記第４のクロック／データ・リカバリ回路とを構成設定する第２のマイクロコントローラとを備える前記第２のプラグと、
を備えることを特徴とする能動的ケーブル。
【請求項２】
前記ケーブルは、前記第１のクロック／データ・リカバリ回路の出力を前記第４のクロック／データ・リカバリ回路の入力に接続し、前記第３のクロック／データ・リカバリ回路の出力を前記第２のクロック／データ・リカバリ回路の入力に接続することを特徴とする請求項１記載の能動的ケーブル。
【請求項３】
前記第１のマイクロコントローラ及び前記第２のマイクロコントローラは、前記第１のプラグ及び前記第２のプラグ上のピンを使用してプログラム可能であることを特徴とする請求項１記載の能動的ケーブル。
【請求項４】
前記第１のクロック／データ・リカバリ回路はイコライザ回路を含むことを特徴とする請求項１記載の能動的ケーブル。
【請求項５】
前記第１のクロック／データ・リカバリ回路はデエンファシス回路を備えることを特徴とする請求項１記載の能動的ケーブル。
【請求項６】
前記第１のマイクロコントローラは、前記第２のクロック／データ・リカバリ回路の入力に結合するように前記第１のクロック／データ・リカバリ回路の出力を構成できることを特徴とする請求項１記載の能動的ケーブル。
【請求項７】
前記第１のマイクロコントローラは、前記第１のクロック／データ・リカバリ回路の入力に結合するように前記第２のクロック／データ・リカバリ回路の出力を構成できることを特徴とする請求項１記載の能動的ケーブル。
【請求項８】
ケーブルと、
前記ケーブルの第１の端部に結合され、信号を送受信する第１の回路網を備える第１のプラグと、
前記ケーブルの第２の端部に結合され、信号を送受信する第２の回路網を備える第２のプラグとを備えるケーブルアセンブリであって、
前記ケーブルが第１のプロトコルに従う信号を搬送する場合には前記第１の回路網及び前記第２の回路網が電力供給され、前記ケーブルが第２のプロトコルに従う信号を搬送する場合には前記第１の回路網及び前記第２の回路網は電力供給されないことを特徴とするケーブルアセンブリ。
【請求項９】
前記第１の回路網は、前記ケーブル内に、前記第１のプラグのピンに結合された入力を有する第１のクロック／データ・リカバリ回路と、コンダクタに結合された第２のクロック／データ・リカバリ回路とを、備えることを特徴とする請求項８記載のケーブルアセンブリ。
【請求項１０】
前記第１のクロック／データ・リカバリ回路と第２のクロック／データ・リカバリ回路とを構成設定するマイクロコントローラを更に備えることを特徴とする請求項９記載のケーブルアセンブリ。
【請求項１１】
前記マイクロコントローラは、前記第１のプラグの少なくとも１つのピンを使用してプログラム可能であることを特徴とする請求項１０記載のケーブルアセンブリ。
【請求項１２】
前記マイクロコントローラは、前記第１のプラグの前記少なくとも１つのピンにて供給されるコードを使用してプログラム可能であることを特徴とする請求項１１記載のケーブルアセンブリ。
【請求項１３】
前記コードは暗号化されることを特徴とする請求項１２記載のケーブルアセンブリ。
【請求項１４】
複数のピンを含むコネクタと、
前記複数のピンのうちの第１のピンに結合される第１の出力回路であって、
前記第１のピンに結合された選択回路と、
前記選択回路にＡＣ結合された第１のドライバと、
前記選択回路に結合された減衰器にＡＣ結合された第２のドライバとを備える前記第１の出力回路と、
を備えることを特徴とする電子デバイス。
【請求項１５】
前記コネクタはコネクタ差込であることを特徴とする請求項１４記載の電子デバイス。
【請求項１６】
前記コネクタはコネクタ・レセプタクルであることを特徴とする請求項１４記載の電子デバイス。
【請求項１７】
前記減衰器はパイ型ネットワークであることを特徴とする請求項１４記載の電子デバイス。
【請求項１８】
前記選択回路は複数のＰｉＮダイオードを含むことを特徴とする請求項１４記載の電子デバイス。
【請求項１９】
前記選択回路はマルチプレクサを備えることを特徴とする請求項１４記載の電子デバイス。
【請求項２０】
前記複数のピンのうちの第２のピンに結合された第１の端子を有する第１のスイッチと、
前記第１のスイッチの第２の端子にＡＣ結合された受信回路と、
前記第２のピンに結合された第１の端子を有するインダクタと、
前記インダクタの第２の端子と接地との間に結合されたコンデンサとを備える受信回路を更に備えることを特徴とする請求項１４記載の電子デバイス。
【請求項２１】
前記インダクタの前記第２の端子に結合されたマルチプレクサを更に備えることを特徴とする請求項２０記載の電子デバイス。
【請求項２２】
前記スイッチはＰｉＮダイオードを含むことを特徴とする請求項２０記載の電子デバイス。
【請求項１】
ケーブルと、
前記ケーブルの第１の端部に接続される第１のプラグであって、
前記第１のプラグの入力において受信した信号をタイミング変更する第１のクロック／データ・リカバリ回路と、
前記ケーブルから受信した信号をタイミング変更する第２のクロック／データ・リカバリ回路と、
前記第１のクロック／データ・リカバリ回路と前記第２のクロック／データ・リカバリ回路とを構成設定する第１のマイクロコントローラとを備える前記第１のプラグと、
前記ケーブルの第２の端部に接続される第２のプラグであって、
前記第２のプラグの入力において受信した信号をタイミング変更する第３のクロック／データ・リカバリ回路と、
前記ケーブルから受信した信号をタイミング変更する第４のクロック／データ・リカバリ回路と、
前記第３のクロック／データ・リカバリ回路と前記第４のクロック／データ・リカバリ回路とを構成設定する第２のマイクロコントローラとを備える前記第２のプラグと、
を備えることを特徴とする能動的ケーブル。
【請求項２】
前記ケーブルは、前記第１のクロック／データ・リカバリ回路の出力を前記第４のクロック／データ・リカバリ回路の入力に接続し、前記第３のクロック／データ・リカバリ回路の出力を前記第２のクロック／データ・リカバリ回路の入力に接続することを特徴とする請求項１記載の能動的ケーブル。
【請求項３】
前記第１のマイクロコントローラ及び前記第２のマイクロコントローラは、前記第１のプラグ及び前記第２のプラグ上のピンを使用してプログラム可能であることを特徴とする請求項１記載の能動的ケーブル。
【請求項４】
前記第１のクロック／データ・リカバリ回路はイコライザ回路を含むことを特徴とする請求項１記載の能動的ケーブル。
【請求項５】
前記第１のクロック／データ・リカバリ回路はデエンファシス回路を備えることを特徴とする請求項１記載の能動的ケーブル。
【請求項６】
前記第１のマイクロコントローラは、前記第２のクロック／データ・リカバリ回路の入力に結合するように前記第１のクロック／データ・リカバリ回路の出力を構成できることを特徴とする請求項１記載の能動的ケーブル。
【請求項７】
前記第１のマイクロコントローラは、前記第１のクロック／データ・リカバリ回路の入力に結合するように前記第２のクロック／データ・リカバリ回路の出力を構成できることを特徴とする請求項１記載の能動的ケーブル。
【請求項８】
ケーブルと、
前記ケーブルの第１の端部に結合され、信号を送受信する第１の回路網を備える第１のプラグと、
前記ケーブルの第２の端部に結合され、信号を送受信する第２の回路網を備える第２のプラグとを備えるケーブルアセンブリであって、
前記ケーブルが第１のプロトコルに従う信号を搬送する場合には前記第１の回路網及び前記第２の回路網が電力供給され、前記ケーブルが第２のプロトコルに従う信号を搬送する場合には前記第１の回路網及び前記第２の回路網は電力供給されないことを特徴とするケーブルアセンブリ。
【請求項９】
前記第１の回路網は、前記ケーブル内に、前記第１のプラグのピンに結合された入力を有する第１のクロック／データ・リカバリ回路と、コンダクタに結合された第２のクロック／データ・リカバリ回路とを、備えることを特徴とする請求項８記載のケーブルアセンブリ。
【請求項１０】
前記第１のクロック／データ・リカバリ回路と第２のクロック／データ・リカバリ回路とを構成設定するマイクロコントローラを更に備えることを特徴とする請求項９記載のケーブルアセンブリ。
【請求項１１】
前記マイクロコントローラは、前記第１のプラグの少なくとも１つのピンを使用してプログラム可能であることを特徴とする請求項１０記載のケーブルアセンブリ。
【請求項１２】
前記マイクロコントローラは、前記第１のプラグの前記少なくとも１つのピンにて供給されるコードを使用してプログラム可能であることを特徴とする請求項１１記載のケーブルアセンブリ。
【請求項１３】
前記コードは暗号化されることを特徴とする請求項１２記載のケーブルアセンブリ。
【請求項１４】
複数のピンを含むコネクタと、
前記複数のピンのうちの第１のピンに結合される第１の出力回路であって、
前記第１のピンに結合された選択回路と、
前記選択回路にＡＣ結合された第１のドライバと、
前記選択回路に結合された減衰器にＡＣ結合された第２のドライバとを備える前記第１の出力回路と、
を備えることを特徴とする電子デバイス。
【請求項１５】
前記コネクタはコネクタ差込であることを特徴とする請求項１４記載の電子デバイス。
【請求項１６】
前記コネクタはコネクタ・レセプタクルであることを特徴とする請求項１４記載の電子デバイス。
【請求項１７】
前記減衰器はパイ型ネットワークであることを特徴とする請求項１４記載の電子デバイス。
【請求項１８】
前記選択回路は複数のＰｉＮダイオードを含むことを特徴とする請求項１４記載の電子デバイス。
【請求項１９】
前記選択回路はマルチプレクサを備えることを特徴とする請求項１４記載の電子デバイス。
【請求項２０】
前記複数のピンのうちの第２のピンに結合された第１の端子を有する第１のスイッチと、
前記第１のスイッチの第２の端子にＡＣ結合された受信回路と、
前記第２のピンに結合された第１の端子を有するインダクタと、
前記インダクタの第２の端子と接地との間に結合されたコンデンサとを備える受信回路を更に備えることを特徴とする請求項１４記載の電子デバイス。
【請求項２１】
前記インダクタの前記第２の端子に結合されたマルチプレクサを更に備えることを特徴とする請求項２０記載の電子デバイス。
【請求項２２】
前記スイッチはＰｉＮダイオードを含むことを特徴とする請求項２０記載の電子デバイス。
【図１】
【図２】
【図３】
【図４】
【図９】
【図１１】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８Ａ】
【図８Ｂ】
【図１０】
【図２】
【図３】
【図４】
【図９】
【図１１】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８Ａ】
【図８Ｂ】
【図１０】
【公表番号】特表２０１３−５１３１９３（Ｐ２０１３−５１３１９３Ａ）
【公表日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１２−５４３３５０（Ｐ２０１２−５４３３５０）
【出願日】平成２３年６月３０日（２０１１．６．３０）
【国際出願番号】ＰＣＴ／ＵＳ２０１１／０４２６８４
【国際公開番号】ＷＯ２０１２／００３３８１
【国際公開日】平成２４年１月５日（２０１２．１．５）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＨＤＭＩ
【出願人】（５０３２６０９１８）アップル インコーポレイテッド (568)
【公表日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２３年６月３０日（２０１１．６．３０）
【国際出願番号】ＰＣＴ／ＵＳ２０１１／０４２６８４
【国際公開番号】ＷＯ２０１２／００３３８１
【国際公開日】平成２４年１月５日（２０１２．１．５）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＨＤＭＩ
【出願人】（５０３２６０９１８）アップル インコーポレイテッド (568)
[ Back to top ]