表示素子
【課題】表示領域の端部での基板間のギャップむらを抑制した液晶パネルを提供する。
【解決手段】アレイ基板と対向基板とのいずれか一方の額縁部25の四辺に対応する位置に、アレイ基板と対向基板との間の間隙を保持する複数のスペーサ18を配置する。スペーサ18の下地パターンを、額縁部25の四辺のそれぞれにおいて略等しい高さとする。アレイ基板と対向基板とをシール部にて貼り合わせる際に、額縁部25の四辺での高さむらを抑制して、表示領域の端部でのアレイ基板と対向基板との間のギャップむらを抑制できる。
【解決手段】アレイ基板と対向基板とのいずれか一方の額縁部25の四辺に対応する位置に、アレイ基板と対向基板との間の間隙を保持する複数のスペーサ18を配置する。スペーサ18の下地パターンを、額縁部25の四辺のそれぞれにおいて略等しい高さとする。アレイ基板と対向基板とをシール部にて貼り合わせる際に、額縁部25の四辺での高さむらを抑制して、表示領域の端部でのアレイ基板と対向基板との間のギャップむらを抑制できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一対の基板間の間隙を保持する複数の間隙保持部材を備えた表示素子に関する。
【背景技術】
【０００２】
表示素子としての液晶表示素子であるアクティブマトリクス型の液晶パネルは、対向配置された一対の基板間に光変調層である液晶層を介在して形成されている。そして、この液晶パネルは、液晶層の周囲で基板をシール部にて接着することにより、スイッチング素子である薄膜トランジスタ(ＴＦＴ)によってそれぞれ駆動される複数の画素をマトリクス状に有する四角形状の表示領域(アクティブエリア)と、この表示領域の周囲を囲み薄膜トランジスタの動作などを制御するドライバなどの回路部が形成された非表示領域である額縁部とを有している。
【０００３】
近年、液晶パネルの狭額縁化が要求されてきている。狭額縁化が進むと、額縁部の回路レイアウトが容易でなくなり、それに伴って基板間のギャップむらが発生するリスクが増加する。すなわち、額縁部の四辺には、基板間の間隙を保持するための間隙保持部材であるスペーサがそれぞれ配置されるため、狭額縁化することにより液晶パネルの表示領域までの距離が近くなり、スペーサの配置密度、配置場所および配置バランスなどが崩れると、液晶パネルの表示領域の端部に基板間のギャップむらが発生する。
【０００４】
例えば、液晶パネルの左右辺および上辺のシール部の下部に配置されたスペーサの下地にメタルパターンが存在せず、下辺側のシール部の下部に信号線駆動回路が配置されており、スペーサの下地にメタル配線が存在している場合には、下辺側のシール部の下部のスペーサ部分の高さだけがメタル配線の存在によって他の三辺に比べ高くなっていることで、表示領域内の下辺側に基板間のギャップむら不良が発生し、歩留まり低下の一因となっている。
【０００５】
また、例えば、液晶パネルの左右辺および下辺のシール部の下部に配置されたスペーサの下地にメタルパターンが存在せず、上辺側のシール部の下部に電源配線が引かれており、スペーサの下地にメタル配線が存在している場合には、上辺側のシール部の下部のスペーサの高さだけがメタル配線の存在によって他の三辺に比べ高くなっていることで、表示領域内の上辺側にギャップむら不良が発生し、歩留まり低下の一因となっている(例えば、特許文献１参照。)。
【特許文献１】特許第３３８８４６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のように、従来の表示素子では、表示領域の端部での基板間のギャップむらを抑制することが容易でないという問題点を有している。
【０００７】
本発明は、このような点に鑑みなされたもので、表示領域の端部での基板間のギャップむらを抑制した表示素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、複数の画素が配置された表示領域と、この表示領域の周囲を囲んで形成された額縁状の非表示領域とを有する表示素子であって、互いに対向配置された一対の基板と、これら基板間に介在された光変調層と、いずれか一方の前記基板の前記非表示領域に対応する位置に設けられ、一対の前記基板間の間隙を保持する複数の間隙保持部材と、前記基板を前記非表示領域で接着する接着層とを具備し、前記間隙保持部材の下地パターンが、前記非表示領域の周囲の各位置において略等しい高さを有しているものである。
【０００９】
そして、間隙保持部材の下地パターンの高さを、非表示領域の各位置のそれぞれにおいて略等しくする。
【発明の効果】
【００１０】
本発明によれば、一対の基板を接着層にて貼り合わせる際に、非表示領域の各位置での高さむらを抑制して、表示領域の端部での基板間のギャップむらを抑制できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の第１の実施の形態の表示素子の構成を図１ないし図７を参照して説明する。
【００１２】
図５ないし図７において、11は表示素子としての液晶表示素子である液晶パネルを示し、この液晶パネル11は、例えば携帯電話などに用いられるカラー表示可能なアクティブマトリクス型の透過型液晶パネルである。そして、この液晶パネル11は、基板であるアレイ基板15と基板である対向基板16とを対向配置し、これら基板15，16間に光変調層としての液晶層17および間隙を一定に保持する間隙保持部材としてのスペーサ18を介在させてその周縁部を接着層であるシール部19により貼り合わせて構成され、中央部に位置する四角形状のアクティブエリアである表示領域22に、複数の画素24がマトリクス状に配設されているとともに、表示領域22の周囲を囲む額縁状に非表示領域としての額縁部25が形成されている。また、液晶パネル11には、図示しない偏光板がアレイ基板15の表示側および対向基板16の背面(裏面)側にそれぞれ貼り付けられている。
【００１３】
なお、液晶パネル11は、以下、透過型として説明するが、反射型の液晶パネルや、半透過型の液晶パネルでも同様に対応可能である。
【００１４】
アレイ基板15は、例えば透光性を有する絶縁性の基板であるガラス基板30を有し、このガラス基板30の液晶層17側(図６中上側)の主面上には、表示領域22に対応する位置にて、複数の配線である走査線(ゲート配線)31と、複数の配線である信号線(ソース配線)32とが互いに略直交するように格子状に配設され、これら走査線31と信号線32とのそれぞれの交差位置に、スイッチング素子である薄膜トランジスタ(ＴＦＴ)33が設けられ、額縁部25に対応する位置に、画素24の駆動用の駆動回路部である走査線駆動回路としてのゲートドライバ36、信号線駆動回路としてのソースドライバ37が設けられ、各薄膜トランジスタ33に対応して着色層であるカラーフィルタ層が設けられ、かつ、ガラス基板30全体を覆って、液晶層17の液晶分子の配向用の図示しない配向膜が形成されている。
【００１５】
走査線31および信号線32は、導電性を有する金属などの部材によりそれぞれ形成されている。また、走査線31は、水平方向に沿って形成され、信号線32は、垂直方向に沿って形成されている。
【００１６】
薄膜トランジスタ33は、例えばｐ−Ｓｉトランジスタなどであり、ゲート電極が走査線31と接続され、ソース電極が信号線32と接続されているとともに、ドレイン電極に画素24を形成する画素電極が接続されており、ゲートドライバ36からの信号が走査線31を介してゲート電極に印加されることでスイッチング制御され、ソースドライバ37から信号線32を介して入力された信号に対応して画素電極に電圧を印加することで、画素24をそれぞれ独立して点灯／消灯させるものである。
【００１７】
各画素電極は、例えばＩＴＯ(Indium Tin Oxide)などの透明導電材料により略四角形状に形成され、例えばカラーフィルタ層の上部に配置されている。
【００１８】
ゲートドライバ36は、Ｙドライバとも呼ばれるもので、図示しない複数の薄膜トランジスタなどにより、額縁部25の四辺のうち図５中の右辺の位置に沿って形成されている。
【００１９】
ソースドライバ37は、Ｘドライバとも呼ばれるもので、図示しない複数の薄膜トランジスタなどにより、額縁部25の四辺のうち図５中の下辺の位置に形成されており、各信号線32と接続されるアナログスイッチ制御用信号回路ASWと、このアナログスイッチ制御用信号回路ASWと図示しない外部の制御信号生成部とを接続するソースドライバＩＣ38とを有している。なお、このソースドライバＩＣ38は、ＣＯＧ(Chip On Glass)構造を有している。
【００２０】
一方、対向基板16は、透光性を有する第２基板本体としてのガラス基板39上に、対向電極、および、液晶層17の液晶分子の配向用の配向膜などが順次積層されている。このため、対向基板16は、アレイ基板15側が略平坦に形成されている。
【００２１】
カラーフィルタ層は、混色により白色または黒色を形成可能な複数の原色、例えば赤(Ｒ)、緑(Ｇ)および青(Ｂ)のそれぞれに対応する着色部が、表示領域22に対応する部分にストライプ状に形成されている。
【００２２】
対向電極は、表示領域22の画素電極に対応する位置にて、例えばＩＴＯなどの透明導電材料により、例えばスパッタリング法などで形成されている。
【００２３】
また、液晶層17は、所定の液晶材料により形成された光変調層である。
【００２４】
そして、図１ないし図４に示すように、スペーサ18は、スーパースペーサとも呼ばれるもので、例えば剛性を有する合成樹脂などにより形成され、額縁部25のシール部19に対応する位置、すなわちシール部19の下部にて、例えばアレイ基板15のガラス基板30上に配置されている。また、額縁部25の各辺に位置するスペーサ18は、シール部19の幅方向の中心線Ｌを挟む位置に、この中心線Ｌに沿って並んで形成されている。
【００２５】
ここで、額縁部25の下辺の領域A1(図７)に位置する各スペーサ18は、図１に示すように、ソースドライバ37の一部(アナログスイッチ制御用信号回路ASW)などを構成する導電部、すなわち配線としての第１配置部である長尺状のメタル配線45を下地パターンとして、その上部にそれぞれ略等間隔に離間されて配置されている。このメタル配線45は、例えば金属などをスパッタリングおよびエッチングなどすることによって図中の左右方向に沿って直線状に形成され、所定の厚みを有しており、スペーサ18の下側を通るようにその位置が調整されている。
【００２６】
また、額縁部25の右辺の領域A2(図７)に位置する各スペーサ18は、図２に示すように、ゲートドライバ36の電源用の導電部、すなわち配線としての第２配置部である長尺状のメタル配線46，46を下地パターンとして、その上部にそれぞれ略等間隔に離間されて配置されている。これらメタル配線46は、例えば金属などをスパッタリングおよびエッチングなどすることによって図中の上下方向に沿って幅３０μｍ程度の直線状に連続して形成され、所定の厚みを有している。これらメタル配線46，46も、スペーサ18の下側を通るようにそれらの位置が調整されている。
【００２７】
さらに、額縁部25の左辺の領域A3(図７)に位置する各スペーサ18は、図３に示すように、メタル配線45，46と略等しい所定の厚みを有する第３配置部としての島状の各メタル部47をそれぞれ下地パターンとして、それらの上部に配置されている。これらメタル部47は、例えば金属などをスパッタリングおよびエッチングなどすることによって約３０μｍ四方の正方形状に形成され、図中の上下方向に沿って略等間隔に離間されており、所定の厚みを有している。
【００２８】
同様に、額縁部25の上辺の領域A4(図７)に位置する各スペーサ18は、図４に示すように、メタル配線45，46と略等しい所定の厚みを有する第４配置部としての島状の各メタル部48をそれぞれ下地パターンとして、それらの上部に配置されている。これらメタル部48は、例えば金属などをスパッタリングおよびエッチングなどすることによって約３０μｍ四方の正方形状に形成され、図中の左右方向に沿って略等間隔に離間されており、所定の厚みを有している。
【００２９】
なお、上記メタル配線45，46およびメタル部47，48を構成する材質は、例えば信号線32を形成する金属材料、走査線31を形成する金属材料、あるいは薄膜トランジスタ33の電極などを形成する金属材料のいずれでもよい。
【００３０】
したがって、額縁部25の各辺上の領域A1〜A4に位置するスペーサ18は、それぞれ下地パターンとなるメタル配線45，46およびメタル部47，48の厚みが略等しいことにより、スペーサ18の高さと各下地パターンの厚みとの和が、領域A1〜A4のそれぞれにおいて互いに略等しくなっている。また、各スペーサ18は、額縁部25の全周に亘って、略一定間隔で配置されている。
【００３１】
シール部19は、例えば光硬化樹脂(紫外線硬化樹脂)などにより形成されており、表示領域22の外周縁部を囲んで所定幅で枠状に形成されている。また、このシール部19は、例えば８００μｍの幅寸法を有している。
【００３２】
次に、上記第１の実施の形態の作用を説明する。
【００３３】
液晶パネル11の組み立ての際には、まず、アレイ基板15と対向基板16とをそれぞれ形成する。
【００３４】
アレイ基板15の形成に当たっては、ガラス基板30上に各種工程を施すことで、走査線31、信号線32、薄膜トランジスタ33、各ドライバ36，37、メタル配線45，46、メタル部47，48、カラーフィルタ層、画素電極などをパターニングし、配向膜などを成膜するとともに、スペーサ18を、各メタル配線45，46上、および、メタル部47，48上に配置する。
【００３５】
メタル配線45，46およびメタル部47，48は、例えば走査線31を形成する工程、信号線32を形成する工程、あるいは、薄膜トランジスタ33の電極を形成する工程などにおいて、同時に形成する。
【００３６】
なお、スペーサ18の配置の際には、例えばガラス基板30上に多数のスペーサ18を散布してメタル配線45，46、メタル部47，48などに付着しなかったものを除去する方法、あるいはインクジェット装置などによりメタル配線45，46、メタル部47，48にのみ打つ方法などを用いる。
【００３７】
また、対向基板16の形成に当たっては、ガラス基板39上に各種工程を施すことで、対向電極および配向膜などを成膜する。
【００３８】
そして、例えばシール部19を構成する樹脂を表示領域22となる部分の周囲に枠状に塗布し、液晶層17を構成する液晶材料を滴下した後、アレイ基板15と対向基板16とを互いに位置合わせして貼り合わせる。あるいは、例えばシール部19を構成する樹脂を表示領域22となる部分の周囲に、液晶材料の注入口となる部分を除いて塗布し、アレイ基板15と対向基板16とを互いに位置合わせして貼り合わせた後、注入口から液晶材料を基板15，16間に注入し、注入口を閉塞する。この結果、液晶パネル11が完成する。
【００３９】
ここで、アレイ基板15の製造の際には、液晶パネル11の額縁部25の四辺である各領域A1〜A4に対応する部分の各スペーサ18の下地パターンとなるメタル配線45，46およびメタル部47，48のそれぞれを共通の金属材料などによって共通の製造工程などで形成することにより、これらメタル配線45，46およびメタル部47，48の厚みを略等しく設定する。
【００４０】
すなわち、領域A1，A2のメタル配線45，46に対応する位置に配置される各スペーサ18の高さに対して、他の領域A3，A4に配置されるスペーサ18の高さを、メタル部47，48を形成することで合わせる。
【００４１】
この結果、基板15，16をシール部19にて貼り合わせる際に、額縁部25の各位置、すなわち四辺での高さのバランスを取って高さむらを抑制し、表示領域22の端部での基板15，16間のギャップむらを抑制できる。
【００４２】
そして、このように表示領域22内に発生するギャップむらを抑制できることで、ギャップむらに起因する不良率を低減できるとともに、良好な映像表示を行い、高画質な液晶パネル11を提供できる。
【００４３】
しかも、メタル部47，48は、走査線31、信号線32、あるいは薄膜トランジスタ33の電極などを形成する工程で同時に形成されるので、これらメタル部47，48を形成するための工程が別途必要なく、製造工数の増加がないため、製造コストが増加したり、製造性が低下したりすることもない。
【００４４】
次に、第２の実施の形態を図８ないし図１４を参照して説明する。なお、上記第１の実施の形態と同様の構成および作用については、同一符号を付してその説明を省略する。
【００４５】
この第２の実施の形態は、上記第１の実施の形態において、額縁部25の領域A1〜A4に配置する各スペーサ18の下地パターンにメタル配線やメタル部をなくすことで、額縁部25の四辺(各位置)におけるスペーサ18の高さを略等しくするものである。
【００４６】
液晶パネル11は、図１２ないし図１４に示すように、額縁部25のゲートドライバ36と反対側の位置、本実施の形態では領域A3に対応する位置に、保護用のダイオードである薄膜ダイオード(ＴＦＤ)を多数有する第１ダイオード部51が、アレイ基板15のガラス基板30上に形成されているとともに、ソースドライバ37と反対側の位置、本実施の形態では領域A4に対応する位置に、保護用のダイオードである薄膜ダイオードを多数有する第２ダイオード部52が、アレイ基板15のガラス基板30上に形成されている。
【００４７】
第１ダイオード部51は、表示領域22の一側部である図１４中の左側部に沿って長手状に形成されている。また、この第１ダイオード部51は、表示領域22の左側部と略等しい長さに形成されている。
【００４８】
第２ダイオード部52は、表示領域22の一端部である図１４中の上側部に沿って長手状に形成されている。また、この第２ダイオード部52は、表示領域22の上側部と略等しい長さに形成されている。
【００４９】
また、額縁部25の下辺の領域A1(図１４)に位置する各スペーサ18は、図８に示すように、ソースドライバ37の一部(アナログスイッチ制御用信号回路ASW)などを構成する導電部、すなわち配線としての長尺状のメタル配線55と重ならない位置に、シール部19の中心線Ｌを挟んで、この中心線Ｌに沿って互いに離間されて多数配設されている。
【００５０】
さらに、額縁部25の右辺の領域A2(図１４)に位置する各スペーサ18は、図９に示すように、下地パターンを有することなくシール部19の中心線Ｌを挟んで、この中心線Ｌに沿って互いに離間されて多数配設されている。
【００５１】
同様に、額縁部25の左辺の領域A3(図１４)に位置する各スペーサ18は、図１０に示すように、下地パターンを有することなくシール部19の中心線Ｌを挟んで、この中心線Ｌに沿って互いに離間されて多数配設されている。
【００５２】
また、額縁部25の上辺の領域A4(図１４)に位置する各スペーサ18は、図１１に示すように、第２ダイオード部52を構成する電源配線などの導電部、すなわち配線としての長尺状のメタル配線57と重ならない位置に、シール部19の中心線Ｌを挟んで、この中心線Ｌに沿って互いに離間されて多数配設されている。換言すれば、メタル配線57は、その配線位置を調整し、スペーサ18の下側を避けるように引き回しが設定されている。
【００５３】
したがって、額縁部25の各辺上の領域A1〜A4に位置するスペーサ18は、それぞれ下地パターンを有さないことにより、スペーサ18の高さが領域A1〜A4のそれぞれにおいて互いに略等しくなっている。
【００５４】
この結果、基板15，16をシール部19にて貼り合わせる際に、額縁部25の四辺(各位置)での高さのバランスを取って高さむらを抑制し、表示領域22の端部での基板15，16間のギャップむらを抑制できるなど、上記第１の実施の形態と同様の作用効果を奏することができる。
【００５５】
また、アレイ基板15側にスペーサ18の下地となる下地パターンを形成しないので、アレイ基板15の軽量化や液晶パネル11の低コスト化が可能となる。
【００５６】
なお、上記各実施の形態において、各スペーサ18は、シール部19の下部に配置したものだけでなく、シール部19を除く部分であるシール部19の内側の部分(表示領域22側)に配置したものでも、同様の作用効果を奏することができる。
【００５７】
また、スペーサ18およびカラーフィルタ層は、対向電極16側に設けてもよい。
【００５８】
さらに、光変調層としては、液晶層17以外の任意のものを用いることができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施の形態の表示素子の要部を拡大して示す平面図である。
【図２】同上表示素子の要部を拡大して示す平面図である。
【図３】同上表示素子の要部を拡大して示す平面図である。
【図４】同上表示素子の要部を拡大して示す平面図である。
【図５】同上表示素子を示す回路図である。
【図６】同上表示素子を示す説明断面図である。
【図７】同上表示素子を示す平面図である。
【図８】本発明の第２の実施の形態の表示素子の要部を拡大して示す平面図である。
【図９】同上表示素子の要部を拡大して示す平面図である。
【図１０】同上表示素子の要部を拡大して示す平面図である。
【図１１】同上表示素子の要部を拡大して示す平面図である。
【図１２】同上表示素子を示す回路図である。
【図１３】同上表示素子を示す説明断面図である。
【図１４】同上表示素子を示す平面図である。
【符号の説明】
【００６０】
11 表示素子としての液晶パネル
15 基板であるアレイ基板
16 基板である対向基板
17 光変調層としての液晶層
18 間隙保持部材としてのスペーサ
19 接着層であるシール部
22 表示領域
24 画素
25 非表示領域としての額縁部
【技術分野】
【０００１】
本発明は、一対の基板間の間隙を保持する複数の間隙保持部材を備えた表示素子に関する。
【背景技術】
【０００２】
表示素子としての液晶表示素子であるアクティブマトリクス型の液晶パネルは、対向配置された一対の基板間に光変調層である液晶層を介在して形成されている。そして、この液晶パネルは、液晶層の周囲で基板をシール部にて接着することにより、スイッチング素子である薄膜トランジスタ(ＴＦＴ)によってそれぞれ駆動される複数の画素をマトリクス状に有する四角形状の表示領域(アクティブエリア)と、この表示領域の周囲を囲み薄膜トランジスタの動作などを制御するドライバなどの回路部が形成された非表示領域である額縁部とを有している。
【０００３】
近年、液晶パネルの狭額縁化が要求されてきている。狭額縁化が進むと、額縁部の回路レイアウトが容易でなくなり、それに伴って基板間のギャップむらが発生するリスクが増加する。すなわち、額縁部の四辺には、基板間の間隙を保持するための間隙保持部材であるスペーサがそれぞれ配置されるため、狭額縁化することにより液晶パネルの表示領域までの距離が近くなり、スペーサの配置密度、配置場所および配置バランスなどが崩れると、液晶パネルの表示領域の端部に基板間のギャップむらが発生する。
【０００４】
例えば、液晶パネルの左右辺および上辺のシール部の下部に配置されたスペーサの下地にメタルパターンが存在せず、下辺側のシール部の下部に信号線駆動回路が配置されており、スペーサの下地にメタル配線が存在している場合には、下辺側のシール部の下部のスペーサ部分の高さだけがメタル配線の存在によって他の三辺に比べ高くなっていることで、表示領域内の下辺側に基板間のギャップむら不良が発生し、歩留まり低下の一因となっている。
【０００５】
また、例えば、液晶パネルの左右辺および下辺のシール部の下部に配置されたスペーサの下地にメタルパターンが存在せず、上辺側のシール部の下部に電源配線が引かれており、スペーサの下地にメタル配線が存在している場合には、上辺側のシール部の下部のスペーサの高さだけがメタル配線の存在によって他の三辺に比べ高くなっていることで、表示領域内の上辺側にギャップむら不良が発生し、歩留まり低下の一因となっている(例えば、特許文献１参照。)。
【特許文献１】特許第３３８８４６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のように、従来の表示素子では、表示領域の端部での基板間のギャップむらを抑制することが容易でないという問題点を有している。
【０００７】
本発明は、このような点に鑑みなされたもので、表示領域の端部での基板間のギャップむらを抑制した表示素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、複数の画素が配置された表示領域と、この表示領域の周囲を囲んで形成された額縁状の非表示領域とを有する表示素子であって、互いに対向配置された一対の基板と、これら基板間に介在された光変調層と、いずれか一方の前記基板の前記非表示領域に対応する位置に設けられ、一対の前記基板間の間隙を保持する複数の間隙保持部材と、前記基板を前記非表示領域で接着する接着層とを具備し、前記間隙保持部材の下地パターンが、前記非表示領域の周囲の各位置において略等しい高さを有しているものである。
【０００９】
そして、間隙保持部材の下地パターンの高さを、非表示領域の各位置のそれぞれにおいて略等しくする。
【発明の効果】
【００１０】
本発明によれば、一対の基板を接着層にて貼り合わせる際に、非表示領域の各位置での高さむらを抑制して、表示領域の端部での基板間のギャップむらを抑制できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の第１の実施の形態の表示素子の構成を図１ないし図７を参照して説明する。
【００１２】
図５ないし図７において、11は表示素子としての液晶表示素子である液晶パネルを示し、この液晶パネル11は、例えば携帯電話などに用いられるカラー表示可能なアクティブマトリクス型の透過型液晶パネルである。そして、この液晶パネル11は、基板であるアレイ基板15と基板である対向基板16とを対向配置し、これら基板15，16間に光変調層としての液晶層17および間隙を一定に保持する間隙保持部材としてのスペーサ18を介在させてその周縁部を接着層であるシール部19により貼り合わせて構成され、中央部に位置する四角形状のアクティブエリアである表示領域22に、複数の画素24がマトリクス状に配設されているとともに、表示領域22の周囲を囲む額縁状に非表示領域としての額縁部25が形成されている。また、液晶パネル11には、図示しない偏光板がアレイ基板15の表示側および対向基板16の背面(裏面)側にそれぞれ貼り付けられている。
【００１３】
なお、液晶パネル11は、以下、透過型として説明するが、反射型の液晶パネルや、半透過型の液晶パネルでも同様に対応可能である。
【００１４】
アレイ基板15は、例えば透光性を有する絶縁性の基板であるガラス基板30を有し、このガラス基板30の液晶層17側(図６中上側)の主面上には、表示領域22に対応する位置にて、複数の配線である走査線(ゲート配線)31と、複数の配線である信号線(ソース配線)32とが互いに略直交するように格子状に配設され、これら走査線31と信号線32とのそれぞれの交差位置に、スイッチング素子である薄膜トランジスタ(ＴＦＴ)33が設けられ、額縁部25に対応する位置に、画素24の駆動用の駆動回路部である走査線駆動回路としてのゲートドライバ36、信号線駆動回路としてのソースドライバ37が設けられ、各薄膜トランジスタ33に対応して着色層であるカラーフィルタ層が設けられ、かつ、ガラス基板30全体を覆って、液晶層17の液晶分子の配向用の図示しない配向膜が形成されている。
【００１５】
走査線31および信号線32は、導電性を有する金属などの部材によりそれぞれ形成されている。また、走査線31は、水平方向に沿って形成され、信号線32は、垂直方向に沿って形成されている。
【００１６】
薄膜トランジスタ33は、例えばｐ−Ｓｉトランジスタなどであり、ゲート電極が走査線31と接続され、ソース電極が信号線32と接続されているとともに、ドレイン電極に画素24を形成する画素電極が接続されており、ゲートドライバ36からの信号が走査線31を介してゲート電極に印加されることでスイッチング制御され、ソースドライバ37から信号線32を介して入力された信号に対応して画素電極に電圧を印加することで、画素24をそれぞれ独立して点灯／消灯させるものである。
【００１７】
各画素電極は、例えばＩＴＯ(Indium Tin Oxide)などの透明導電材料により略四角形状に形成され、例えばカラーフィルタ層の上部に配置されている。
【００１８】
ゲートドライバ36は、Ｙドライバとも呼ばれるもので、図示しない複数の薄膜トランジスタなどにより、額縁部25の四辺のうち図５中の右辺の位置に沿って形成されている。
【００１９】
ソースドライバ37は、Ｘドライバとも呼ばれるもので、図示しない複数の薄膜トランジスタなどにより、額縁部25の四辺のうち図５中の下辺の位置に形成されており、各信号線32と接続されるアナログスイッチ制御用信号回路ASWと、このアナログスイッチ制御用信号回路ASWと図示しない外部の制御信号生成部とを接続するソースドライバＩＣ38とを有している。なお、このソースドライバＩＣ38は、ＣＯＧ(Chip On Glass)構造を有している。
【００２０】
一方、対向基板16は、透光性を有する第２基板本体としてのガラス基板39上に、対向電極、および、液晶層17の液晶分子の配向用の配向膜などが順次積層されている。このため、対向基板16は、アレイ基板15側が略平坦に形成されている。
【００２１】
カラーフィルタ層は、混色により白色または黒色を形成可能な複数の原色、例えば赤(Ｒ)、緑(Ｇ)および青(Ｂ)のそれぞれに対応する着色部が、表示領域22に対応する部分にストライプ状に形成されている。
【００２２】
対向電極は、表示領域22の画素電極に対応する位置にて、例えばＩＴＯなどの透明導電材料により、例えばスパッタリング法などで形成されている。
【００２３】
また、液晶層17は、所定の液晶材料により形成された光変調層である。
【００２４】
そして、図１ないし図４に示すように、スペーサ18は、スーパースペーサとも呼ばれるもので、例えば剛性を有する合成樹脂などにより形成され、額縁部25のシール部19に対応する位置、すなわちシール部19の下部にて、例えばアレイ基板15のガラス基板30上に配置されている。また、額縁部25の各辺に位置するスペーサ18は、シール部19の幅方向の中心線Ｌを挟む位置に、この中心線Ｌに沿って並んで形成されている。
【００２５】
ここで、額縁部25の下辺の領域A1(図７)に位置する各スペーサ18は、図１に示すように、ソースドライバ37の一部(アナログスイッチ制御用信号回路ASW)などを構成する導電部、すなわち配線としての第１配置部である長尺状のメタル配線45を下地パターンとして、その上部にそれぞれ略等間隔に離間されて配置されている。このメタル配線45は、例えば金属などをスパッタリングおよびエッチングなどすることによって図中の左右方向に沿って直線状に形成され、所定の厚みを有しており、スペーサ18の下側を通るようにその位置が調整されている。
【００２６】
また、額縁部25の右辺の領域A2(図７)に位置する各スペーサ18は、図２に示すように、ゲートドライバ36の電源用の導電部、すなわち配線としての第２配置部である長尺状のメタル配線46，46を下地パターンとして、その上部にそれぞれ略等間隔に離間されて配置されている。これらメタル配線46は、例えば金属などをスパッタリングおよびエッチングなどすることによって図中の上下方向に沿って幅３０μｍ程度の直線状に連続して形成され、所定の厚みを有している。これらメタル配線46，46も、スペーサ18の下側を通るようにそれらの位置が調整されている。
【００２７】
さらに、額縁部25の左辺の領域A3(図７)に位置する各スペーサ18は、図３に示すように、メタル配線45，46と略等しい所定の厚みを有する第３配置部としての島状の各メタル部47をそれぞれ下地パターンとして、それらの上部に配置されている。これらメタル部47は、例えば金属などをスパッタリングおよびエッチングなどすることによって約３０μｍ四方の正方形状に形成され、図中の上下方向に沿って略等間隔に離間されており、所定の厚みを有している。
【００２８】
同様に、額縁部25の上辺の領域A4(図７)に位置する各スペーサ18は、図４に示すように、メタル配線45，46と略等しい所定の厚みを有する第４配置部としての島状の各メタル部48をそれぞれ下地パターンとして、それらの上部に配置されている。これらメタル部48は、例えば金属などをスパッタリングおよびエッチングなどすることによって約３０μｍ四方の正方形状に形成され、図中の左右方向に沿って略等間隔に離間されており、所定の厚みを有している。
【００２９】
なお、上記メタル配線45，46およびメタル部47，48を構成する材質は、例えば信号線32を形成する金属材料、走査線31を形成する金属材料、あるいは薄膜トランジスタ33の電極などを形成する金属材料のいずれでもよい。
【００３０】
したがって、額縁部25の各辺上の領域A1〜A4に位置するスペーサ18は、それぞれ下地パターンとなるメタル配線45，46およびメタル部47，48の厚みが略等しいことにより、スペーサ18の高さと各下地パターンの厚みとの和が、領域A1〜A4のそれぞれにおいて互いに略等しくなっている。また、各スペーサ18は、額縁部25の全周に亘って、略一定間隔で配置されている。
【００３１】
シール部19は、例えば光硬化樹脂(紫外線硬化樹脂)などにより形成されており、表示領域22の外周縁部を囲んで所定幅で枠状に形成されている。また、このシール部19は、例えば８００μｍの幅寸法を有している。
【００３２】
次に、上記第１の実施の形態の作用を説明する。
【００３３】
液晶パネル11の組み立ての際には、まず、アレイ基板15と対向基板16とをそれぞれ形成する。
【００３４】
アレイ基板15の形成に当たっては、ガラス基板30上に各種工程を施すことで、走査線31、信号線32、薄膜トランジスタ33、各ドライバ36，37、メタル配線45，46、メタル部47，48、カラーフィルタ層、画素電極などをパターニングし、配向膜などを成膜するとともに、スペーサ18を、各メタル配線45，46上、および、メタル部47，48上に配置する。
【００３５】
メタル配線45，46およびメタル部47，48は、例えば走査線31を形成する工程、信号線32を形成する工程、あるいは、薄膜トランジスタ33の電極を形成する工程などにおいて、同時に形成する。
【００３６】
なお、スペーサ18の配置の際には、例えばガラス基板30上に多数のスペーサ18を散布してメタル配線45，46、メタル部47，48などに付着しなかったものを除去する方法、あるいはインクジェット装置などによりメタル配線45，46、メタル部47，48にのみ打つ方法などを用いる。
【００３７】
また、対向基板16の形成に当たっては、ガラス基板39上に各種工程を施すことで、対向電極および配向膜などを成膜する。
【００３８】
そして、例えばシール部19を構成する樹脂を表示領域22となる部分の周囲に枠状に塗布し、液晶層17を構成する液晶材料を滴下した後、アレイ基板15と対向基板16とを互いに位置合わせして貼り合わせる。あるいは、例えばシール部19を構成する樹脂を表示領域22となる部分の周囲に、液晶材料の注入口となる部分を除いて塗布し、アレイ基板15と対向基板16とを互いに位置合わせして貼り合わせた後、注入口から液晶材料を基板15，16間に注入し、注入口を閉塞する。この結果、液晶パネル11が完成する。
【００３９】
ここで、アレイ基板15の製造の際には、液晶パネル11の額縁部25の四辺である各領域A1〜A4に対応する部分の各スペーサ18の下地パターンとなるメタル配線45，46およびメタル部47，48のそれぞれを共通の金属材料などによって共通の製造工程などで形成することにより、これらメタル配線45，46およびメタル部47，48の厚みを略等しく設定する。
【００４０】
すなわち、領域A1，A2のメタル配線45，46に対応する位置に配置される各スペーサ18の高さに対して、他の領域A3，A4に配置されるスペーサ18の高さを、メタル部47，48を形成することで合わせる。
【００４１】
この結果、基板15，16をシール部19にて貼り合わせる際に、額縁部25の各位置、すなわち四辺での高さのバランスを取って高さむらを抑制し、表示領域22の端部での基板15，16間のギャップむらを抑制できる。
【００４２】
そして、このように表示領域22内に発生するギャップむらを抑制できることで、ギャップむらに起因する不良率を低減できるとともに、良好な映像表示を行い、高画質な液晶パネル11を提供できる。
【００４３】
しかも、メタル部47，48は、走査線31、信号線32、あるいは薄膜トランジスタ33の電極などを形成する工程で同時に形成されるので、これらメタル部47，48を形成するための工程が別途必要なく、製造工数の増加がないため、製造コストが増加したり、製造性が低下したりすることもない。
【００４４】
次に、第２の実施の形態を図８ないし図１４を参照して説明する。なお、上記第１の実施の形態と同様の構成および作用については、同一符号を付してその説明を省略する。
【００４５】
この第２の実施の形態は、上記第１の実施の形態において、額縁部25の領域A1〜A4に配置する各スペーサ18の下地パターンにメタル配線やメタル部をなくすことで、額縁部25の四辺(各位置)におけるスペーサ18の高さを略等しくするものである。
【００４６】
液晶パネル11は、図１２ないし図１４に示すように、額縁部25のゲートドライバ36と反対側の位置、本実施の形態では領域A3に対応する位置に、保護用のダイオードである薄膜ダイオード(ＴＦＤ)を多数有する第１ダイオード部51が、アレイ基板15のガラス基板30上に形成されているとともに、ソースドライバ37と反対側の位置、本実施の形態では領域A4に対応する位置に、保護用のダイオードである薄膜ダイオードを多数有する第２ダイオード部52が、アレイ基板15のガラス基板30上に形成されている。
【００４７】
第１ダイオード部51は、表示領域22の一側部である図１４中の左側部に沿って長手状に形成されている。また、この第１ダイオード部51は、表示領域22の左側部と略等しい長さに形成されている。
【００４８】
第２ダイオード部52は、表示領域22の一端部である図１４中の上側部に沿って長手状に形成されている。また、この第２ダイオード部52は、表示領域22の上側部と略等しい長さに形成されている。
【００４９】
また、額縁部25の下辺の領域A1(図１４)に位置する各スペーサ18は、図８に示すように、ソースドライバ37の一部(アナログスイッチ制御用信号回路ASW)などを構成する導電部、すなわち配線としての長尺状のメタル配線55と重ならない位置に、シール部19の中心線Ｌを挟んで、この中心線Ｌに沿って互いに離間されて多数配設されている。
【００５０】
さらに、額縁部25の右辺の領域A2(図１４)に位置する各スペーサ18は、図９に示すように、下地パターンを有することなくシール部19の中心線Ｌを挟んで、この中心線Ｌに沿って互いに離間されて多数配設されている。
【００５１】
同様に、額縁部25の左辺の領域A3(図１４)に位置する各スペーサ18は、図１０に示すように、下地パターンを有することなくシール部19の中心線Ｌを挟んで、この中心線Ｌに沿って互いに離間されて多数配設されている。
【００５２】
また、額縁部25の上辺の領域A4(図１４)に位置する各スペーサ18は、図１１に示すように、第２ダイオード部52を構成する電源配線などの導電部、すなわち配線としての長尺状のメタル配線57と重ならない位置に、シール部19の中心線Ｌを挟んで、この中心線Ｌに沿って互いに離間されて多数配設されている。換言すれば、メタル配線57は、その配線位置を調整し、スペーサ18の下側を避けるように引き回しが設定されている。
【００５３】
したがって、額縁部25の各辺上の領域A1〜A4に位置するスペーサ18は、それぞれ下地パターンを有さないことにより、スペーサ18の高さが領域A1〜A4のそれぞれにおいて互いに略等しくなっている。
【００５４】
この結果、基板15，16をシール部19にて貼り合わせる際に、額縁部25の四辺(各位置)での高さのバランスを取って高さむらを抑制し、表示領域22の端部での基板15，16間のギャップむらを抑制できるなど、上記第１の実施の形態と同様の作用効果を奏することができる。
【００５５】
また、アレイ基板15側にスペーサ18の下地となる下地パターンを形成しないので、アレイ基板15の軽量化や液晶パネル11の低コスト化が可能となる。
【００５６】
なお、上記各実施の形態において、各スペーサ18は、シール部19の下部に配置したものだけでなく、シール部19を除く部分であるシール部19の内側の部分(表示領域22側)に配置したものでも、同様の作用効果を奏することができる。
【００５７】
また、スペーサ18およびカラーフィルタ層は、対向電極16側に設けてもよい。
【００５８】
さらに、光変調層としては、液晶層17以外の任意のものを用いることができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施の形態の表示素子の要部を拡大して示す平面図である。
【図２】同上表示素子の要部を拡大して示す平面図である。
【図３】同上表示素子の要部を拡大して示す平面図である。
【図４】同上表示素子の要部を拡大して示す平面図である。
【図５】同上表示素子を示す回路図である。
【図６】同上表示素子を示す説明断面図である。
【図７】同上表示素子を示す平面図である。
【図８】本発明の第２の実施の形態の表示素子の要部を拡大して示す平面図である。
【図９】同上表示素子の要部を拡大して示す平面図である。
【図１０】同上表示素子の要部を拡大して示す平面図である。
【図１１】同上表示素子の要部を拡大して示す平面図である。
【図１２】同上表示素子を示す回路図である。
【図１３】同上表示素子を示す説明断面図である。
【図１４】同上表示素子を示す平面図である。
【符号の説明】
【００６０】
11 表示素子としての液晶パネル
15 基板であるアレイ基板
16 基板である対向基板
17 光変調層としての液晶層
18 間隙保持部材としてのスペーサ
19 接着層であるシール部
22 表示領域
24 画素
25 非表示領域としての額縁部
【特許請求の範囲】
【請求項１】
複数の画素が配置された表示領域と、この表示領域の周囲を囲んで形成された額縁状の非表示領域とを有する表示素子であって、
互いに対向配置された一対の基板と、
これら基板間に介在された光変調層と、
いずれか一方の前記基板の前記非表示領域に対応する位置に設けられ、一対の前記基板間の間隙を保持する複数の間隙保持部材と、
前記基板を前記非表示領域で接着する接着層とを具備し、
前記間隙保持部材の下地パターンが、前記非表示領域の周囲の各位置において略等しい高さを有している
ことを特徴とする表示素子。
【請求項２】
前記接着層に対応する位置に設けられた前記間隙保持部材の下地パターンが、前記非表示領域の各位置のそれぞれにおいて互いに略等しい高さを有している
ことを特徴とする請求項１記載の表示素子。
【請求項３】
前記接着層に対応する位置を除く位置に設けられた前記間隙保持部材の下地パターンが、前記非表示領域の各位置のそれぞれにおいて互いに略等しい高さを有している
ことを特徴とする請求項１記載の表示素子。
【請求項１】
複数の画素が配置された表示領域と、この表示領域の周囲を囲んで形成された額縁状の非表示領域とを有する表示素子であって、
互いに対向配置された一対の基板と、
これら基板間に介在された光変調層と、
いずれか一方の前記基板の前記非表示領域に対応する位置に設けられ、一対の前記基板間の間隙を保持する複数の間隙保持部材と、
前記基板を前記非表示領域で接着する接着層とを具備し、
前記間隙保持部材の下地パターンが、前記非表示領域の周囲の各位置において略等しい高さを有している
ことを特徴とする表示素子。
【請求項２】
前記接着層に対応する位置に設けられた前記間隙保持部材の下地パターンが、前記非表示領域の各位置のそれぞれにおいて互いに略等しい高さを有している
ことを特徴とする請求項１記載の表示素子。
【請求項３】
前記接着層に対応する位置を除く位置に設けられた前記間隙保持部材の下地パターンが、前記非表示領域の各位置のそれぞれにおいて互いに略等しい高さを有している
ことを特徴とする請求項１記載の表示素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００９−１９８６６７（Ｐ２００９−１９８６６７Ａ）
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願番号】特願２００８−３８６８４（Ｐ２００８−３８６８４）
【出願日】平成２０年２月２０日（２００８．２．２０）
【出願人】（３０２０２０２０７）東芝モバイルディスプレイ株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願日】平成２０年２月２０日（２００８．２．２０）
【出願人】（３０２０２０２０７）東芝モバイルディスプレイ株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]