表示装置及びその駆動方法
【課題】
コレステリック液晶を用いた表示装置において、コレステリック液晶と駆動回路４０の消費電力の増加を抑えつつ、高精度な多階調表示をもたらす表示装置を提供することを目的とする。
【解決手段】
画素と、前記画素に接続する電極とを有する表示素子と、前記電極に極性の異なる第１パルス及び第２パルスを含むパルス群を印加可能な電圧ドライバと、前記画素の階調に応じて、２つ以上の前記パルス型の内の１つと、前記第１パルスのデューティー比及び第２パルスのデューティー比とを選択し、電圧ドライバに選択結果を指示する指示回路と、を備え、前記画素が表示可能な階調は、前記２つ以上の前記パルス型と、前記第１パルスのデューティー比及び第２パルスのデューティー比との組み合わせによって設定されていることを特徴とする表示装置。
コレステリック液晶を用いた表示装置において、コレステリック液晶と駆動回路４０の消費電力の増加を抑えつつ、高精度な多階調表示をもたらす表示装置を提供することを目的とする。
【解決手段】
画素と、前記画素に接続する電極とを有する表示素子と、前記電極に極性の異なる第１パルス及び第２パルスを含むパルス群を印加可能な電圧ドライバと、前記画素の階調に応じて、２つ以上の前記パルス型の内の１つと、前記第１パルスのデューティー比及び第２パルスのデューティー比とを選択し、電圧ドライバに選択結果を指示する指示回路と、を備え、前記画素が表示可能な階調は、前記２つ以上の前記パルス型と、前記第１パルスのデューティー比及び第２パルスのデューティー比との組み合わせによって設定されていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
コレステリック液晶を用いた表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
コレステリック液晶を用いた表示装置について、電子ペーパー、モバイル端末のサブディスプレイ、ＩＣカードの表示部等への応用が期待されている。
【０００３】
コレステリック液晶を用いた表示部の駆動方式として、単純マトリックス方式が主流である。その単純マトリックス方式において、高速・高コントラストを得る代表的な駆動方法として、ダイナミック駆動方式（ＤＤＳ）が提案されている（特許文献１：米国特許５７４８２７７）。
【０００４】
ダイナミック駆動方式（ＤＤＳ）において、コレステリック液晶を用いた表示部を駆動する駆動信号は一連の「リセット期間（Ｐｒｅｐａｒａｔｉｏｎ Ｓｔａｇｅ）」、「選択期間（Ｓｅｌｅｃｔｉｏｎ Ｓｔａｇｅ）」、「維持期間（Ｅｖｏｌｕｔｉｏｎ Ｓｔａｇｅ）」を含む。本稿では説明の便宜上、それぞれ前選択パルス、選択パルス、後選択パルスと呼ぶことにする。一連の前選択パルス、選択パルス、及び、後選択パルスの前後には、書き換えには関係のない非選択パルスが印加される。前選択パルスはコレステリック液晶をホメオトロピック状態に初期化を行うパルスである。選択パルスはコレステリック液晶の最終的な状態をプレーナ状態かフォーカル状態に分岐させるきっかけを与えるパルスである。最終的にプレーナ状態にする場合は、この選択パルスによってホメオトロピック状態を維持し、最終的にフォーカルコニック状態にする場合は、この選択パルスによって過渡プレーナ状態に遷移させる。後選択パルスは、直前の選択パルスによるコレステリック液晶の過渡状態を、プレーナ状態かフォーカルニック状態に確定するパルスである。
【０００５】
選択パルスが印加される期間は、１ラインあたり０．５ｍｓから１ｍｓ程度である。そうすると、仮にＸＧＡ（１０２４×７６８画素）についてスキャン書き換えを行う場合、書き換えは１秒程度で終了する。従って、ダイナミック駆動方式（ＤＤＳ）によれば、コレステリック液晶を用いた表示部は高速に書き換えられることなる。
【０００６】
一方、コレステリック液晶を用いた表示部における、画素の階調は、選択パルスにおいて、パルスの電圧を変化させることにより設定される（特許文献１：米国特許５７８２７７）。
ここで、前選択パルス、及び、後選択パルスの形成において、すでに７段階程度の電圧レベルが使用されているため、コレステリック液晶を用いた表示部を制御する回路は、上記電圧レベルを駆動する複数の電圧ドライバを含む。
そうすると、選択パルスのパルス電圧を変化させるため、上記の電圧レベルに加え、さらに、複数の電圧レベルを使用することとすると、上記の制御回路において、さらに、複数の電圧ドライバが使用されることなる。
【０００７】
ＤＤＳで多階調を形成する場合、これまでの場合、消費電力の増加を伴い、高い精度の階調を形成できない課題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許 ＵＳ５７４８２７７
【発明の概要】
【発明が解決しようとする課題】
【０００９】
コレステリック液晶を用いた表示装置において、コレステリック液晶と駆動回路の消費電力の増加を抑えつつ、高精度な多階調表示を提供することを目的とする。
【課題を解決するための手段】
【００１０】
実施例の側面の１つによれば、画素と、前記画素に接続する電極とを有する表示素子と、前記電極に極性の異なる第１パルス及び第２パルスを含むパルス群を印加可能な電圧ドライバと、前記画素の階調に応じて、２つ以上の前記パルス型の内の１つと、前記第１パルスのデューティー比及び第２パルスのデューティー比とを選択し、電圧ドライバに選択結果を指示する指示回路と、を備え、前記画素が表示可能な階調は、前記２つ以上の前記パルス型と、前記第１パルスのデューティー比及び第２パルスのデューティー比との組み合わせによって設定されていることを特徴とする表示装置が提供される。
【発明の効果】
【００１１】
コレステリック液晶を用いた表示装置において、コレステリック液晶と駆動回路の消費電力の低減を図った、表示装置を提供される。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施例の表示装置３０を示すブロック図である。
【図２】図２は、本実施例の表示装置に含まれる、コレステリック液晶を用いた液晶表示素子１０の断面構造を示す図である。
【図３】図３はコレステリック液晶を用いた液晶表示素子２０の断面構造を示す図である。
【図４】図４Ａ及び図４Ｂは、コレステリック液晶の双安定状態について説明する図である。
【図５】図５は、一般的なコレステリック液晶の電圧−反射特性の一例を示す。
【図６】図６は、本実施例において、コレステリック液晶のダイナミック駆動について説明する図である。
【図７】図７は、図７は、図６に示した一対の選択パルスとして使用可能なパルス波の型を示す。
【図８】図８は、前選択パルス、選択パルス、後選択パルスを実現するのに必要な電源ドライバを示す。
【図９】図９は、前選択パルス、選択パルス、後選択パルス各々で使用する電圧を発生させるための、電圧ドライバの組合せを示す。
【図１０】図１０は、選択パルスにＣｅｎｔｅｒ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。
【図１１】図１１は、選択パルスにＦａｒ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。
【図１２】図１２は、選択パルスにＨｅａｄ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。
【図１３】図１３は、選択パルスにＴａｉｌ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。
【図１４】図１４は、Ｃｅｎｔｅｒ型、Ｆａｒ型、Ｈｅａｄ型、Ｔａｉｌ型の選択パルスについて、デューティー比と、明度についてプロットしたグラフである。
【図１５】図１５は、異なるタイプのＰＷＭ化された選択パルスを併用して、８階調を形成した例を示す。
【図１６】図１６は、異なるタイプのＰＷＭ化された選択パルスを併用して、１６階調を形成した例を示す。
【図１７】図１７は、図１の表示装置３０にて行われる画面の書き換え方法について説明するフローチャートである。
【発明を実施するための形態】
【００１３】
本発明は、以下に説明する実施例に対し、当業者が想到可能な、設計上の変更が加えられたもの、及び、実施例に現れた構成要素の組み換えが行われたものも含む。また、本発明は、その構成要素が同一の作用効果を及ぼす他の構成要素へ置き換えられたもの等も含み、以下の実施例に限定されない。
【実施例】
【００１４】
図１は、実施例の表示装置３０を示すブロック図である。実施例の表示装置３０は、駆動回路４０、表示素子１０を含む。
液晶表示素子１０は、単色により画像を表示する液晶表示素子である。液晶表示素子１０について、図２を用いて、説明をする。
なお、図１では、表示装置３０は液晶表示素子１０を含むこととしたが、図３を用いて説明する、液晶表示素子２０を、液晶表示素子１０の代わりに含むものであってもよい。
駆動回路４０は、液晶表示素子１０、電源３１、昇圧部３２、電圧切替部３３、電圧安定部３４、原振クロック部３５、分周部３６、制御回路３７、コモンドライバ３８、セグメントドライバ３９を含む。動作回路４０は、画像データ５０を受け、液晶表示素子１０に画像を表示させる回路である。画像データ５０は液晶表示素子１０に表示させたい画像を表す画像データである。
【００１５】
電源３１は、例えば３Ｖ〜５Ｖの電圧を出力する。昇圧部３２は、ＤＣ−ＤＣコンバータなどのレギュレータにより、電源３１からの入力電圧を＋３６Ｖ〜＋４０Ｖに昇圧する。電圧切替部３３は、昇圧部３２から供給される出力電圧を、抵抗などにより分圧することにより各種の電圧を生成する。電圧安定部３４は、例えば、オペアンプによるボルテージフォロア回路であり、電圧切替部３３から供給される各種の電圧を安定化させる回路である。
【００１６】
原振クロック部３５は、動作の基本となる基本クロックを発生する。分周部３６は、基本クロックを分周して、後述する表示装置３０の動作に必要な各種クロックを生成する。
【００１７】
制御回路３７は、基本クロック、各種クロックおよび画像データ５０に基づいて各種制御信号（ライン選択データＬＳ４１、データ取り込みクロックＣＬＫ４２、フレーム開始信号ＦＳＴ４３、パルス極性制御信号ＦＲ４４、ラインラッチ信号ＬＬＰ４５、データラッチ信号ＤＬＰ４６、ドライバ出力オフ信号／ＤＳＰＯＦ４７）、表示データ４８を生成して、コモンドライバ３８およびセグメントドライバ３９に供給する。
従って、後に説明するように、制御回路３７は表示素子１０又は表示素子２０の画素の階調に応じて、＋１２ｖパルスと−１２ｖパルスとを含むパルス型と、上記２つのパルスのデューティー比を選択し、電圧ドライバに選択結果を指示する指示回路となる。
ライン選択データＬＳ４１は、コモンドライバ３８が、前選択パルス（Preparationパルス）、選択パルス（Selectionパルス）および後選択パルス（Evolutionパルス）を印加するスキャンラインを指示するデータである。
【００１８】
データ取り込みクロックＣＬＫ４２は、コモンドライバ３８およびセグメントドライバ３９がその内部でライン選択データＬＳ４１および表示データ４８を転送するためのクロックである。
フレーム開始信号ＦＳＴ４３は、書換える表示画面に対する表示データ４８の転送の開始を指示する信号であり、コモンドライバ３８およびセグメントドライバ３９は、フレーム開始信号ＦＳＴ４３に応じて内部をリセットする。
【００１９】
パルス極性制御信号ＦＲ４４は、印加電圧の極性反転信号であり、１ラインの書き込みの中間時点で反転する。コモンドライバ３８およびセグメントドライバ３９は、パルス極性制御信号ＦＲ４４に応じて出力する信号の極性を反転する。
ラインラッチ信号ＬＬＰ４５は、コモンドライバ３８におけるライン選択データの転送終了を指示する信号で、この信号に応じて転送されたライン選択データをラッチする。
データラッチ信号ＤＬＰ４６は、セグメントドライバ３９に対する表示データ４８の転送終了を指示する信号で、この信号に応じて転送された表示データ４８をラッチする。ドライバ出力オフ信号／ＤＳＰＯＦ４７は、印加電圧の強制オフ（ＯＦＦ）信号である。 表示データ４８は、表示素子１０に階調がついた画像を表示させるために、セグメントドライバ３９に送付するデータであり、階調コードを含む。そして、後に説明するようにコモンドライバ３８は各データ電極に前選択パルス、選択パルス、後選択パルスに対応する電圧を駆動する。また、階調コードを受けたセグメントドライバ３９は液晶表示素子１０の素子の階調に対応する電圧を駆動する。
【００２０】
図２は、本実施例の表示装置に含まれる、コレステリック液晶を用いた液晶表示素子１０の断面構造を示す図である。液晶表示素子１０は単色により画像を表示する液晶表示素子である。液晶表示素子１０は、吸収層１６と、下側透明基板１５と、下側電極層１４と、シール剤１８、１３と、コレステリック液晶層１７と、上側電極層１２と、上側透明基板１１とを含む。また、駆動回路１９は液晶表示素子１０を駆動する駆動回路であり、図１の駆動回路４０と同様な回路である。従って、その説明を省略する。
【００２１】
上側透明基板１１、及び、下側透明基板１５は、いずれも、透光性を有するガラス基板である。しかし、単色により画像を表示する場合は、下側ガラス基板は不透明であってもよい。また、上記では、ガラス基板としたが、ガラス基板以外にもＰＥＴ（ポリエチレンテレフタレート）やＰＣ（ポリカーボネート）などの透光性のあるフィルム基板であってもよい。なお、上側透明基板１１と下側透明基板１５間には、それらのギャップを均一に保持するためのスペーサが設けられていてもよい。スペーサとしては、例えば、樹脂製、無機酸化物製、又は、表面に熱可塑性の樹脂がコーティングされている固着スペーサが好適である。なお、スペーサの形状は例えば球体であり、スペーサにより形成される、上側透明基板１１と下側透明基板１５間のギャップは４から６μｍの範囲であることが望ましい。上記のギャップが４μｍ以下であると、コレステリック液晶層１７の反射率が低下し、液晶表示素子１０の表示が暗くなり、表示に対する高い閾値急峻性も期待できない。一方、上記のギャップが６μｍ以上であると、表示に対する高い閾値急峻性は保持できるが、表示を行うための駆動電圧が上昇してしまい、汎用部品による駆動が困難となる。
【００２２】
上側電極層１２、下側電極層１４として、一般的に、インジウム錫酸化物（ＩＴＯ：IndiumTin Oxide）の透明導電膜を使用するが、その他インジウム亜鉛酸化物（ＩＺＯ：Indium ZicOxide）等の透明導電膜を使用してもよい。
上側電極層１２は、上側透明基板１１上に形成されており、互いに平行な複数の帯状の透明電極である。
下側電極層１４は、上側透明基板１１に対向する下側透明基板１５の面上に形成されており、互いに平行な複数の帯状の透明電極である。下側電極層１４の帯状の透明電極の延在方向と、上側電極層１２の帯状の透明電極の延在方向とは、上側透明基板１１と下側透明基板１５とが対向する面に垂直な方向からみた場合に、交差している。
コレステリック液晶層１７と上側電極層１２間、及び、コレステリック液晶層１７と下側電極層１４間には、絶縁性の薄膜層が形成されている。絶縁性の薄膜層の膜厚は、０．３μ程度が望ましい。絶縁性の薄膜層の膜厚が厚いと、表示のための駆動電圧が上昇する問題が生じる。一方、絶縁性の薄膜層の膜厚が薄いと、絶縁性の薄膜層を通過するリーク電流が増加するため、消費電流が増加する問題が生じる。なお、絶縁性の薄膜層として、例えば、シリコン酸化膜の薄膜、又は、配向安定化膜として知られるポリミド樹脂、アクリル樹脂などの有機膜が採用され、それらの膜の比誘電率は、例えば、５程度である。
【００２３】
コレステリック液晶層１７は、上側透明基板１１と下側透明基板１５間のギャップに配置され、上側透明基板１１と下側透明基板１５の端部に配置されているシール剤１８、１３によって、上記ギャップ内に封止されている。
コレステリック液晶層１７は、例えば、ネマティック液晶混合物にカイラル材を１０から４０重量％（ｗｔ％）添加して形成される。ここで、カイラル材の添加量は、ネマシック液晶成分とカイラル材の合計量を１００ｗｔ％としたときの値である。
また、ネマティック液晶混合物として、周知なものを用いることができるが、誘電率異方性（Δε）が１５から２５までの範囲の材料が望ましい。誘電率異方性（Δε）が１５以下であれば、表示のための駆動電圧が上昇し、汎用部品による駆動が困難となる。一方、誘電率異方性が２５以上となると表示に対する閾値急峻性が低下し、液晶材料自体の信頼性が低下する懸念がある。
【００２４】
また、ネマティック液晶混合物の屈折率異方性（Δｎ）は、０．１８から０．２６までの範囲であることが望ましい。屈折率異方性（Δｎ）が０．１８未満であると、コレステリック液晶層１７のプレーナ状態の反射率が低下する。一方、屈折率異方性（Δｎ）が０．２６を超えると、フォーカルコニック状態での散乱反射が大きくなる。また、屈折率異方性（Δｎ）が０．２６を超えるように、ネマティック液晶混合物にカイラル材を添加すると、コレステリック液晶層１７の粘度が上昇し、表示に対する応答速度が低下する。
吸収層１６は、光を入射させる側とは反対側にある、下側透明基板１５の外面に配置されている。吸収層１６は、可視光を吸収する吸収層であり、下側透明基板１５の外面から入射される可視光を遮断する。
【００２５】
図１においては、本実施例の表示装置３０に含まれる、液晶表示素子１０は単色により画像を表示する液晶表示素子であったが、本実施例の表示装置３０は、液晶表示素子１０の代わりに、赤色、緑色、青色の３原色を使用してカラー画像を表示する液晶表示素子２０を含む表示装置であってもよい。
【００２６】
図３はコレステリック液晶を用いた液晶表示素子２０の断面構造を示す図である。液晶表示素子２０は、ＲＧＢ、すなわち、赤（約６３０ｎｍ）、緑（約５５０ｎｍ）、青（約４８０ｎｍ）に対応するコレステリック液晶パネル２１、２２、２３を積層したカラー表示可能な表示素子を含む。なお、それぞれのコレステリック液晶パネル２１、２２、２３はそれぞれ、上側透明基板２１ａ、２２ａ、２３ａ、上側電極層２１ｂ、２２ｂ、２３ｂ、コレステリック液晶層２１ｃ、２２ｃ、２３ｃ、下側電極層２１ｄ、２２ｄ、２３ｄ、及び、下側透明基板２１ｅ、２２ｅ、２３ｅを含む。そして、コレステリック液晶パネル２３の下面に吸収層２６が配置されている。
この液晶表示素子２０は、例えばＡ４判ＸＧＡ仕様で、１０２４×７６８画素を有する。ここでは１０２４本のデータ電極と７６８本のスキャン電極が設けられ、セグメントドライバ３９が１０２４本のデータ電極を、コモンドライバ３８が７６８本のスキャン電極を、駆動する。ＲＧＢの各画素に与える表示データが異なるため、Ｂｌｕｅ層用制御部２７、Ｇｒｅｅｎ層用制御部、及び、Ｒｅｄ層用制御部それぞれに含まれるセグメントドライバ３９及びコモンドライバ３８は各データ電極を独立して駆動する。画面の最上部のスキャン電極に対応するスキャンラインを０ライン目とし、画面の最下部のスキャン電極に対応するスキャンラインを７６７ライン目とする。
【００２７】
図４Ａ及び図４Ｂは、コレステリック液晶の双安定状態について説明する図である。図４Ａ、図４Ｂに示す液晶表示素子１０は、ともに、上側透明基板１１、下側透明基板１５、コレステリック液晶層１７を含む。また、黒矢印は入射光又は反射光を示す。
コレステリック液晶の安定状態には、プレーナ状態と、フォーカルコニック状態がある。また、強い電界を印加すると、すべての液晶分子が電界の向きに従うホメオトロピック状態が、コレステリック液晶内に生じる。その後、電荷の印加を停止すると、図４Ａに示すプレーナ状態又は図４Ｂに示すフォーカルコニック状態が、コレステリック液晶内に出現する。
【００２８】
プレーナ状態とは、コレステリック液晶内に、上側透明基板１１、及び、下側透明基板１５に垂直な方向に向いた液晶分子のらせんが生じた状態をいう。そのため、入射光は液晶分子のらせんにより反射する。プレーナ状態において、反射強度が最大となる光のλは、液晶の平均屈折率をｎ、らせんピッチをｐとすると、次式で与えられる。
λ＝ｎ×Ｐ
フォーカルコニック状態とは、コレステリック液晶内に、上側透明基板１１、及び、下側透明基板１５に水平な方向に向いた液晶分子のらせんが生じた状態をいう。従って、入射光は、ほんとんど反射せず下側透明基板１５に達し、その下の吸収層に吸収される。
【００２９】
図５は、一般的なコレステリック液晶の電圧−反射特性の一例を示す。横軸は、コレステリック液晶を挟む電極間に所定のパルス幅で印加されるパルス電圧の電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図５に示す実線の曲線Ｐは、初期状態がプレーナ状態のコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態のコレステリック液晶の電圧−反射率特性を示す。
コレステリック液晶に強い電界（ＶＰ１００以上）を発生させると、電界印加中は、液晶分子のらせん構造は完全にほどけて、すべての分子が電界の方向に従うホメオトロピック状態になる。次に、液晶分子がホメオトロピック状態の時に、印加電圧をＶＰ１００から所定の低電圧（例えば、ＶＦ）に急激に低下させて、液晶中の電界を急激にほぼゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。
【００３０】
一方、コレステリック液晶分子のらせん構造が解けない程度の弱い電界を印加した後の電界除去（ＶＦ１００ａ〜ＶＦ１００ｂの範囲）、あるいは強い電界を印加し、その状態から緩やかに電界を除去した場合は、コレステリック液晶分子のらせん軸は電極に平行になり、入射光を反射するフォーカルコニック状態になる。
【００３１】
また、中間的な強さの電界（ＶＦ０〜ＶＦ１００ａまたはＶＦ１００ｂ〜ＶＰ０）を印加し、急激に電界を除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。
【００３２】
図６は、本実施例において、コレステリック液晶のダイナミック駆動について説明する図である。
本実施例のダイナミック駆動に用いる駆動パルスは、前選択パルス、ＰＷＭ（Pulsewidth Modulation）化された選択パルス、後選択パルスを含む。なお、コモンドライバ３８はスキャン電極に対して＋１５ｖ電圧ドライバ、ＧＮＤ電圧ドライバ、−９ｖ電圧ドライバ、−１５ｖ電圧ドライバ、−２１ｖ電圧ドライバを接続する制御を行う。また、セグメントドライバ３９は、＋２１Ｖ電圧ドライバ及び＋９Ｖ電圧ドライバをセグメント電極に接続する制御を行う。
【００３３】
前選択パルスは、図５において説明したように、コレステリック液晶に強い電界を印加し、ホメオトロピック状態を生じさせるためのパルスである。
そうすると、前選択パルスのパルス電圧は、その平均値が図２に示すＶｐ０（＝３２Ｖ）以上であることが望ましい。そこで、コモンドライバ３８は−２１電圧ドライバをスキャン電極に接続し、セグメントドライバ３９は＋２１ｖ電圧ドライバ又は＋９Ｖ電圧ドライバをセグメント電極に接続する。
ここで、リセット期間（前選択パルス期間ともいい、時刻Ｔ１から時刻Ｔ１１で示された期間である）には、時刻Ｔ１から時刻Ｔ２までに示された凸パルスと、時刻Ｔ２から時刻Ｔ３までに示された凹パルスとを合わせて連続して１０回、印加される。すなわち、コレステリック液晶の１ライン対して順次１０個のパルスが印加される。
また、凸パルスは３０ｖから４２ｖの範囲内にある電圧を頂点とする凸型のパルスであり、凹パルスは、−３０ｖから−４２ｖの範囲内にある電圧を底部とする凹型のパルスである。なお、凸型のパルスは、期間Ｈ１において、第１の３０ｖの期間、第１の４２ｖを含み、期間Ｈ２において第２の３０ｖの期間、第２の４２ｖを含む。凹型のパルスも同様に、第１の−３０ｖの期間、第１の−４２ｖ、第２の−３０ｖの期間、第２の−４２ｖを含む。電圧が上記のように変動するのは、セグメント電極に２１ｖ電圧ドライバが接続されるときと、９ｖ電圧ドライバが接続されるときとで、セグメント電極とスキャン電極間の電圧が異なるからである。
その結果、第１の３０ｖの期間と第２の４２ｖの期間との比率は、ａ：ｂである。また、第２の３０ｖ期間と第２の４２ｖ期間はｃ：ｄである。ここで、ａ、ｂ、ｃ、ｄの説明は、選択パルスの説明とともに行う。
凹型のパルスは第１の−３０ｖの期間、第１の−４２ｖの期間を含む。そして、第１の−３０ｖの期間と第２の−４２ｖの期間との比率は、ａ：ｂである。また、第２の−３０ｖ期間と第２の−４２ｖ期間はｃ：ｄである。
【００３４】
ＰＷＭ化された選択パルスはコレステリック液晶に中間電界又は低電界を印加し、プレーナ状態かフォーカルコニック状態、あるいはそれらが混在した状態を形成するきっかけとなるパルスである。その選択パルスを発生させるため、セグメントドライバ３９は＋２１ｖ電圧ドライバ又は＋９Ｖ電圧ドライバをセグメント電極に接続する。コモンドライバ３８は＋９Ｖ電圧ドライバをスキャン電極に接続する。従って、セグメント電極に＋９Ｖ電圧ドライバが接続され、スキャン電極に＋９ｖ電圧ドライバが接続されるときには、上記２つの電極間の電圧は、０ｖとなる。
選択期間（選択パルス期間ともいい、時刻Ｔ１１から時刻Ｔ１３までの期間である）における、期間Ｈ１（時刻Ｔ１１と時刻Ｔ１２の間の期間）中のａ期間において、ＰＷＭ化された選択パルスは０ｖレベルであり、ｂ期間において、１２ｖである。また、期間Ｈ２（時刻Ｔ１２と時刻Ｔ１３の間の期間）中のｃ期間において、ＰＷＭ化された選択パルス波は１２ｖであり、ｄ期間において、０ｖレベルである。すなわち、期間Ｈ１と期間Ｈ２において、パルス幅及びパルス電圧は同じだが、極性の異なる一対の選択パルスが、スキャン電極に対して印加されていることになる。なお、上記では、パルス期間の電圧は１２ｖとしたが、一定の所定の電圧であればよい。
上記のように、選択パルスは＋１２Ｖのパルス及び−１２Ｖのパルスのほか、図２に示０Ｖの電圧印加期間を含む。この１２Ｖと０Ｖの時間的な比率を変えることにより、ホメオトロピック状態と過渡プレーナ状態の混在率が変わり、コレステリック液晶は中間調の表示をする。
【００３５】
後選択パルスは、コレステリック液晶の状態を最終的に決定するパルスである。選択パルス印加後に、状態が未確定であるコレステリック液晶部分の状態を確定させるためのパルスである。その平均値が図２に示すＶＦ１００ｂ（＝１８Ｖ）からＶＰ０（＝３２ｖ）の範囲であることが望ましい。セグメントドライバ３９は＋２１ｖ電圧ドライバ又は＋９Ｖ電圧ドライバをセグメント電極に接続する。コモンドライバ３８は−９Ｖ電圧ドライバをスキャン電極に接続する。
維持期間（後選択パルス期間ともいい、時刻Ｔ１３から時刻Ｔ２３までの期間である）において、時刻Ｔ１３から時刻Ｔ１４までに示された凸パルスと、時刻Ｔ１４から時刻Ｔ１５までに示された凹パルスと合わせて、連続して１０回、印加される。すなわち、コレステリック液晶の１ライン対して順次１０個のパルスが印加される。
凸パルスは１８ｖから３０ｖの範囲内にある電圧を頂点とする凸型のパルスであり、凹パルスは、−１８ｖから−３０ｖの範囲内にある電圧を底部とする凹型のパルスである。なお、凸型のパルスは、期間Ｈ１において、第１の１８ｖの期間、第１の３０ｖの期間を含み、期間Ｈ２において第２の１８ｖの期間、第２の３０ｖの期間を含む。また、凹パルスも、同様に、第１の−１８ｖの期間、第１の−３０ｖの期間を含み、第２の−１８ｖの期間、第２の−３０ｖの期間を含む。そして、第１の１８ｖの期間と第２の３０ｖの期間との比率は、ａ：ｂである。また、第２の１８ｖ期間と第２の３０ｖ期間はｃ：ｄである。ここで、ａ、ｂ、ｃ、ｄの説明は、選択パルスの説明において記載したものである。
凹型のパルスは第１の−１８ｖの期間、第１の−３０ｖの期間、第２の−１８ｖの期間、第２の−３０ｖの期間を含む。そして、第１の−１８ｖの期間と第２の−３０ｖの期間との比率は、ａ：ｂである。また、第２の−１８ｖ期間と第２の−３０ｖ期間はｃ：ｄである。
電圧が上記のように変動するのは、セグメント電極に２１ｖ電圧ドライバが接続されるときと、９ｖ電圧ドライバが接続されるときとで、セグメント電極とスキャン電極間の電圧が異なるからである。
【００３６】
図７は、図６に示した選択パルスとして使用可能な一対のパルスの型を示す。ここで、一対の選択パルスとは、デューティー比とパルス電圧は同じだが、極性が異なるパルスをいう。また、パルスの型とは、上記一対のパルスについて、２つのパルスの開始位置と、一対のパルスの原点との位置関係とにより分類された型、すなわち、２つのパルスの位置関係及びデューティー比の変更を行うためのパルス幅の変調方向に基づいて分類された型である。また、デューティー比とは、パルス信号において、パルス期間と、０ｖ電圧との比率をいう。
【００３７】
図７に示すＣｅｎｔｅｒ型パルスは時刻−Ｔ１に始まり時刻０に終了する凸パルスと、時刻０に始まり、時刻Ｔ１に終了する凹パルスを含む。ここで、Ｔ１は任意の時刻である。また、凸パルスの始まり時刻を−Ｔ１、凹パルスの終了時刻をＴ１としたのは、スタート時刻と終了時刻は連動することを表す。すなわち、凸パルスのパルス幅はプラス方向に変調され、凹パルスのパルス幅はマイナス方向に変調されている。なお、Ｃｅｎｔｅｒ型パルスの場合、凸パルス及び凹パルスを除く０ｖ期間が、前選択パルスと凸パルスとの間と、凹パルスと、後パルスとの間に位置する。
図７に示すＦａｒ型パルスは時刻−Ｔ１に始まり時刻−Ｔ２に終了する凸パルスと、時刻Ｔ２に始まり時刻Ｔ３に終了する凹パルスとを含む。ここで、Ｔ１、Ｔ２、Ｔ３は任意の時刻である。また、凸パルスの終了時刻を−Ｔ２、凹パルスの始まり時刻をＴ２としたのは、終了時刻と始まり時刻は連動することを表す。すなわち、凸パルスのパルス幅はマイナス方向に変調され、凹パルスのパルス幅はプラス方向に変調されている。なお、Ｆａｒ型パルスの場合、凸パルス及び凹パルスを除く０ｖ期間が、前選択パルスと凸パルスとの間と、凹パルスと、後パルスとの間に位置する。
図７に示すＨｅａｄ型パルスは時刻−Ｔ１に始まり時刻−Ｔ２に終了する凸パルスと、時刻０に始まり時刻Ｔ３に終了する凹パルスとを含む。ここで、Ｔ１、Ｔ２、Ｔ３は任意の時刻である。また、凸パルスの終了時刻−Ｔ１から時刻−Ｔ２までの時間と、凹パルスの始まり時刻０から時刻Ｔ３までの時間は、連動することを表す。すなわち、凸パルスのパルス幅はプラス方向に変調され、凹パルスのパルス幅はプラス方向に変調されている。なお、Ｈｅａｄ型パルスの場合、凸パルス及び凹パルスを除く０ｖ期間が、凸パルスと凹パルスとの間と、凹パルスと後パルスとの間に位置する。
図７に示すＴａｉｌ型パルスは時刻−Ｔ１に始まり時刻０に終了する凸パルスと、時刻Ｔ２に始まり時刻Ｔ３に終了する凹パルスとを含む。ここで、Ｔ１、Ｔ２、Ｔ３は任意の時刻である。また、凸パルスの終了時刻−Ｔ１から時刻０までの時間と、凹パルスの始まり時刻Ｔ２から時刻Ｔ３までの時間は、連動することを表す。すなわち、凸パルスのパルス幅はマイナス方向に変調され、凹パルスのパルス幅はマイナス方向に変調されている。なお、Ｔａｉｌ型パルスの場合、凸パルス及び凹パルスを除く０ｖ期間が、前選択パルスと凸パルスとの間と、凸パルスと凹パルスとの間に位置する。
なお、上記のでは０ｖ期間とは、印加電圧が０ｖの期間であるが、必ずしも、０ｖである必要はなく、図２のＶＦ０（＝６Ｖ）程度以下であってもよい。
【００３８】
選択パルスを、Ｃｅｎｔｅｒ型パルス、Ｆａｒ型パルス、Ｈｅａｄ型パルス、Ｔａｉｌ型パルスの内、いずれの型に設定しても、パルス電圧は＋１２ｖ又は−１２ｖであり、コレステリック液晶において、ホメオトロピック状態をプレーナ状態又はフォーカルコニック状態に変化させるにはいたらない。
しかし、＋１２ｖのパルスと−１２ｖのパルスの間、前選択パルスと＋１２ｖのパルスとの間、−１２ｖのパルスと後選択パルスの間に、図２に示すＶＦ０以下（図７ではほぼ０ｖを示している）の電圧印加期間を設けた場合、ホメオトロピック状態をプレーナ状態又はフォーカルコニック状態が、コレステリック液晶の一部に発生する。そうすると、コレステリック液晶は、中間調の表示をする。
ただし、後に図１４に示すように、パルス幅が同じであっても、コレステリック液晶に印加するパルス型によって、中間調の明度に差異が生じる。すなわち、印加するパルスのデューティー比が同じでも、コレステリック液晶に形成される中間調の明度に差異が生じることになる。
上記のようになるのは、図２に示すＶＦ０（図７ではほぼ０ｖを示している）の電圧印加期間が、選択パルスのどの位置にあるかによって、ホメオトロピック状態からプレーナ状態又はフォーカルコニック状態に変化する程度が異なるからと推測される。
【００３９】
図８は、前選択パルス、選択パルス、後選択パルスを実現するのに必要な電圧ドライバを示す。
図８に示す電圧ドライバは、＋２１ｖ電圧ドライバ、＋１５ｖ電圧ドライバ、＋９ｖ電圧ドライバ、グランド（ＧＮＤ）電圧ドライバ、−９ｖ電圧ドライバ、−１５ｖ電圧ドライバ、−２１ｖ電圧ドライバである。図８に示す電圧ドライバは、前選択パルス、選択パルス、後選択パルスを形成する電圧をドライブする電圧ドライバである。
図９は、前選択パルス、選択パルス、後選択パルス各々で使用する電圧を発生させるための、電圧ドライバの組合せを示す。
前選択パルスにおける、電圧４２ｖ及び電圧−４２ｖは＋２１ｖ電圧ドライバと、−２１ｖ電圧ドライバとから発生する。また、電圧３０ｖは＋２１ｖ電圧ドライバと−９ｖ電圧ドライバとから発生し、電圧−３０ｖは−２１ｖ電圧ドライバと９ｖ電圧ドライバとから発生する。そうすると、その平均電圧は、図８の矢印６１で示すように３６ｖとなる。
後選択パルスにおける、電圧１８ｖ及び電圧−１８ｖは＋９ｖ電圧ドライバと−９ｖ電圧ドライバとから発生する。電圧３０ｖ及び電圧−３０は前選択パルスにおけるのと同様に発生する。そうすると、その平均電圧は、図８の矢印６２で示すように、２４ｖとなる。
選択パルスにおける、電圧１２ｖ及び電圧−１２ｖは＋２１ｖ電圧ドライバと＋９ｖ電圧ドライバから発生する。電圧０ｖは＋９ｖ電圧ドライバ同士から発生し、電圧−０ｖは＋２１ｖ電圧ドライバ同士から発生する。
いずれの選択パルスもコレステリック液晶に印加されていないときには非選択状態となり、＋６ｖ又は−６ｖの電圧が印加される。そして、電圧＋６Ｖは＋２１ｖ電圧ドライバと＋１５ｖ電圧ドライバにより発生する。また、電圧−６ｖは＋９ｖ電圧ドライバと＋１５ｖ電圧ドライバにより発生する。
【００４０】
なお、図９において、選択パルスがＯＮの場合とは、図６のＨ１の期間中、選択パルスが＋１２ｖを維持し、Ｈ１の期間中、選択パルスが−１２ｖを維持することをいう。後に示すように、選択パルスを、選択パルスがＯＮという条件に設定すると、コレステリック液晶の明度は最大、すなわち、白となる。一方、選択パルスがＯＦＦの場合とは、図６のＨ１期間中、選択パルスは０ｖであり、Ｈ２期間中、選択パルスは０ｖであることをいう。後に示すように、選択パルスを、選択パルスがＯＦＦという条件に設定すると、コレステリック液晶の明度は最小、すなわち、黒となる。
【００４１】
Ｓｅｌｅｃｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆとは、図６に示す選択パルス期間中のＨ１期間をいい、Ｓｅｌｅｃｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆとは、図６のＨ２期間をいう。
また、Ｐｒｅｐａｒａｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆとは、図６に示す時刻Ｔ１からＴ２の期間中、最初の１／２の期間をい、Ｐｒｅｐａｒａｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆとは、その次の１／２の期間をいう。なお、選択パルスがＯＮの場合には、Ｐｒｅｐａｒａｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆ中、前選択パルスは＋４２ｖを維持し、Ｐｒｅｐａｒａｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆ中、前選択パルスは＋３０ｖを維持する。一方、選択パルスがＯＦＦの場合には、Ｐｒｅｐａｒａｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆ中、前選択パルスは＋３０ｖを維持し、Ｐｒｅｐａｒａｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆ中、前選択パルスは＋４２ｖを維持する。
さらに、Ｅｖｏｌｕｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆとは、図６に示す時刻Ｔ１３からＴ１４の期間中、最初の１／２の期間をい、Ｅｖｏｌｕｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆとは、その次の１／２の期間をいう。なお、選択パルスがＯＮの場合には、Ｅｖｏｌｕｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆ中、後選択パルスは＋１８ｖを維持し、Ｅｖｏｌｕｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆ中、後選択パルスは＋３０ｖを維持する。Ｅｖｏｌｕｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆ中、後選択パルスは＋３０ｖを維持し、Ｅｖｏｌｕｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆ中、後選択パルスは＋１８ｖを維持する。
この前選択パルスと後選択パルスは、図中では毎ラインで極性反転を行っているが、実際には数ライン周期で極性反転し、消費電力の増加を防ぐのが好ましい。
また、Ｎｏｎ−Ｓｅｌｅｃｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆとは、非選択状態であって、図６に示すＨ１期間に相当する期間をいう、Ｓｅｌｅｃｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆとは、非選択状態であって、図６のＨ２期間に相当する期間をいう。
【００４２】
図１０は、選択パルスにＣｅｎｔｅｒ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。
図１０に示す各図において、時刻Ｔ１から時刻Ｔ２までに相当する期間における前選択パルスの電圧又は極性、時刻Ｔ１１から時刻Ｔ１３までに相当する期間選択パルスにおける選択パルスの電圧又は極性、時刻Ｔ１３から時刻Ｔ１４までに相当する期間における後選択パルスの電圧又は極性が示されている。すなわち、時刻Ｔ１から時刻Ｔ２までに相当する期間、又は時刻Ｔ１１から時刻Ｔ１３までに相当する期間、又は時刻Ｔ１３から時刻Ｔ１４までに相当する期間に対応して、１ライン目又は２ライン目が表示されており、それぞれ１２クロック周期を含む。
図１０の上から第１番目の図では、１ライン目の前半において、前選択パルス、選択パルス、後選択パルスはプラス極性、後半において、前選択パルス及び後選択パルスはプラス極性であるが、選択パルスはマイナス極性であることを示す。２ライン目の前半において、前選択パルス、選択パルス、後選択パルスはマイナス極性、後半において、前選択パルス及び後選択パルスはマイナス極性であるが、選択パルスはプラス極性であることを示す。前選択パルス、選択パルス、後選択パルスの極性は、各クロック毎に変更可能である。
【００４３】
図１０の上から第２番目の図は、コレステリック液晶に白を表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは４２ｖ、選択パルスは１２ｖ、後選択パルスは３０ｖを示す。１ライン目の後半において、前選択パルスは３０ｖ、選択パルスは−１２ｖ、後選択パルスは１８ｖを示す。２ライン目の前半において、前選択パルスは−４２ｖ、選択パルスは−１２ｖ、後選択パルスは−３０ｖを示す。２ライン目の後半において、前選択パルスは−３０ｖ、選択パルスは１２ｖ、後選択パルスは−１８ｖを示す。
【００４４】
図１０の上から第３番目の図は、コレステリック液晶に黒を表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは３０ｖ、選択パルスは０ｖ、後選択パルスは１８ｖを示す。１ライン目の後半において、前選択パルスは４２ｖ、選択パルスは０ｖ、後選択パルスは３０ｖを示す。２ライン目の前半において、前選択パルスは−３０ｖ、選択パルスは０ｖ、後選択パルスは−１８ｖを示す。２ライン目の後半において、前選択パルスは−４２ｖ、選択パルスは０ｖ、後選択パルスは−３０ｖを示す。
【００４５】
図１０の上から第４番目の図は、コレステリック液晶に白に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは４クロックにわたり３０ｖ、２クロックにわたり４２Ｖを示す。また、選択パルスは４クロックにわたり０ｖ、２クロックにわたり１２Ｖを示す。後選択パルスは４クロックにわたり１８ｖ、２クロックにわたり３０Ｖを示す。１ライン目の後半において、前選択パルスは２クロックにわたり３０ｖ、４クロックにわたり４２ｖを示す。選択パルスは２クロックにわたり−１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり１８ｖ、４クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−４２ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり−１２ｖを示す。後選択パルスは４クロックにわたり−１８ｖ、２クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−４２ｖを示す。選択パルスは２クロックにわたり１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり−１８ｖ、４クロックにわたり−３０ｖを示す。
【００４６】
図１０の上から第５番目の図は、コレステリック液晶に白と黒との中間のグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは３クロックにわたり３０ｖ、３クロックにわたり４２Ｖを示す。また、選択パルスは３クロックにわたり０ｖ、３クロックにわたり１２Ｖを示す。後選択パルスは３クロックにわたり１８ｖ、３クロックにわたり３０Ｖを示す。１ライン目の後半において、前選択パルスは３クロックにわたり３０ｖ、３クロックにわたり４２ｖを示す。選択パルスは３クロックにわたり−１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり１８ｖ、３クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−４２ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり−１２ｖを示す。後選択パルスは３クロックにわたり−１８ｖ、３クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−４２ｖを示す。選択パルスは３クロックにわたり１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり−１８ｖ、３クロックにわたり−３０ｖを示す。
【００４７】
図１０の上から第６番目の図は、コレステリック液晶に黒に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは２クロックにわたり３０ｖ、４クロックにわたり４２Ｖを示す。また、選択パルスは２クロックにわたり０ｖ、４クロックにわたり１２Ｖを示す。後選択パルスは２クロックにわたり１８ｖ、４クロックにわたり３０Ｖを示す。１ライン目の後半において、前選択パルスは４クロックにわたり３０ｖ、２クロックにわたり４２ｖを示す。選択パルスは４クロックにわたり−１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり１８ｖ、２クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−４２ｖを示す。選択パルスは２クロックにわたり０ｖ、４クロックにわたり−１２ｖを示す。後選択パルスは２クロックにわたり−１８ｖ、４クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−４２ｖを示す。選択パルスは４クロックにわたり１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり−１８ｖ、２クロックにわたり−３０ｖを示す。
【００４８】
図１１は、選択パルスにＦａｒ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。図１１における１ライン目、２ライン目は、図１０における１ライン目、２ライン目と同様であるため、説明を省略する。また、図１１の上から１番目の図、２番目の図、及び、３番目の図は、図１０の上から１番目の図、２番目の図、及び、３番目の図と同様である。このことは、Ｆａｒ型においても、前選択パルスの極性の変化、選択パルスの極性の変化、後選択パルスの極性の変化は同様であることを示す。また、Ｆａｒ型においても、白又は黒をコレステリック液晶に表示させるときには、前選択パルスの電圧の変化、選択パルスの電圧の変化、後選択パルスの電圧の変化は同様であることを示す。
【００４９】
図１１の上から第４番目の図は、コレステリック液晶に白に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは２クロックにわたり４２ｖ、４クロックにわたり３０ｖを示す。また、選択パルスは２クロックにわたり１２Ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり３０Ｖ、４クロックにわたり１８ｖを示す。１ライン目の後半において、前選択パルスは４クロックにわたり４２ｖ、２クロックにわたり３０ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり−１２ｖを示す。後選択パルスは４クロックにわたり３０ｖ、２クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは２クロックにわたり−４２ｖ、４クロックにわたり−３０ｖを示す。選択パルスは２クロックにわたり−１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは４クロックにわたり−４２ｖ、２クロックにわたり−３０ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり１２ｖを示す。後選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−１８ｖを示す。
【００５０】
図１１の上から第５番目の図は、コレステリック液晶に白と黒との中間のグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは３クロックにわたり４２ｖ、３クロックにわたり３０Ｖを示す。また、選択パルスは３クロックにわたり１２ｖ、３クロックにわたり０Ｖを示す。後選択パルスは３クロックにわたり３０ｖ、３クロックにわたり１８Ｖを示す。１ライン目の後半において、前選択パルスは３クロックにわたり４２ｖ、３クロックにわたり３０ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり−１２ｖを示す。後選択パルスは３クロックにわたり３０ｖ、３クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは３クロックにわたり−４２ｖ、３クロックにわたり−３０ｖを示す。選択パルスは３クロックにわたり−１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは３クロックにわたり−４２ｖ、３クロックにわたり−３０ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり１２ｖを示す。後選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−１８ｖを示す。
【００５１】
図１１の上から第６番目の図は、コレステリック液晶に黒に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは４クロックにわたり４２Ｖ、２クロックにわたり３０ｖを示す。また、選択パルスは４クロックにわたり１２ｖ、２クロックにわたり０Ｖを示す。後選択パルスは４クロックにわたり３０ｖ、２クロックにわたり１８Ｖを示す。１ライン目の後半において、前選択パルスは２クロックにわたり４２ｖ、４クロックにわたり３０ｖを示す。選択パルスは２クロックにわたり−０ｖ、４クロックにわたり−１２ｖを示す。後選択パルスは２クロックにわたり３０ｖ、４クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは４クロックにわたり−４２ｖ、２クロックにわたり−３０ｖを示す。選択パルスは４クロックにわたり−１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは２クロックにわたり−４２ｖ、４クロックにわたり−３０ｖを示す。選択パルスは２クロックにわたり０ｖ、４クロックにわたり１２ｖを示す。後選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−１８ｖを示す。
【００５２】
図１２は、選択パルスにＨｅａｄ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。図１２における１ライン目、２ライン目は、図１０における１ライン目、２ライン目と同様であるため、説明を省略する。また、図１２の上から１番目の図、２番目の図、及び、３番目の図は、図１０の上から１番目の図、２番目の図、及び、３番目の図と同様である。このことは、Ｈｅａｄ型においても、前選択パルスの極性の変化、選択パルスの極性の変化、後選択パルスの極性の変化は同様であることを示す。また、Ｈｅａｄ型においても、白又は黒をコレステリック液晶に表示させるときには、前選択パルスの電圧の変化、選択パルスの電圧の変化、後選択パルスの電圧の変化は同様であることを示す。
【００５３】
図１２の上から第４番目の図は、コレステリック液晶に白に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは２クロックにわたり４２ｖ、４クロックにわたり３０ｖを示す。また、選択パルスは２クロックにわたり１２Ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり３０Ｖ、４クロックにわたり１８ｖを示す。１ライン目の後半において、前選択パルスは２クロックにわたり３０ｖ、４クロックにわたり４２ｖを示す。選択パルスは２クロックにわたり−１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり１８ｖ、４クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは２クロックにわたり−４２ｖ、４クロックにわたり−３０ｖを示す。選択パルスは２クロックにわたり−１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−４２ｖを示す。選択パルスは２クロックにわたり１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり−１８ｖ、４クロックにわたり−３０ｖを示す。
【００５４】
図１２の上から第５番目の図は、コレステリック液晶に白と黒との中間のグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは３クロックにわたり４２ｖ、３クロックにわたり３０Ｖを示す。また、選択パルスは３クロックにわたり１２ｖ、３クロックにわたり０Ｖを示す。後選択パルスは３クロックにわたり３０ｖ、３クロックにわたり１８Ｖを示す。１ライン目の後半において、前選択パルスは３クロックにわたり３０ｖ、３クロックにわたり４２ｖを示す。選択パルスは３クロックにわたり−１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり１８ｖ、３クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは３クロックにわたり−４２ｖ、３クロックにわたり−３０ｖを示す。選択パルスは３クロックにわたり−１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−４２ｖを示す。選択パルスは３クロックにわたり１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり−１８ｖ、３クロックにわたり−３０ｖを示す。
【００５５】
図１２の上から第６番目の図は、コレステリック液晶に黒に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは４クロックにわたり４２Ｖ、２クロックにわたり３０ｖを示す。また、選択パルスは４クロックにわたり１２ｖ、２クロックにわたり０Ｖを示す。後選択パルスは４クロックにわたり３０ｖ、２クロックにわたり１８Ｖを示す。１ライン目の後半において、前選択パルスは４クロックにわたり３０ｖ、２クロックにわたり４２ｖを示す。選択パルスは４クロックにわたり−１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり１８ｖ、２クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは４クロックにわたり−４２ｖ、２クロックにわたり−３０ｖを示す。選択パルスは４クロックにわたり−１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−４２ｖを示す。選択パルスは４クロックにわたり１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり−１８ｖ、２クロックにわたり−３０ｖを示す。
【００５６】
図１３は、選択パルスにＴａｉｌ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。図１３における１ライン目、２ライン目は、図１０における１ライン目、２ライン目と同様であるため、説明を省略する。また、図１３の上から１番目の図、２番目の図、及び、３番目の図は、図１３の上から１番目の図、２番目の図、及び、３番目の図と同様である。このことは、Ｔａｉｌ型においても、前選択パルスの極性の変化、選択パルスの極性の変化、後選択パルスの極性の変化は同様であることを示す。また、Ｔａｉｌ型においても、白又は黒をコレステリック液晶に表示させるときには、前選択パルスの電圧の変化、選択パルスの電圧の変化、後選択パルスの電圧の変化は同様であることを示す。
【００５７】
図１３の上から第４番目の図は、コレステリック液晶に白に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは４クロックにわたり３０ｖ、２クロックにわたり４２ｖを示す。また、選択パルスは４クロックにわたり０Ｖ、２クロックにわたり１２ｖを示す。後選択パルスは４クロックにわたり１８Ｖ、２クロックにわたり３０ｖを示す。１ライン目の後半において、前選択パルスは４クロックにわたり４２ｖ、２クロックにわたり３０ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり−１２ｖを示す。後選択パルスは４クロックにわたり３０ｖ、２クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−４２ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり−１２ｖを示す。後選択パルスは４クロックにわたり−１８ｖ、２クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは４クロックにわたり−４２ｖ、２クロックにわたり−３０ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり１２ｖを示す。後選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−１８ｖを示す。
【００５８】
図１３の上から第５番目の図は、コレステリック液晶に白と黒との中間のグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは３クロックにわたり３０ｖ、３クロックにわたり４２Ｖを示す。また、選択パルスは３クロックにわたり０ｖ、３クロックにわたり１２Ｖを示す。後選択パルスは３クロックにわたり１８ｖ、３クロックにわたり３０Ｖを示す。１ライン目の後半において、前選択パルスは３クロックにわたり４２ｖ、３クロックにわたり３０ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり−１２ｖを示す。後選択パルスは３クロックにわたり３０ｖ、３クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−４２ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり−１２ｖを示す。後選択パルスは３クロックにわたり−１８ｖ、３クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは３クロックにわたり−４２ｖ、３クロックにわたり−３０ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり１２ｖを示す。後選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−１８ｖを示す。
【００５９】
図１３の上から第６番目の図は、コレステリック液晶に黒に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは２クロックにわたり３０Ｖ、４クロックにわたり４２ｖを示す。また、選択パルスは２クロックにわたり０ｖ、４クロックにわたり１２Ｖを示す。後選択パルスは２クロックにわたり１８ｖ、４クロックにわたり３０Ｖを示す。１ライン目の後半において、前選択パルスは２クロックにわたり４２ｖ、４クロックにわたり３０ｖを示す。選択パルスは２クロックにわたり０ｖ、４クロックにわたり−１２ｖを示す。後選択パルスは２クロックにわたり３０ｖ、４クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−４２ｖを示す。選択パルスは２クロックにわたり０ｖ、４クロックにわたり−１２ｖを示す。後選択パルスは２クロックにわたり−１８ｖ、４クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは２クロックにわたり−４２ｖ、４クロックにわたり−３０ｖを示す。選択パルスは２クロックにわたり０ｖ、４クロックにわたり１２ｖを示す。後選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−１８ｖを示す。
【００６０】
図１４は、Ｃｅｎｔｅｒ型、Ｆａｒ型、Ｈｅａｄ型、Ｔａｉｌ型の選択パルスについて、デューティー比と、明度についてプロットしたグラフである。
図１４のグラフの横軸はデューティー比（％）を示し、図１４のグラフの縦軸はコレステリック液晶の規格化した明度を示す。また、黒菱形はＣｅｎｔｅｒ型の選択パルスを示し、白四角はＦａｒ型の選択パルスを示し、黒三角はＨｅａｄ型の選択パルスを示し、×はＴａｉｌ型の選択パルスを示す。
デューティー比（％）０においては、いずれのパルス型においても、明度は０である。デューティー比（％）０．２においては、すべてのパルス型に対して明度は、０から０．０５までの明度範囲にある。
デューティー比（％）０．３においては、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスの順に、そのパルス型を用いた場合の明度を表すと、約０．１３、約０．０３、約０．０４、約０．１である。
デューティー比（％）０．４においては、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスの順に、そのパルス型を用いた場合の明度を表すと、約０．４７、約０．０５、約０．１９、約０．３である。
デューティー比（％）０．５においては、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスの順に、そのパルス型を用いた場合の明度を表すと、約０．８２、約０．１２、約０．５０、約０．６４である。
デューティー比（％）０．６においては、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスの順に、そのパルス型を用いた場合の明度を表すと、約０．９６、約０．３６、約０．８１、約０．９０である。
デューティー比（％）０．７においては、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスの順に、そのパルス型を用いた場合の明度を表すと、約０．９７、約０．７、約０．９６、約０．９６である。
デューティー比（％）０．８以上となる場合には、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスのいずれにおいても明度は０．９６以上となる。
ここで、明度が１側に近づくほど白に近くなり、明度が０側に近づく程黒に近づく。
【００６１】
図１５は、異なるタイプのＰＷＭ化された選択パルスを併用して、８階調を形成した例を示す。
図１５において、デューティー比に対する明度を示すグラフと、明度に対応する画像の階調及びその階調を表すコード表を示す。
デューティー比に対する明度を示すグラフの縦軸は規格化された明度を、横軸はデューティー比を表す。また、上記のグラフにおいて、黒三角はＨｅａｄ型のＰＷＭ化された選択パルスを表し、×はＴａｉｌ型のＰＷＭ化された選択パルスを表す。
【００６２】
上記、グラフ及び、コード表によれば、コレステリック液晶の階調に対して、以下のような割り付けが行われる。
階調０（コード０００）について、明度０から０．１が対応し、デューティー比０選択パルスが対応する。デューティー比０なので，ＰＷＭのタイプは区別がない。
階調１（コード００１）について、明度約０．２が対応し、デューティー比０．４のＨｅａｄ型の選択パルスが対応する。
階調２（コード０１０）について、明度約０．３が対応し、デューティー比０．４のＴａｉｌ型の選択パルスが対応する。
階調３（コード０１１）について、明度約０．５が対応し、デューティー比０．５のＨｅａｄ型の選択パルスが対応する。
階調４（コード１００）について、明度約０．６５が対応し、デューティー比０．５のＴａｉｌ型の選択パルスが対応する。
階調５（コード１０１）について、明度約０．８が対応し、デューティー比０．６のＨｅａｄ型の選択パルスが対応する。
階調６（コード１１０）について、明度約０．９が対応し、デューティー比０．６のＴａｉｌ型の選択パルスが対応する。
階調７（コード１１１）について、明度約０．９７が対応し、デューティー比１．０の選択パルスが対応する。デューティー比１．０なので，ＰＷＭのタイプは区別がない。
【００６３】
なお、上記では、Ｈｅａｄ型の選択パルス及びＴａｉｌ型の選択パルスを組み合わせることにより、８階調を形成した。しかし、Ｃｅｎｔｅｒ型の選択パルスや、Ｆａｒ型の選択パルスも含む、いずれかの型の選択パルスを複数組み合わせて８階調を形成してもよい。
なお、図１５に示すコード表は、図１の示す表示装置３０の制御回路３７に記憶されている。そこで、制御回路に画像データが入力されると、制御回路３７は画像データの内の階調データを読み取り、その階調にあったコード信号を出力する。そのコード信号を受け取ったセグメントドライバ３９は、そのコード信号に対応したパルスタイプ及びデューティータイプを有する選択パルスをコレステリック液晶の所定のラインに印加する。
【００６４】
図１６は、異なるタイプのＰＷＭ化された選択パルスを併用して、１６階調を形成した例を示す。
図１６において、デューティー比に対する明度を示すグラフと、明度に対応する画像の階調及びその階調を表すコード表を示す。
デューティー比に対する明度を示すグラフの縦軸は規格化された明度を、横軸はデューティー比を表す。また、上記のグラフにおいて、黒三角はＨｅａｄ型のＰＷＭ化された選択パルスを表し、×はＴａｉｌ型のＰＷＭ化された選択パルスを表す。
【００６５】
上記、グラフ及び、コード表によれば、コレステリック液晶の階調に対して、以下のような割り付けが行われる。
階調０（コード００００）について、明度０が対応し、デューティー比０の選択パルスが対応する。デューティー比０なので，ＰＷＭのタイプは区別がない。
階調１（コード０００１）について、明度約０．０２が対応し、デューティー比０．２のＨｅａｄ型の選択パルスが対応する。
階調２（コード００１０）について、明度約０．０５が対応し、デューティー比０．３のＨｅａｄ型の選択パルスが対応する。
階調３（コード００１１）について、明度約０．０９が対応し、デューティー比０．３のＴａｉｌ型の選択パルスが対応する。
階調４（コード０１００）について、明度約０．２が対応し、デューティー比０．４のＨｅａｄ型の選択パルスが対応する。
階調５（コード０１０１）について、明度約０．３が対応し、デューティー比０．４のＴａｉｌ型の選択パルスが対応する。
階調６（コード０１１０）について、明度約０．３５が対応し、デューティー比０．４５のＨｅａｄ型の選択パルスが対応する。
階調７（コード０１１１）について、明度約０．４２が対応し、デューティー比０．４５のＴａｉｌ型の選択パルスが対応する。
【００６６】
階調８（コード１０００）について、明度０．５が対応し、デューティー比０．５のＨｅａｄ型の選択パルスが対応する。
階調９（コード１００１）について、明度約０．５８が対応し、デューティー比０．５のＴａｉｌ型の選択パルスが対応する。
階調１０（コード１０１０）について、明度約０．６５が対応し、デューティー比０．５のＨｅａｄ型の選択パルスが対応する。
階調１１（コード１０１１）について、明度約０．７５が対応し、デューティー比０．５５のＴａｉｌ型の選択パルスが対応する。
階調１２（コード１１００）について、明度約０．８が対応し、デューティー比０．６のＨｅａｄ型の選択パルスが対応する。
階調１３（コード１１０１）について、明度約０．９が対応し、デューティー比０．６のＴａｉｌ型の選択パルスが対応する。
階調１４（コード１１１０）について、明度約０．９５が対応し、デューティー比０．７のＨｅａｄ型の選択パルスが対応する。
階調１５（コード１１１１）について、明度約１．０が対応し、デューティー比１．０の選択パルスが対応する。デューティー比１．０なので，ＰＷＭのタイプは区別がない。
【００６７】
なお、上記では、Ｈｅａｄ型の選択パルス及びＴａｉｌ型の選択パルスを組み合わせることにより、１６階調を形成した。しかし、Ｃｅｎｔｅｒ型の選択パルスや、Ｆａｒ型の選択パルスも含む、いずれかの型の選択パルスを複数組み合わせて１６階調を形成してもよい。
なお、図１６に示すコード表は、図１の示す表示装置３０の制御回路３７に記憶されている。そこで、制御回路に画像データが入力されると、制御回路３７は画像データの内の階調データを読み取り、その階調にあったコード信号を出力する。そのコード信号を受け取ったセグメントドライバ３９は、そのコード信号に対応したパルスタイプ及びデューティータイプを有する選択パルスをコレステリック液晶の所定のラインに印加する。
【００６８】
図１７は、図１の表示装置３０にて行われる画面の書き換え方法について説明するフローチャートである。
表示装置３０に対して書き換え指示がなされると、次のような工程を実行することにより、表示装置は画面の書き換えを行う。
画像データ入力工程１０１：表示装置３０の駆動回路４０は、画像データ５０を制御回路３７により受ける工程を行う。
画像データ毎に階調コードを決定する工程１０２：制御回路３７は読み込まれた画像データに含まれる階調データを読み取り、図１５又は図１６に示された、階調を表すコード表によって、各画像データについて階調コードを決定する。制御回路３７は、液晶表示素子１０に画像を表示するために、階調コードを含んだ表示データ４８をセグメントドライバ３９に送付する。一方、制御回路３７は、ライン選択データＬＳ４１をコモンドライバ３８に送付する。制御回路３７はコモンドライバ３８及びセグメントドライバ３９にとって、前選択パルス、選択パルス、後選択パルスを実現するため、どの電圧ドライバを電極に接続するかについて指示する指示回路となる。すなわち、制御回路３７は液晶表示素子１０又は液晶表示素子２０の画素の階調に応じて、＋１２ｖパルスと−１２ｖパルスとを含むパルス型と、上記２つのパルスのデューティー比を選択し、電圧ドライバに選択結果を指示する指示回路となる。
階調コードに基づき、表示データ毎に選択パルスパターンを選択する工程１０３：セグメントドライバ３９は、階調コードをうけとると、階調コードに対応する選択パルスを選択し、選択した選択パルスを出力する。ここで、選択した選択パルスは、例えば、図１５に示す８階調の場合には、Ｈｅａｄ型又はＴａｉｌ型であり、所定のデューティー比を有するパルスである。
画面書き換え実行工程１０４：コモンドライバ３８及びセグメントドライバ３９は、それぞれが選択した選択パルス及びそのパルスに関するパルス電圧に基づき、液晶表示素子１０の電極に、選択パルスを印加する。その結果、液晶表示素子１０の画面書き換えが行われる。
【００６９】
以上より、前選択パルス、選択パルス、後選択パルスの組が、スキャンラインの位置を代えながら順次印加される。よって、１ラインあたりの選択パルスの印加時間で、書き換えが行われる。そのため、ＸＧＡ仕様の高精細サイズの表示素子であっても、１ｍｓ×７６８＝０．７７秒程度の速度で書き換えを行うことができる。
さらに、コレステリック液晶に階調を選択パルスのデューティー比によって決定するため、選択パルスの形成の際、例えば、セグメントドライバ３９の電圧ドライバを２１ｖ電圧ドライバ、９ｖ電圧ドライバに限定することができ、電源ドライバの増加なしに、選択パスルの形成が行われる。その結果、コレステリック液晶とその駆動回路４０の消費電力を低減することができる。
なお、選択パルスに対するパルスタイプが一種類であるときには、図１４、図１５、図１６を参照すると、コレステリック液晶に複数の階調を表示する際に、選択パルスのデューティー比を細かく調整することになる。しかし、パルスタイプが異なればデューティー比が同じであっても、異なる階調を実現できるため、複数種類のパルスタイプを組み合わせると、細かいデューティー比の調整をすることなく、コレステリック液晶に複数の階調を表示させることができる。
【００７０】
以下に本発明の特徴を付記する。
（付記１）
コレステリック液晶層と、前記コレステリック液晶層を挟み、画素部分に電圧を印加する電極とを有する表示素子と、
前記電極に極性の異なる第１パルス及び第２パルスを印加可能な電圧ドライバと、
前記画素の階調に応じて、所定期間内における前記第１パルスの位置及び前記第２パルスの位置を、前記電圧ドライバに指示する指示回路と、を備えることを特徴とする表示装置。
（付記２）
前記指示回路は、さらに、前記所定期間内における前記第１パルスのデューティー比及び前記第２パルスのデューティー比を選択することを特徴とする付記１記載の表示装置。
（付記３）
前記画素部分が表示可能な階調が、前記位置の変更を行うための、前記第１パルスのパルス幅の変調の方向及び前記第２パルスのパルス幅の変調の方向の組合せの内、２種類以上の組合せと、前記第１パルスのデューティー比及び前記第２パルスのデューティー比と、により設定されていることを特徴とする付記２記載の表示装置。
（付記４）
前記所定期間内における前記第１パルスのパルス幅の変調方向及び前記第２パルスのパルス幅の変調方向の組合せは、
前記第１パルスと前記第２パルスの境界部を基準としたとき、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、及び、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せが含まれることを特徴とする付記３記載の表示装置。
（付記５）
前記境界部は、前記選択期間の中心に位置することを特徴とする付記４記載の表示装置。
（付記６）
前記表示素子において、
前記電極は、前記コレステリック液晶層を挟み、互いに交差する帯状の第１帯電極及び第２帯電極を含み、
前記所定期間において、前記第１帯電極と前記第２帯電極間に前記極性の異なる第１パルス及び第２パルスが印加されることを特徴とする付記１記載の表示装置。
（付記７）
前記電圧ドライバは、
前記所定期間より以前において、前記コレステリック液晶層をホメオトロピック状態とするパルス電圧を含むリセットパルスを印加し、
前記所定期間において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を制御するパルス電圧を有する、前記第１パルス及び前記第２パルスを印加し、
前記所定期間より以後において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を確立するためのパルス電圧を含む維持パルスを印加することを特徴とする付記１記載の表示装置。
（付記８）
前記表示素子は、
青を表示する青表示素子と、
緑を表示する緑表示素子と、
赤を表示する赤表示素子と、を含み、
前記電圧ドライバは
前記青表示素子の青画素に接続する電極に極性の異なる第１青パルス及び第２青パルスを含む青パルスの組合せを印加可能な青電圧ドライバと、
前記緑表示素子の緑画素に接続する電極に極性の異なる第１緑パルス及び第２緑パルスを含む緑パルスの組合せを印加可能な緑電圧ドライバと、
前記赤表示素子の赤画素に接続する電極に極性の異なる第１赤パルス及び第２赤パルスを含む赤パルスの組合せを印加可能な赤電圧ドライバと、を含み、
前記指示回路は、
前記青画素の階調に応じて、所定期間内における前記第１青パルスの中心位置及び前記第２青パルスの中心位置と、前記第１青パルスのデューティー比及び前記第２青パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する青指示回路と、
前記緑画素の階調に応じて、所定期間内における前記第１緑パルスの中心位置及び前記第２緑パルスの中心位置と、前記第１緑パルスのデューティー比及び前記第２緑パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する緑指示回路と、
前記赤画素の階調に応じて、所定期間内における前記第１赤パルスの中心位置及び前記第２赤パルスの中心位置と、前記第１赤パルスのデューティー比及び前記第２赤パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する赤指示回路と、を備えることを特徴とする付記２記載の表示装置。
（付記９）
前記第１青パルスのデューティー比及び第２青パルスのデューティー比、前記第１緑パルスのデューティー比及び第２緑パルスのデューティー比、前記第１赤パルスのデューティー比及び第２赤パルスのデューティー比は、前記青画素、前記緑画素、及び前記赤画素が、同一階調であるときには、
前記第１青パルスのデューティー比及び第２青パルスのデューティー比は前記第１緑パルスのデューティー比及び第２緑パルスのデューティー比より大きく、
前記第１緑パルスのデューティー比及び第２緑パルスのデューティー比は前記第１赤パルスのデューティー比及び第２赤パルスのデューティー比より大きい、ことを特徴とする付記８記載の表示装置。
（付記１０）
指示回路により、表示素子が有するコレステリック液晶層に含まれる画素部分の階調に応じて、所定期間内における前記第１パルスの位置及び前記第２パルスの位置を選択する選択工程と、
電圧ドライバにより、所定の期間内に、前記選択工程で選択された、前記画素部分に電圧を印加する電極に前記極性の異なる前記第１パルス及び前記第２パルスを印加する電圧印加工程とを備えることを特徴とする表示装置の駆動方法。
（付記１１）
前記指示回路は、さらに、前記所定期間内における前記第１パルスのデューティー比及び前記第２パルスのデューティー比を選択することを特徴とする付記１０記載の駆動方法。
（付記１２）
前記画素部分が表示可能な階調が、前記位置の変更を行うための、前記第１パルスのパルス幅の変調の方向及び前記第２パルスのパルス幅の変調の方向の組合せの内、２種類以上の組合せと、前記第１パルスのデューティー比及び前記第２パルスのデューティー比と、により設定されていることを特徴とする付記１１記載の駆動方法。
（付記１３）
前記所定期間内における前記第１パルスのパルス幅の変調方向及び前記第２パルスのパルス幅の変調方向の組合せは、
前記第１パルスと前記第２パルスの境界部を基準としたとき、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、及び、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せが含まれることを特徴とする付記１２記載の駆動方法。
（付記１４）
前記境界部は、前記選択期間の中心に位置することを特徴とする付記１３記載の表示装置。
（付記１５）
前記表示素子において、
前記電極は、前記コレステリック液晶層を挟み、互いに交差する帯状の第１帯電極及び第２帯電極であり
前記所定期間において、前記第１帯電極と第２帯電極間に前記極性の異なる第１パルス及び第２パルスが印加されることを特徴とする付記１０記載の駆動方法。
（付記１６）
前記電圧印加工程において、
前記所定期間より以前において、前記コレステリック液晶層をホメオトロピック状態とするパルス電圧を含むリセットパルスを印加し、
前記所定期間において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を制御するパルス電圧を有する、前記第１パルス及び前記第２パルスを印加し、
前記所定期間より以後において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を確立するためのパルス電圧を含む維持パルスを印加することを特徴とする付記１０記載の駆動方法。
（付記１７）
前記表示素子は、
青を表示する青表示素子と、
緑を表示する緑表示素子と、
赤を表示する赤表示素子と、を含み、
前記電圧ドライバは、
前記青表示素子の青画素に接続する電極に極性の異なる第１青パルス及び第２青パルスを含む青パルス群を印加可能な青電圧ドライバと、
前記緑表示素子の緑画素に接続する電極に極性の異なる第１緑パルス及び第２緑パルスを含む緑パルス群を印加可能な緑電圧ドライバと、
前記赤表示素子の赤画素に接続する電極に極性の異なる第１赤パルス及び第２赤パルスを含む赤パルス群を印加可能な電圧ドライバと、を含み、
前記指示回路は、
前記青画素の階調に応じて、所定期間内における前記第１青パルスの中心位置及び前記第２青パルスの中心位置と、前記第１青パルスのデューティー比及び前記第２青パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する青指示回路と、
前記緑画素の階調に応じて、所定期間内における前記第１緑パルスの中心位置及び前記第２緑パルスの中心位置と、前記第１緑パルスのデューティー比及び前記第２緑パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する緑指示回路と、
前記赤画素の階調に応じて、所定期間内における前記第１赤パルスの中心位置及び前記第２赤パルスの中心位置と、前記第１赤パルスのデューティー比及び前記第２赤パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する指示回路と、を備えることを特徴とする付記１１記載の駆動方法。
【符号の説明】
【００７１】
１０、２０ 液晶表示素子
１１ 上側透明基板
１２ 上側電極層
１３、１８ シール剤
１４ 下側電極層
１５ 下側透明基板
１６ 吸収層
３０ 表示装置
３１ 電源
３２ 昇圧部
３３ 電圧切替部
３４ 電圧安定部
３５ 原振クロック部
３６ 分周部
３７ 制御回路
３８ コモンドライバ
３９ セグメントドライバ
【技術分野】
【０００１】
コレステリック液晶を用いた表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
コレステリック液晶を用いた表示装置について、電子ペーパー、モバイル端末のサブディスプレイ、ＩＣカードの表示部等への応用が期待されている。
【０００３】
コレステリック液晶を用いた表示部の駆動方式として、単純マトリックス方式が主流である。その単純マトリックス方式において、高速・高コントラストを得る代表的な駆動方法として、ダイナミック駆動方式（ＤＤＳ）が提案されている（特許文献１：米国特許５７４８２７７）。
【０００４】
ダイナミック駆動方式（ＤＤＳ）において、コレステリック液晶を用いた表示部を駆動する駆動信号は一連の「リセット期間（Ｐｒｅｐａｒａｔｉｏｎ Ｓｔａｇｅ）」、「選択期間（Ｓｅｌｅｃｔｉｏｎ Ｓｔａｇｅ）」、「維持期間（Ｅｖｏｌｕｔｉｏｎ Ｓｔａｇｅ）」を含む。本稿では説明の便宜上、それぞれ前選択パルス、選択パルス、後選択パルスと呼ぶことにする。一連の前選択パルス、選択パルス、及び、後選択パルスの前後には、書き換えには関係のない非選択パルスが印加される。前選択パルスはコレステリック液晶をホメオトロピック状態に初期化を行うパルスである。選択パルスはコレステリック液晶の最終的な状態をプレーナ状態かフォーカル状態に分岐させるきっかけを与えるパルスである。最終的にプレーナ状態にする場合は、この選択パルスによってホメオトロピック状態を維持し、最終的にフォーカルコニック状態にする場合は、この選択パルスによって過渡プレーナ状態に遷移させる。後選択パルスは、直前の選択パルスによるコレステリック液晶の過渡状態を、プレーナ状態かフォーカルニック状態に確定するパルスである。
【０００５】
選択パルスが印加される期間は、１ラインあたり０．５ｍｓから１ｍｓ程度である。そうすると、仮にＸＧＡ（１０２４×７６８画素）についてスキャン書き換えを行う場合、書き換えは１秒程度で終了する。従って、ダイナミック駆動方式（ＤＤＳ）によれば、コレステリック液晶を用いた表示部は高速に書き換えられることなる。
【０００６】
一方、コレステリック液晶を用いた表示部における、画素の階調は、選択パルスにおいて、パルスの電圧を変化させることにより設定される（特許文献１：米国特許５７８２７７）。
ここで、前選択パルス、及び、後選択パルスの形成において、すでに７段階程度の電圧レベルが使用されているため、コレステリック液晶を用いた表示部を制御する回路は、上記電圧レベルを駆動する複数の電圧ドライバを含む。
そうすると、選択パルスのパルス電圧を変化させるため、上記の電圧レベルに加え、さらに、複数の電圧レベルを使用することとすると、上記の制御回路において、さらに、複数の電圧ドライバが使用されることなる。
【０００７】
ＤＤＳで多階調を形成する場合、これまでの場合、消費電力の増加を伴い、高い精度の階調を形成できない課題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許 ＵＳ５７４８２７７
【発明の概要】
【発明が解決しようとする課題】
【０００９】
コレステリック液晶を用いた表示装置において、コレステリック液晶と駆動回路の消費電力の増加を抑えつつ、高精度な多階調表示を提供することを目的とする。
【課題を解決するための手段】
【００１０】
実施例の側面の１つによれば、画素と、前記画素に接続する電極とを有する表示素子と、前記電極に極性の異なる第１パルス及び第２パルスを含むパルス群を印加可能な電圧ドライバと、前記画素の階調に応じて、２つ以上の前記パルス型の内の１つと、前記第１パルスのデューティー比及び第２パルスのデューティー比とを選択し、電圧ドライバに選択結果を指示する指示回路と、を備え、前記画素が表示可能な階調は、前記２つ以上の前記パルス型と、前記第１パルスのデューティー比及び第２パルスのデューティー比との組み合わせによって設定されていることを特徴とする表示装置が提供される。
【発明の効果】
【００１１】
コレステリック液晶を用いた表示装置において、コレステリック液晶と駆動回路の消費電力の低減を図った、表示装置を提供される。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施例の表示装置３０を示すブロック図である。
【図２】図２は、本実施例の表示装置に含まれる、コレステリック液晶を用いた液晶表示素子１０の断面構造を示す図である。
【図３】図３はコレステリック液晶を用いた液晶表示素子２０の断面構造を示す図である。
【図４】図４Ａ及び図４Ｂは、コレステリック液晶の双安定状態について説明する図である。
【図５】図５は、一般的なコレステリック液晶の電圧−反射特性の一例を示す。
【図６】図６は、本実施例において、コレステリック液晶のダイナミック駆動について説明する図である。
【図７】図７は、図７は、図６に示した一対の選択パルスとして使用可能なパルス波の型を示す。
【図８】図８は、前選択パルス、選択パルス、後選択パルスを実現するのに必要な電源ドライバを示す。
【図９】図９は、前選択パルス、選択パルス、後選択パルス各々で使用する電圧を発生させるための、電圧ドライバの組合せを示す。
【図１０】図１０は、選択パルスにＣｅｎｔｅｒ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。
【図１１】図１１は、選択パルスにＦａｒ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。
【図１２】図１２は、選択パルスにＨｅａｄ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。
【図１３】図１３は、選択パルスにＴａｉｌ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。
【図１４】図１４は、Ｃｅｎｔｅｒ型、Ｆａｒ型、Ｈｅａｄ型、Ｔａｉｌ型の選択パルスについて、デューティー比と、明度についてプロットしたグラフである。
【図１５】図１５は、異なるタイプのＰＷＭ化された選択パルスを併用して、８階調を形成した例を示す。
【図１６】図１６は、異なるタイプのＰＷＭ化された選択パルスを併用して、１６階調を形成した例を示す。
【図１７】図１７は、図１の表示装置３０にて行われる画面の書き換え方法について説明するフローチャートである。
【発明を実施するための形態】
【００１３】
本発明は、以下に説明する実施例に対し、当業者が想到可能な、設計上の変更が加えられたもの、及び、実施例に現れた構成要素の組み換えが行われたものも含む。また、本発明は、その構成要素が同一の作用効果を及ぼす他の構成要素へ置き換えられたもの等も含み、以下の実施例に限定されない。
【実施例】
【００１４】
図１は、実施例の表示装置３０を示すブロック図である。実施例の表示装置３０は、駆動回路４０、表示素子１０を含む。
液晶表示素子１０は、単色により画像を表示する液晶表示素子である。液晶表示素子１０について、図２を用いて、説明をする。
なお、図１では、表示装置３０は液晶表示素子１０を含むこととしたが、図３を用いて説明する、液晶表示素子２０を、液晶表示素子１０の代わりに含むものであってもよい。
駆動回路４０は、液晶表示素子１０、電源３１、昇圧部３２、電圧切替部３３、電圧安定部３４、原振クロック部３５、分周部３６、制御回路３７、コモンドライバ３８、セグメントドライバ３９を含む。動作回路４０は、画像データ５０を受け、液晶表示素子１０に画像を表示させる回路である。画像データ５０は液晶表示素子１０に表示させたい画像を表す画像データである。
【００１５】
電源３１は、例えば３Ｖ〜５Ｖの電圧を出力する。昇圧部３２は、ＤＣ−ＤＣコンバータなどのレギュレータにより、電源３１からの入力電圧を＋３６Ｖ〜＋４０Ｖに昇圧する。電圧切替部３３は、昇圧部３２から供給される出力電圧を、抵抗などにより分圧することにより各種の電圧を生成する。電圧安定部３４は、例えば、オペアンプによるボルテージフォロア回路であり、電圧切替部３３から供給される各種の電圧を安定化させる回路である。
【００１６】
原振クロック部３５は、動作の基本となる基本クロックを発生する。分周部３６は、基本クロックを分周して、後述する表示装置３０の動作に必要な各種クロックを生成する。
【００１７】
制御回路３７は、基本クロック、各種クロックおよび画像データ５０に基づいて各種制御信号（ライン選択データＬＳ４１、データ取り込みクロックＣＬＫ４２、フレーム開始信号ＦＳＴ４３、パルス極性制御信号ＦＲ４４、ラインラッチ信号ＬＬＰ４５、データラッチ信号ＤＬＰ４６、ドライバ出力オフ信号／ＤＳＰＯＦ４７）、表示データ４８を生成して、コモンドライバ３８およびセグメントドライバ３９に供給する。
従って、後に説明するように、制御回路３７は表示素子１０又は表示素子２０の画素の階調に応じて、＋１２ｖパルスと−１２ｖパルスとを含むパルス型と、上記２つのパルスのデューティー比を選択し、電圧ドライバに選択結果を指示する指示回路となる。
ライン選択データＬＳ４１は、コモンドライバ３８が、前選択パルス（Preparationパルス）、選択パルス（Selectionパルス）および後選択パルス（Evolutionパルス）を印加するスキャンラインを指示するデータである。
【００１８】
データ取り込みクロックＣＬＫ４２は、コモンドライバ３８およびセグメントドライバ３９がその内部でライン選択データＬＳ４１および表示データ４８を転送するためのクロックである。
フレーム開始信号ＦＳＴ４３は、書換える表示画面に対する表示データ４８の転送の開始を指示する信号であり、コモンドライバ３８およびセグメントドライバ３９は、フレーム開始信号ＦＳＴ４３に応じて内部をリセットする。
【００１９】
パルス極性制御信号ＦＲ４４は、印加電圧の極性反転信号であり、１ラインの書き込みの中間時点で反転する。コモンドライバ３８およびセグメントドライバ３９は、パルス極性制御信号ＦＲ４４に応じて出力する信号の極性を反転する。
ラインラッチ信号ＬＬＰ４５は、コモンドライバ３８におけるライン選択データの転送終了を指示する信号で、この信号に応じて転送されたライン選択データをラッチする。
データラッチ信号ＤＬＰ４６は、セグメントドライバ３９に対する表示データ４８の転送終了を指示する信号で、この信号に応じて転送された表示データ４８をラッチする。ドライバ出力オフ信号／ＤＳＰＯＦ４７は、印加電圧の強制オフ（ＯＦＦ）信号である。 表示データ４８は、表示素子１０に階調がついた画像を表示させるために、セグメントドライバ３９に送付するデータであり、階調コードを含む。そして、後に説明するようにコモンドライバ３８は各データ電極に前選択パルス、選択パルス、後選択パルスに対応する電圧を駆動する。また、階調コードを受けたセグメントドライバ３９は液晶表示素子１０の素子の階調に対応する電圧を駆動する。
【００２０】
図２は、本実施例の表示装置に含まれる、コレステリック液晶を用いた液晶表示素子１０の断面構造を示す図である。液晶表示素子１０は単色により画像を表示する液晶表示素子である。液晶表示素子１０は、吸収層１６と、下側透明基板１５と、下側電極層１４と、シール剤１８、１３と、コレステリック液晶層１７と、上側電極層１２と、上側透明基板１１とを含む。また、駆動回路１９は液晶表示素子１０を駆動する駆動回路であり、図１の駆動回路４０と同様な回路である。従って、その説明を省略する。
【００２１】
上側透明基板１１、及び、下側透明基板１５は、いずれも、透光性を有するガラス基板である。しかし、単色により画像を表示する場合は、下側ガラス基板は不透明であってもよい。また、上記では、ガラス基板としたが、ガラス基板以外にもＰＥＴ（ポリエチレンテレフタレート）やＰＣ（ポリカーボネート）などの透光性のあるフィルム基板であってもよい。なお、上側透明基板１１と下側透明基板１５間には、それらのギャップを均一に保持するためのスペーサが設けられていてもよい。スペーサとしては、例えば、樹脂製、無機酸化物製、又は、表面に熱可塑性の樹脂がコーティングされている固着スペーサが好適である。なお、スペーサの形状は例えば球体であり、スペーサにより形成される、上側透明基板１１と下側透明基板１５間のギャップは４から６μｍの範囲であることが望ましい。上記のギャップが４μｍ以下であると、コレステリック液晶層１７の反射率が低下し、液晶表示素子１０の表示が暗くなり、表示に対する高い閾値急峻性も期待できない。一方、上記のギャップが６μｍ以上であると、表示に対する高い閾値急峻性は保持できるが、表示を行うための駆動電圧が上昇してしまい、汎用部品による駆動が困難となる。
【００２２】
上側電極層１２、下側電極層１４として、一般的に、インジウム錫酸化物（ＩＴＯ：IndiumTin Oxide）の透明導電膜を使用するが、その他インジウム亜鉛酸化物（ＩＺＯ：Indium ZicOxide）等の透明導電膜を使用してもよい。
上側電極層１２は、上側透明基板１１上に形成されており、互いに平行な複数の帯状の透明電極である。
下側電極層１４は、上側透明基板１１に対向する下側透明基板１５の面上に形成されており、互いに平行な複数の帯状の透明電極である。下側電極層１４の帯状の透明電極の延在方向と、上側電極層１２の帯状の透明電極の延在方向とは、上側透明基板１１と下側透明基板１５とが対向する面に垂直な方向からみた場合に、交差している。
コレステリック液晶層１７と上側電極層１２間、及び、コレステリック液晶層１７と下側電極層１４間には、絶縁性の薄膜層が形成されている。絶縁性の薄膜層の膜厚は、０．３μ程度が望ましい。絶縁性の薄膜層の膜厚が厚いと、表示のための駆動電圧が上昇する問題が生じる。一方、絶縁性の薄膜層の膜厚が薄いと、絶縁性の薄膜層を通過するリーク電流が増加するため、消費電流が増加する問題が生じる。なお、絶縁性の薄膜層として、例えば、シリコン酸化膜の薄膜、又は、配向安定化膜として知られるポリミド樹脂、アクリル樹脂などの有機膜が採用され、それらの膜の比誘電率は、例えば、５程度である。
【００２３】
コレステリック液晶層１７は、上側透明基板１１と下側透明基板１５間のギャップに配置され、上側透明基板１１と下側透明基板１５の端部に配置されているシール剤１８、１３によって、上記ギャップ内に封止されている。
コレステリック液晶層１７は、例えば、ネマティック液晶混合物にカイラル材を１０から４０重量％（ｗｔ％）添加して形成される。ここで、カイラル材の添加量は、ネマシック液晶成分とカイラル材の合計量を１００ｗｔ％としたときの値である。
また、ネマティック液晶混合物として、周知なものを用いることができるが、誘電率異方性（Δε）が１５から２５までの範囲の材料が望ましい。誘電率異方性（Δε）が１５以下であれば、表示のための駆動電圧が上昇し、汎用部品による駆動が困難となる。一方、誘電率異方性が２５以上となると表示に対する閾値急峻性が低下し、液晶材料自体の信頼性が低下する懸念がある。
【００２４】
また、ネマティック液晶混合物の屈折率異方性（Δｎ）は、０．１８から０．２６までの範囲であることが望ましい。屈折率異方性（Δｎ）が０．１８未満であると、コレステリック液晶層１７のプレーナ状態の反射率が低下する。一方、屈折率異方性（Δｎ）が０．２６を超えると、フォーカルコニック状態での散乱反射が大きくなる。また、屈折率異方性（Δｎ）が０．２６を超えるように、ネマティック液晶混合物にカイラル材を添加すると、コレステリック液晶層１７の粘度が上昇し、表示に対する応答速度が低下する。
吸収層１６は、光を入射させる側とは反対側にある、下側透明基板１５の外面に配置されている。吸収層１６は、可視光を吸収する吸収層であり、下側透明基板１５の外面から入射される可視光を遮断する。
【００２５】
図１においては、本実施例の表示装置３０に含まれる、液晶表示素子１０は単色により画像を表示する液晶表示素子であったが、本実施例の表示装置３０は、液晶表示素子１０の代わりに、赤色、緑色、青色の３原色を使用してカラー画像を表示する液晶表示素子２０を含む表示装置であってもよい。
【００２６】
図３はコレステリック液晶を用いた液晶表示素子２０の断面構造を示す図である。液晶表示素子２０は、ＲＧＢ、すなわち、赤（約６３０ｎｍ）、緑（約５５０ｎｍ）、青（約４８０ｎｍ）に対応するコレステリック液晶パネル２１、２２、２３を積層したカラー表示可能な表示素子を含む。なお、それぞれのコレステリック液晶パネル２１、２２、２３はそれぞれ、上側透明基板２１ａ、２２ａ、２３ａ、上側電極層２１ｂ、２２ｂ、２３ｂ、コレステリック液晶層２１ｃ、２２ｃ、２３ｃ、下側電極層２１ｄ、２２ｄ、２３ｄ、及び、下側透明基板２１ｅ、２２ｅ、２３ｅを含む。そして、コレステリック液晶パネル２３の下面に吸収層２６が配置されている。
この液晶表示素子２０は、例えばＡ４判ＸＧＡ仕様で、１０２４×７６８画素を有する。ここでは１０２４本のデータ電極と７６８本のスキャン電極が設けられ、セグメントドライバ３９が１０２４本のデータ電極を、コモンドライバ３８が７６８本のスキャン電極を、駆動する。ＲＧＢの各画素に与える表示データが異なるため、Ｂｌｕｅ層用制御部２７、Ｇｒｅｅｎ層用制御部、及び、Ｒｅｄ層用制御部それぞれに含まれるセグメントドライバ３９及びコモンドライバ３８は各データ電極を独立して駆動する。画面の最上部のスキャン電極に対応するスキャンラインを０ライン目とし、画面の最下部のスキャン電極に対応するスキャンラインを７６７ライン目とする。
【００２７】
図４Ａ及び図４Ｂは、コレステリック液晶の双安定状態について説明する図である。図４Ａ、図４Ｂに示す液晶表示素子１０は、ともに、上側透明基板１１、下側透明基板１５、コレステリック液晶層１７を含む。また、黒矢印は入射光又は反射光を示す。
コレステリック液晶の安定状態には、プレーナ状態と、フォーカルコニック状態がある。また、強い電界を印加すると、すべての液晶分子が電界の向きに従うホメオトロピック状態が、コレステリック液晶内に生じる。その後、電荷の印加を停止すると、図４Ａに示すプレーナ状態又は図４Ｂに示すフォーカルコニック状態が、コレステリック液晶内に出現する。
【００２８】
プレーナ状態とは、コレステリック液晶内に、上側透明基板１１、及び、下側透明基板１５に垂直な方向に向いた液晶分子のらせんが生じた状態をいう。そのため、入射光は液晶分子のらせんにより反射する。プレーナ状態において、反射強度が最大となる光のλは、液晶の平均屈折率をｎ、らせんピッチをｐとすると、次式で与えられる。
λ＝ｎ×Ｐ
フォーカルコニック状態とは、コレステリック液晶内に、上側透明基板１１、及び、下側透明基板１５に水平な方向に向いた液晶分子のらせんが生じた状態をいう。従って、入射光は、ほんとんど反射せず下側透明基板１５に達し、その下の吸収層に吸収される。
【００２９】
図５は、一般的なコレステリック液晶の電圧−反射特性の一例を示す。横軸は、コレステリック液晶を挟む電極間に所定のパルス幅で印加されるパルス電圧の電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図５に示す実線の曲線Ｐは、初期状態がプレーナ状態のコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態のコレステリック液晶の電圧−反射率特性を示す。
コレステリック液晶に強い電界（ＶＰ１００以上）を発生させると、電界印加中は、液晶分子のらせん構造は完全にほどけて、すべての分子が電界の方向に従うホメオトロピック状態になる。次に、液晶分子がホメオトロピック状態の時に、印加電圧をＶＰ１００から所定の低電圧（例えば、ＶＦ）に急激に低下させて、液晶中の電界を急激にほぼゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。
【００３０】
一方、コレステリック液晶分子のらせん構造が解けない程度の弱い電界を印加した後の電界除去（ＶＦ１００ａ〜ＶＦ１００ｂの範囲）、あるいは強い電界を印加し、その状態から緩やかに電界を除去した場合は、コレステリック液晶分子のらせん軸は電極に平行になり、入射光を反射するフォーカルコニック状態になる。
【００３１】
また、中間的な強さの電界（ＶＦ０〜ＶＦ１００ａまたはＶＦ１００ｂ〜ＶＰ０）を印加し、急激に電界を除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。
【００３２】
図６は、本実施例において、コレステリック液晶のダイナミック駆動について説明する図である。
本実施例のダイナミック駆動に用いる駆動パルスは、前選択パルス、ＰＷＭ（Pulsewidth Modulation）化された選択パルス、後選択パルスを含む。なお、コモンドライバ３８はスキャン電極に対して＋１５ｖ電圧ドライバ、ＧＮＤ電圧ドライバ、−９ｖ電圧ドライバ、−１５ｖ電圧ドライバ、−２１ｖ電圧ドライバを接続する制御を行う。また、セグメントドライバ３９は、＋２１Ｖ電圧ドライバ及び＋９Ｖ電圧ドライバをセグメント電極に接続する制御を行う。
【００３３】
前選択パルスは、図５において説明したように、コレステリック液晶に強い電界を印加し、ホメオトロピック状態を生じさせるためのパルスである。
そうすると、前選択パルスのパルス電圧は、その平均値が図２に示すＶｐ０（＝３２Ｖ）以上であることが望ましい。そこで、コモンドライバ３８は−２１電圧ドライバをスキャン電極に接続し、セグメントドライバ３９は＋２１ｖ電圧ドライバ又は＋９Ｖ電圧ドライバをセグメント電極に接続する。
ここで、リセット期間（前選択パルス期間ともいい、時刻Ｔ１から時刻Ｔ１１で示された期間である）には、時刻Ｔ１から時刻Ｔ２までに示された凸パルスと、時刻Ｔ２から時刻Ｔ３までに示された凹パルスとを合わせて連続して１０回、印加される。すなわち、コレステリック液晶の１ライン対して順次１０個のパルスが印加される。
また、凸パルスは３０ｖから４２ｖの範囲内にある電圧を頂点とする凸型のパルスであり、凹パルスは、−３０ｖから−４２ｖの範囲内にある電圧を底部とする凹型のパルスである。なお、凸型のパルスは、期間Ｈ１において、第１の３０ｖの期間、第１の４２ｖを含み、期間Ｈ２において第２の３０ｖの期間、第２の４２ｖを含む。凹型のパルスも同様に、第１の−３０ｖの期間、第１の−４２ｖ、第２の−３０ｖの期間、第２の−４２ｖを含む。電圧が上記のように変動するのは、セグメント電極に２１ｖ電圧ドライバが接続されるときと、９ｖ電圧ドライバが接続されるときとで、セグメント電極とスキャン電極間の電圧が異なるからである。
その結果、第１の３０ｖの期間と第２の４２ｖの期間との比率は、ａ：ｂである。また、第２の３０ｖ期間と第２の４２ｖ期間はｃ：ｄである。ここで、ａ、ｂ、ｃ、ｄの説明は、選択パルスの説明とともに行う。
凹型のパルスは第１の−３０ｖの期間、第１の−４２ｖの期間を含む。そして、第１の−３０ｖの期間と第２の−４２ｖの期間との比率は、ａ：ｂである。また、第２の−３０ｖ期間と第２の−４２ｖ期間はｃ：ｄである。
【００３４】
ＰＷＭ化された選択パルスはコレステリック液晶に中間電界又は低電界を印加し、プレーナ状態かフォーカルコニック状態、あるいはそれらが混在した状態を形成するきっかけとなるパルスである。その選択パルスを発生させるため、セグメントドライバ３９は＋２１ｖ電圧ドライバ又は＋９Ｖ電圧ドライバをセグメント電極に接続する。コモンドライバ３８は＋９Ｖ電圧ドライバをスキャン電極に接続する。従って、セグメント電極に＋９Ｖ電圧ドライバが接続され、スキャン電極に＋９ｖ電圧ドライバが接続されるときには、上記２つの電極間の電圧は、０ｖとなる。
選択期間（選択パルス期間ともいい、時刻Ｔ１１から時刻Ｔ１３までの期間である）における、期間Ｈ１（時刻Ｔ１１と時刻Ｔ１２の間の期間）中のａ期間において、ＰＷＭ化された選択パルスは０ｖレベルであり、ｂ期間において、１２ｖである。また、期間Ｈ２（時刻Ｔ１２と時刻Ｔ１３の間の期間）中のｃ期間において、ＰＷＭ化された選択パルス波は１２ｖであり、ｄ期間において、０ｖレベルである。すなわち、期間Ｈ１と期間Ｈ２において、パルス幅及びパルス電圧は同じだが、極性の異なる一対の選択パルスが、スキャン電極に対して印加されていることになる。なお、上記では、パルス期間の電圧は１２ｖとしたが、一定の所定の電圧であればよい。
上記のように、選択パルスは＋１２Ｖのパルス及び−１２Ｖのパルスのほか、図２に示０Ｖの電圧印加期間を含む。この１２Ｖと０Ｖの時間的な比率を変えることにより、ホメオトロピック状態と過渡プレーナ状態の混在率が変わり、コレステリック液晶は中間調の表示をする。
【００３５】
後選択パルスは、コレステリック液晶の状態を最終的に決定するパルスである。選択パルス印加後に、状態が未確定であるコレステリック液晶部分の状態を確定させるためのパルスである。その平均値が図２に示すＶＦ１００ｂ（＝１８Ｖ）からＶＰ０（＝３２ｖ）の範囲であることが望ましい。セグメントドライバ３９は＋２１ｖ電圧ドライバ又は＋９Ｖ電圧ドライバをセグメント電極に接続する。コモンドライバ３８は−９Ｖ電圧ドライバをスキャン電極に接続する。
維持期間（後選択パルス期間ともいい、時刻Ｔ１３から時刻Ｔ２３までの期間である）において、時刻Ｔ１３から時刻Ｔ１４までに示された凸パルスと、時刻Ｔ１４から時刻Ｔ１５までに示された凹パルスと合わせて、連続して１０回、印加される。すなわち、コレステリック液晶の１ライン対して順次１０個のパルスが印加される。
凸パルスは１８ｖから３０ｖの範囲内にある電圧を頂点とする凸型のパルスであり、凹パルスは、−１８ｖから−３０ｖの範囲内にある電圧を底部とする凹型のパルスである。なお、凸型のパルスは、期間Ｈ１において、第１の１８ｖの期間、第１の３０ｖの期間を含み、期間Ｈ２において第２の１８ｖの期間、第２の３０ｖの期間を含む。また、凹パルスも、同様に、第１の−１８ｖの期間、第１の−３０ｖの期間を含み、第２の−１８ｖの期間、第２の−３０ｖの期間を含む。そして、第１の１８ｖの期間と第２の３０ｖの期間との比率は、ａ：ｂである。また、第２の１８ｖ期間と第２の３０ｖ期間はｃ：ｄである。ここで、ａ、ｂ、ｃ、ｄの説明は、選択パルスの説明において記載したものである。
凹型のパルスは第１の−１８ｖの期間、第１の−３０ｖの期間、第２の−１８ｖの期間、第２の−３０ｖの期間を含む。そして、第１の−１８ｖの期間と第２の−３０ｖの期間との比率は、ａ：ｂである。また、第２の−１８ｖ期間と第２の−３０ｖ期間はｃ：ｄである。
電圧が上記のように変動するのは、セグメント電極に２１ｖ電圧ドライバが接続されるときと、９ｖ電圧ドライバが接続されるときとで、セグメント電極とスキャン電極間の電圧が異なるからである。
【００３６】
図７は、図６に示した選択パルスとして使用可能な一対のパルスの型を示す。ここで、一対の選択パルスとは、デューティー比とパルス電圧は同じだが、極性が異なるパルスをいう。また、パルスの型とは、上記一対のパルスについて、２つのパルスの開始位置と、一対のパルスの原点との位置関係とにより分類された型、すなわち、２つのパルスの位置関係及びデューティー比の変更を行うためのパルス幅の変調方向に基づいて分類された型である。また、デューティー比とは、パルス信号において、パルス期間と、０ｖ電圧との比率をいう。
【００３７】
図７に示すＣｅｎｔｅｒ型パルスは時刻−Ｔ１に始まり時刻０に終了する凸パルスと、時刻０に始まり、時刻Ｔ１に終了する凹パルスを含む。ここで、Ｔ１は任意の時刻である。また、凸パルスの始まり時刻を−Ｔ１、凹パルスの終了時刻をＴ１としたのは、スタート時刻と終了時刻は連動することを表す。すなわち、凸パルスのパルス幅はプラス方向に変調され、凹パルスのパルス幅はマイナス方向に変調されている。なお、Ｃｅｎｔｅｒ型パルスの場合、凸パルス及び凹パルスを除く０ｖ期間が、前選択パルスと凸パルスとの間と、凹パルスと、後パルスとの間に位置する。
図７に示すＦａｒ型パルスは時刻−Ｔ１に始まり時刻−Ｔ２に終了する凸パルスと、時刻Ｔ２に始まり時刻Ｔ３に終了する凹パルスとを含む。ここで、Ｔ１、Ｔ２、Ｔ３は任意の時刻である。また、凸パルスの終了時刻を−Ｔ２、凹パルスの始まり時刻をＴ２としたのは、終了時刻と始まり時刻は連動することを表す。すなわち、凸パルスのパルス幅はマイナス方向に変調され、凹パルスのパルス幅はプラス方向に変調されている。なお、Ｆａｒ型パルスの場合、凸パルス及び凹パルスを除く０ｖ期間が、前選択パルスと凸パルスとの間と、凹パルスと、後パルスとの間に位置する。
図７に示すＨｅａｄ型パルスは時刻−Ｔ１に始まり時刻−Ｔ２に終了する凸パルスと、時刻０に始まり時刻Ｔ３に終了する凹パルスとを含む。ここで、Ｔ１、Ｔ２、Ｔ３は任意の時刻である。また、凸パルスの終了時刻−Ｔ１から時刻−Ｔ２までの時間と、凹パルスの始まり時刻０から時刻Ｔ３までの時間は、連動することを表す。すなわち、凸パルスのパルス幅はプラス方向に変調され、凹パルスのパルス幅はプラス方向に変調されている。なお、Ｈｅａｄ型パルスの場合、凸パルス及び凹パルスを除く０ｖ期間が、凸パルスと凹パルスとの間と、凹パルスと後パルスとの間に位置する。
図７に示すＴａｉｌ型パルスは時刻−Ｔ１に始まり時刻０に終了する凸パルスと、時刻Ｔ２に始まり時刻Ｔ３に終了する凹パルスとを含む。ここで、Ｔ１、Ｔ２、Ｔ３は任意の時刻である。また、凸パルスの終了時刻−Ｔ１から時刻０までの時間と、凹パルスの始まり時刻Ｔ２から時刻Ｔ３までの時間は、連動することを表す。すなわち、凸パルスのパルス幅はマイナス方向に変調され、凹パルスのパルス幅はマイナス方向に変調されている。なお、Ｔａｉｌ型パルスの場合、凸パルス及び凹パルスを除く０ｖ期間が、前選択パルスと凸パルスとの間と、凸パルスと凹パルスとの間に位置する。
なお、上記のでは０ｖ期間とは、印加電圧が０ｖの期間であるが、必ずしも、０ｖである必要はなく、図２のＶＦ０（＝６Ｖ）程度以下であってもよい。
【００３８】
選択パルスを、Ｃｅｎｔｅｒ型パルス、Ｆａｒ型パルス、Ｈｅａｄ型パルス、Ｔａｉｌ型パルスの内、いずれの型に設定しても、パルス電圧は＋１２ｖ又は−１２ｖであり、コレステリック液晶において、ホメオトロピック状態をプレーナ状態又はフォーカルコニック状態に変化させるにはいたらない。
しかし、＋１２ｖのパルスと−１２ｖのパルスの間、前選択パルスと＋１２ｖのパルスとの間、−１２ｖのパルスと後選択パルスの間に、図２に示すＶＦ０以下（図７ではほぼ０ｖを示している）の電圧印加期間を設けた場合、ホメオトロピック状態をプレーナ状態又はフォーカルコニック状態が、コレステリック液晶の一部に発生する。そうすると、コレステリック液晶は、中間調の表示をする。
ただし、後に図１４に示すように、パルス幅が同じであっても、コレステリック液晶に印加するパルス型によって、中間調の明度に差異が生じる。すなわち、印加するパルスのデューティー比が同じでも、コレステリック液晶に形成される中間調の明度に差異が生じることになる。
上記のようになるのは、図２に示すＶＦ０（図７ではほぼ０ｖを示している）の電圧印加期間が、選択パルスのどの位置にあるかによって、ホメオトロピック状態からプレーナ状態又はフォーカルコニック状態に変化する程度が異なるからと推測される。
【００３９】
図８は、前選択パルス、選択パルス、後選択パルスを実現するのに必要な電圧ドライバを示す。
図８に示す電圧ドライバは、＋２１ｖ電圧ドライバ、＋１５ｖ電圧ドライバ、＋９ｖ電圧ドライバ、グランド（ＧＮＤ）電圧ドライバ、−９ｖ電圧ドライバ、−１５ｖ電圧ドライバ、−２１ｖ電圧ドライバである。図８に示す電圧ドライバは、前選択パルス、選択パルス、後選択パルスを形成する電圧をドライブする電圧ドライバである。
図９は、前選択パルス、選択パルス、後選択パルス各々で使用する電圧を発生させるための、電圧ドライバの組合せを示す。
前選択パルスにおける、電圧４２ｖ及び電圧−４２ｖは＋２１ｖ電圧ドライバと、−２１ｖ電圧ドライバとから発生する。また、電圧３０ｖは＋２１ｖ電圧ドライバと−９ｖ電圧ドライバとから発生し、電圧−３０ｖは−２１ｖ電圧ドライバと９ｖ電圧ドライバとから発生する。そうすると、その平均電圧は、図８の矢印６１で示すように３６ｖとなる。
後選択パルスにおける、電圧１８ｖ及び電圧−１８ｖは＋９ｖ電圧ドライバと−９ｖ電圧ドライバとから発生する。電圧３０ｖ及び電圧−３０は前選択パルスにおけるのと同様に発生する。そうすると、その平均電圧は、図８の矢印６２で示すように、２４ｖとなる。
選択パルスにおける、電圧１２ｖ及び電圧−１２ｖは＋２１ｖ電圧ドライバと＋９ｖ電圧ドライバから発生する。電圧０ｖは＋９ｖ電圧ドライバ同士から発生し、電圧−０ｖは＋２１ｖ電圧ドライバ同士から発生する。
いずれの選択パルスもコレステリック液晶に印加されていないときには非選択状態となり、＋６ｖ又は−６ｖの電圧が印加される。そして、電圧＋６Ｖは＋２１ｖ電圧ドライバと＋１５ｖ電圧ドライバにより発生する。また、電圧−６ｖは＋９ｖ電圧ドライバと＋１５ｖ電圧ドライバにより発生する。
【００４０】
なお、図９において、選択パルスがＯＮの場合とは、図６のＨ１の期間中、選択パルスが＋１２ｖを維持し、Ｈ１の期間中、選択パルスが−１２ｖを維持することをいう。後に示すように、選択パルスを、選択パルスがＯＮという条件に設定すると、コレステリック液晶の明度は最大、すなわち、白となる。一方、選択パルスがＯＦＦの場合とは、図６のＨ１期間中、選択パルスは０ｖであり、Ｈ２期間中、選択パルスは０ｖであることをいう。後に示すように、選択パルスを、選択パルスがＯＦＦという条件に設定すると、コレステリック液晶の明度は最小、すなわち、黒となる。
【００４１】
Ｓｅｌｅｃｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆとは、図６に示す選択パルス期間中のＨ１期間をいい、Ｓｅｌｅｃｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆとは、図６のＨ２期間をいう。
また、Ｐｒｅｐａｒａｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆとは、図６に示す時刻Ｔ１からＴ２の期間中、最初の１／２の期間をい、Ｐｒｅｐａｒａｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆとは、その次の１／２の期間をいう。なお、選択パルスがＯＮの場合には、Ｐｒｅｐａｒａｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆ中、前選択パルスは＋４２ｖを維持し、Ｐｒｅｐａｒａｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆ中、前選択パルスは＋３０ｖを維持する。一方、選択パルスがＯＦＦの場合には、Ｐｒｅｐａｒａｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆ中、前選択パルスは＋３０ｖを維持し、Ｐｒｅｐａｒａｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆ中、前選択パルスは＋４２ｖを維持する。
さらに、Ｅｖｏｌｕｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆとは、図６に示す時刻Ｔ１３からＴ１４の期間中、最初の１／２の期間をい、Ｅｖｏｌｕｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆとは、その次の１／２の期間をいう。なお、選択パルスがＯＮの場合には、Ｅｖｏｌｕｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆ中、後選択パルスは＋１８ｖを維持し、Ｅｖｏｌｕｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆ中、後選択パルスは＋３０ｖを維持する。Ｅｖｏｌｕｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆ中、後選択パルスは＋３０ｖを維持し、Ｅｖｏｌｕｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆ中、後選択パルスは＋１８ｖを維持する。
この前選択パルスと後選択パルスは、図中では毎ラインで極性反転を行っているが、実際には数ライン周期で極性反転し、消費電力の増加を防ぐのが好ましい。
また、Ｎｏｎ−Ｓｅｌｅｃｔｉｏｎ Ｆｉｒｓｔ−ｈａｌｆとは、非選択状態であって、図６に示すＨ１期間に相当する期間をいう、Ｓｅｌｅｃｔｉｏｎ Ｓｅｃｏｎｄ−ｈａｌｆとは、非選択状態であって、図６のＨ２期間に相当する期間をいう。
【００４２】
図１０は、選択パルスにＣｅｎｔｅｒ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。
図１０に示す各図において、時刻Ｔ１から時刻Ｔ２までに相当する期間における前選択パルスの電圧又は極性、時刻Ｔ１１から時刻Ｔ１３までに相当する期間選択パルスにおける選択パルスの電圧又は極性、時刻Ｔ１３から時刻Ｔ１４までに相当する期間における後選択パルスの電圧又は極性が示されている。すなわち、時刻Ｔ１から時刻Ｔ２までに相当する期間、又は時刻Ｔ１１から時刻Ｔ１３までに相当する期間、又は時刻Ｔ１３から時刻Ｔ１４までに相当する期間に対応して、１ライン目又は２ライン目が表示されており、それぞれ１２クロック周期を含む。
図１０の上から第１番目の図では、１ライン目の前半において、前選択パルス、選択パルス、後選択パルスはプラス極性、後半において、前選択パルス及び後選択パルスはプラス極性であるが、選択パルスはマイナス極性であることを示す。２ライン目の前半において、前選択パルス、選択パルス、後選択パルスはマイナス極性、後半において、前選択パルス及び後選択パルスはマイナス極性であるが、選択パルスはプラス極性であることを示す。前選択パルス、選択パルス、後選択パルスの極性は、各クロック毎に変更可能である。
【００４３】
図１０の上から第２番目の図は、コレステリック液晶に白を表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは４２ｖ、選択パルスは１２ｖ、後選択パルスは３０ｖを示す。１ライン目の後半において、前選択パルスは３０ｖ、選択パルスは−１２ｖ、後選択パルスは１８ｖを示す。２ライン目の前半において、前選択パルスは−４２ｖ、選択パルスは−１２ｖ、後選択パルスは−３０ｖを示す。２ライン目の後半において、前選択パルスは−３０ｖ、選択パルスは１２ｖ、後選択パルスは−１８ｖを示す。
【００４４】
図１０の上から第３番目の図は、コレステリック液晶に黒を表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは３０ｖ、選択パルスは０ｖ、後選択パルスは１８ｖを示す。１ライン目の後半において、前選択パルスは４２ｖ、選択パルスは０ｖ、後選択パルスは３０ｖを示す。２ライン目の前半において、前選択パルスは−３０ｖ、選択パルスは０ｖ、後選択パルスは−１８ｖを示す。２ライン目の後半において、前選択パルスは−４２ｖ、選択パルスは０ｖ、後選択パルスは−３０ｖを示す。
【００４５】
図１０の上から第４番目の図は、コレステリック液晶に白に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは４クロックにわたり３０ｖ、２クロックにわたり４２Ｖを示す。また、選択パルスは４クロックにわたり０ｖ、２クロックにわたり１２Ｖを示す。後選択パルスは４クロックにわたり１８ｖ、２クロックにわたり３０Ｖを示す。１ライン目の後半において、前選択パルスは２クロックにわたり３０ｖ、４クロックにわたり４２ｖを示す。選択パルスは２クロックにわたり−１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり１８ｖ、４クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−４２ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり−１２ｖを示す。後選択パルスは４クロックにわたり−１８ｖ、２クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−４２ｖを示す。選択パルスは２クロックにわたり１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり−１８ｖ、４クロックにわたり−３０ｖを示す。
【００４６】
図１０の上から第５番目の図は、コレステリック液晶に白と黒との中間のグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは３クロックにわたり３０ｖ、３クロックにわたり４２Ｖを示す。また、選択パルスは３クロックにわたり０ｖ、３クロックにわたり１２Ｖを示す。後選択パルスは３クロックにわたり１８ｖ、３クロックにわたり３０Ｖを示す。１ライン目の後半において、前選択パルスは３クロックにわたり３０ｖ、３クロックにわたり４２ｖを示す。選択パルスは３クロックにわたり−１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり１８ｖ、３クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−４２ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり−１２ｖを示す。後選択パルスは３クロックにわたり−１８ｖ、３クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−４２ｖを示す。選択パルスは３クロックにわたり１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり−１８ｖ、３クロックにわたり−３０ｖを示す。
【００４７】
図１０の上から第６番目の図は、コレステリック液晶に黒に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは２クロックにわたり３０ｖ、４クロックにわたり４２Ｖを示す。また、選択パルスは２クロックにわたり０ｖ、４クロックにわたり１２Ｖを示す。後選択パルスは２クロックにわたり１８ｖ、４クロックにわたり３０Ｖを示す。１ライン目の後半において、前選択パルスは４クロックにわたり３０ｖ、２クロックにわたり４２ｖを示す。選択パルスは４クロックにわたり−１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり１８ｖ、２クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−４２ｖを示す。選択パルスは２クロックにわたり０ｖ、４クロックにわたり−１２ｖを示す。後選択パルスは２クロックにわたり−１８ｖ、４クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−４２ｖを示す。選択パルスは４クロックにわたり１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり−１８ｖ、２クロックにわたり−３０ｖを示す。
【００４８】
図１１は、選択パルスにＦａｒ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。図１１における１ライン目、２ライン目は、図１０における１ライン目、２ライン目と同様であるため、説明を省略する。また、図１１の上から１番目の図、２番目の図、及び、３番目の図は、図１０の上から１番目の図、２番目の図、及び、３番目の図と同様である。このことは、Ｆａｒ型においても、前選択パルスの極性の変化、選択パルスの極性の変化、後選択パルスの極性の変化は同様であることを示す。また、Ｆａｒ型においても、白又は黒をコレステリック液晶に表示させるときには、前選択パルスの電圧の変化、選択パルスの電圧の変化、後選択パルスの電圧の変化は同様であることを示す。
【００４９】
図１１の上から第４番目の図は、コレステリック液晶に白に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは２クロックにわたり４２ｖ、４クロックにわたり３０ｖを示す。また、選択パルスは２クロックにわたり１２Ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり３０Ｖ、４クロックにわたり１８ｖを示す。１ライン目の後半において、前選択パルスは４クロックにわたり４２ｖ、２クロックにわたり３０ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり−１２ｖを示す。後選択パルスは４クロックにわたり３０ｖ、２クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは２クロックにわたり−４２ｖ、４クロックにわたり−３０ｖを示す。選択パルスは２クロックにわたり−１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは４クロックにわたり−４２ｖ、２クロックにわたり−３０ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり１２ｖを示す。後選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−１８ｖを示す。
【００５０】
図１１の上から第５番目の図は、コレステリック液晶に白と黒との中間のグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは３クロックにわたり４２ｖ、３クロックにわたり３０Ｖを示す。また、選択パルスは３クロックにわたり１２ｖ、３クロックにわたり０Ｖを示す。後選択パルスは３クロックにわたり３０ｖ、３クロックにわたり１８Ｖを示す。１ライン目の後半において、前選択パルスは３クロックにわたり４２ｖ、３クロックにわたり３０ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり−１２ｖを示す。後選択パルスは３クロックにわたり３０ｖ、３クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは３クロックにわたり−４２ｖ、３クロックにわたり−３０ｖを示す。選択パルスは３クロックにわたり−１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは３クロックにわたり−４２ｖ、３クロックにわたり−３０ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり１２ｖを示す。後選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−１８ｖを示す。
【００５１】
図１１の上から第６番目の図は、コレステリック液晶に黒に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは４クロックにわたり４２Ｖ、２クロックにわたり３０ｖを示す。また、選択パルスは４クロックにわたり１２ｖ、２クロックにわたり０Ｖを示す。後選択パルスは４クロックにわたり３０ｖ、２クロックにわたり１８Ｖを示す。１ライン目の後半において、前選択パルスは２クロックにわたり４２ｖ、４クロックにわたり３０ｖを示す。選択パルスは２クロックにわたり−０ｖ、４クロックにわたり−１２ｖを示す。後選択パルスは２クロックにわたり３０ｖ、４クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは４クロックにわたり−４２ｖ、２クロックにわたり−３０ｖを示す。選択パルスは４クロックにわたり−１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは２クロックにわたり−４２ｖ、４クロックにわたり−３０ｖを示す。選択パルスは２クロックにわたり０ｖ、４クロックにわたり１２ｖを示す。後選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−１８ｖを示す。
【００５２】
図１２は、選択パルスにＨｅａｄ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。図１２における１ライン目、２ライン目は、図１０における１ライン目、２ライン目と同様であるため、説明を省略する。また、図１２の上から１番目の図、２番目の図、及び、３番目の図は、図１０の上から１番目の図、２番目の図、及び、３番目の図と同様である。このことは、Ｈｅａｄ型においても、前選択パルスの極性の変化、選択パルスの極性の変化、後選択パルスの極性の変化は同様であることを示す。また、Ｈｅａｄ型においても、白又は黒をコレステリック液晶に表示させるときには、前選択パルスの電圧の変化、選択パルスの電圧の変化、後選択パルスの電圧の変化は同様であることを示す。
【００５３】
図１２の上から第４番目の図は、コレステリック液晶に白に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは２クロックにわたり４２ｖ、４クロックにわたり３０ｖを示す。また、選択パルスは２クロックにわたり１２Ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり３０Ｖ、４クロックにわたり１８ｖを示す。１ライン目の後半において、前選択パルスは２クロックにわたり３０ｖ、４クロックにわたり４２ｖを示す。選択パルスは２クロックにわたり−１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり１８ｖ、４クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは２クロックにわたり−４２ｖ、４クロックにわたり−３０ｖを示す。選択パルスは２クロックにわたり−１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−４２ｖを示す。選択パルスは２クロックにわたり１２ｖ、４クロックにわたり０ｖを示す。後選択パルスは２クロックにわたり−１８ｖ、４クロックにわたり−３０ｖを示す。
【００５４】
図１２の上から第５番目の図は、コレステリック液晶に白と黒との中間のグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは３クロックにわたり４２ｖ、３クロックにわたり３０Ｖを示す。また、選択パルスは３クロックにわたり１２ｖ、３クロックにわたり０Ｖを示す。後選択パルスは３クロックにわたり３０ｖ、３クロックにわたり１８Ｖを示す。１ライン目の後半において、前選択パルスは３クロックにわたり３０ｖ、３クロックにわたり４２ｖを示す。選択パルスは３クロックにわたり−１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり１８ｖ、３クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは３クロックにわたり−４２ｖ、３クロックにわたり−３０ｖを示す。選択パルスは３クロックにわたり−１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−４２ｖを示す。選択パルスは３クロックにわたり１２ｖ、３クロックにわたり０ｖを示す。後選択パルスは３クロックにわたり−１８ｖ、３クロックにわたり−３０ｖを示す。
【００５５】
図１２の上から第６番目の図は、コレステリック液晶に黒に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは４クロックにわたり４２Ｖ、２クロックにわたり３０ｖを示す。また、選択パルスは４クロックにわたり１２ｖ、２クロックにわたり０Ｖを示す。後選択パルスは４クロックにわたり３０ｖ、２クロックにわたり１８Ｖを示す。１ライン目の後半において、前選択パルスは４クロックにわたり３０ｖ、２クロックにわたり４２ｖを示す。選択パルスは４クロックにわたり−１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり１８ｖ、２クロックにわたり３０ｖを示す。２ライン目の前半において、前選択パルスは４クロックにわたり−４２ｖ、２クロックにわたり−３０ｖを示す。選択パルスは４クロックにわたり−１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−１８ｖを示す。２ライン目の後半において、前選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−４２ｖを示す。選択パルスは４クロックにわたり１２ｖ、２クロックにわたり０ｖを示す。後選択パルスは４クロックにわたり−１８ｖ、２クロックにわたり−３０ｖを示す。
【００５６】
図１３は、選択パルスにＴａｉｌ型を使用する場合において、前選択パルス、選択パルス、後選択パルスの状態の１例を示す図である。図１３における１ライン目、２ライン目は、図１０における１ライン目、２ライン目と同様であるため、説明を省略する。また、図１３の上から１番目の図、２番目の図、及び、３番目の図は、図１３の上から１番目の図、２番目の図、及び、３番目の図と同様である。このことは、Ｔａｉｌ型においても、前選択パルスの極性の変化、選択パルスの極性の変化、後選択パルスの極性の変化は同様であることを示す。また、Ｔａｉｌ型においても、白又は黒をコレステリック液晶に表示させるときには、前選択パルスの電圧の変化、選択パルスの電圧の変化、後選択パルスの電圧の変化は同様であることを示す。
【００５７】
図１３の上から第４番目の図は、コレステリック液晶に白に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは４クロックにわたり３０ｖ、２クロックにわたり４２ｖを示す。また、選択パルスは４クロックにわたり０Ｖ、２クロックにわたり１２ｖを示す。後選択パルスは４クロックにわたり１８Ｖ、２クロックにわたり３０ｖを示す。１ライン目の後半において、前選択パルスは４クロックにわたり４２ｖ、２クロックにわたり３０ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり−１２ｖを示す。後選択パルスは４クロックにわたり３０ｖ、２クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−４２ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり−１２ｖを示す。後選択パルスは４クロックにわたり−１８ｖ、２クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは４クロックにわたり−４２ｖ、２クロックにわたり−３０ｖを示す。選択パルスは４クロックにわたり０ｖ、２クロックにわたり１２ｖを示す。後選択パルスは４クロックにわたり−３０ｖ、２クロックにわたり−１８ｖを示す。
【００５８】
図１３の上から第５番目の図は、コレステリック液晶に白と黒との中間のグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは３クロックにわたり３０ｖ、３クロックにわたり４２Ｖを示す。また、選択パルスは３クロックにわたり０ｖ、３クロックにわたり１２Ｖを示す。後選択パルスは３クロックにわたり１８ｖ、３クロックにわたり３０Ｖを示す。１ライン目の後半において、前選択パルスは３クロックにわたり４２ｖ、３クロックにわたり３０ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり−１２ｖを示す。後選択パルスは３クロックにわたり３０ｖ、３クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−４２ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり−１２ｖを示す。後選択パルスは３クロックにわたり−１８ｖ、３クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは３クロックにわたり−４２ｖ、３クロックにわたり−３０ｖを示す。選択パルスは３クロックにわたり０ｖ、３クロックにわたり１２ｖを示す。後選択パルスは３クロックにわたり−３０ｖ、３クロックにわたり−１８ｖを示す。
【００５９】
図１３の上から第６番目の図は、コレステリック液晶に黒に近いグレイを表示させるための前選択パルスの電圧、選択パルスの電圧、後選択パルスの電圧を示す。
１ライン目の前半において、前選択パルスは２クロックにわたり３０Ｖ、４クロックにわたり４２ｖを示す。また、選択パルスは２クロックにわたり０ｖ、４クロックにわたり１２Ｖを示す。後選択パルスは２クロックにわたり１８ｖ、４クロックにわたり３０Ｖを示す。１ライン目の後半において、前選択パルスは２クロックにわたり４２ｖ、４クロックにわたり３０ｖを示す。選択パルスは２クロックにわたり０ｖ、４クロックにわたり−１２ｖを示す。後選択パルスは２クロックにわたり３０ｖ、４クロックにわたり１８ｖを示す。２ライン目の前半において、前選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−４２ｖを示す。選択パルスは２クロックにわたり０ｖ、４クロックにわたり−１２ｖを示す。後選択パルスは２クロックにわたり−１８ｖ、４クロックにわたり−３０ｖを示す。２ライン目の後半において、前選択パルスは２クロックにわたり−４２ｖ、４クロックにわたり−３０ｖを示す。選択パルスは２クロックにわたり０ｖ、４クロックにわたり１２ｖを示す。後選択パルスは２クロックにわたり−３０ｖ、４クロックにわたり−１８ｖを示す。
【００６０】
図１４は、Ｃｅｎｔｅｒ型、Ｆａｒ型、Ｈｅａｄ型、Ｔａｉｌ型の選択パルスについて、デューティー比と、明度についてプロットしたグラフである。
図１４のグラフの横軸はデューティー比（％）を示し、図１４のグラフの縦軸はコレステリック液晶の規格化した明度を示す。また、黒菱形はＣｅｎｔｅｒ型の選択パルスを示し、白四角はＦａｒ型の選択パルスを示し、黒三角はＨｅａｄ型の選択パルスを示し、×はＴａｉｌ型の選択パルスを示す。
デューティー比（％）０においては、いずれのパルス型においても、明度は０である。デューティー比（％）０．２においては、すべてのパルス型に対して明度は、０から０．０５までの明度範囲にある。
デューティー比（％）０．３においては、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスの順に、そのパルス型を用いた場合の明度を表すと、約０．１３、約０．０３、約０．０４、約０．１である。
デューティー比（％）０．４においては、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスの順に、そのパルス型を用いた場合の明度を表すと、約０．４７、約０．０５、約０．１９、約０．３である。
デューティー比（％）０．５においては、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスの順に、そのパルス型を用いた場合の明度を表すと、約０．８２、約０．１２、約０．５０、約０．６４である。
デューティー比（％）０．６においては、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスの順に、そのパルス型を用いた場合の明度を表すと、約０．９６、約０．３６、約０．８１、約０．９０である。
デューティー比（％）０．７においては、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスの順に、そのパルス型を用いた場合の明度を表すと、約０．９７、約０．７、約０．９６、約０．９６である。
デューティー比（％）０．８以上となる場合には、Ｃｅｎｔｅｒ型の選択パルス、Ｆａｒ型の選択パルス、Ｈｅａｄ型の選択パルス、Ｔａｉｌ型の選択パルスのいずれにおいても明度は０．９６以上となる。
ここで、明度が１側に近づくほど白に近くなり、明度が０側に近づく程黒に近づく。
【００６１】
図１５は、異なるタイプのＰＷＭ化された選択パルスを併用して、８階調を形成した例を示す。
図１５において、デューティー比に対する明度を示すグラフと、明度に対応する画像の階調及びその階調を表すコード表を示す。
デューティー比に対する明度を示すグラフの縦軸は規格化された明度を、横軸はデューティー比を表す。また、上記のグラフにおいて、黒三角はＨｅａｄ型のＰＷＭ化された選択パルスを表し、×はＴａｉｌ型のＰＷＭ化された選択パルスを表す。
【００６２】
上記、グラフ及び、コード表によれば、コレステリック液晶の階調に対して、以下のような割り付けが行われる。
階調０（コード０００）について、明度０から０．１が対応し、デューティー比０選択パルスが対応する。デューティー比０なので，ＰＷＭのタイプは区別がない。
階調１（コード００１）について、明度約０．２が対応し、デューティー比０．４のＨｅａｄ型の選択パルスが対応する。
階調２（コード０１０）について、明度約０．３が対応し、デューティー比０．４のＴａｉｌ型の選択パルスが対応する。
階調３（コード０１１）について、明度約０．５が対応し、デューティー比０．５のＨｅａｄ型の選択パルスが対応する。
階調４（コード１００）について、明度約０．６５が対応し、デューティー比０．５のＴａｉｌ型の選択パルスが対応する。
階調５（コード１０１）について、明度約０．８が対応し、デューティー比０．６のＨｅａｄ型の選択パルスが対応する。
階調６（コード１１０）について、明度約０．９が対応し、デューティー比０．６のＴａｉｌ型の選択パルスが対応する。
階調７（コード１１１）について、明度約０．９７が対応し、デューティー比１．０の選択パルスが対応する。デューティー比１．０なので，ＰＷＭのタイプは区別がない。
【００６３】
なお、上記では、Ｈｅａｄ型の選択パルス及びＴａｉｌ型の選択パルスを組み合わせることにより、８階調を形成した。しかし、Ｃｅｎｔｅｒ型の選択パルスや、Ｆａｒ型の選択パルスも含む、いずれかの型の選択パルスを複数組み合わせて８階調を形成してもよい。
なお、図１５に示すコード表は、図１の示す表示装置３０の制御回路３７に記憶されている。そこで、制御回路に画像データが入力されると、制御回路３７は画像データの内の階調データを読み取り、その階調にあったコード信号を出力する。そのコード信号を受け取ったセグメントドライバ３９は、そのコード信号に対応したパルスタイプ及びデューティータイプを有する選択パルスをコレステリック液晶の所定のラインに印加する。
【００６４】
図１６は、異なるタイプのＰＷＭ化された選択パルスを併用して、１６階調を形成した例を示す。
図１６において、デューティー比に対する明度を示すグラフと、明度に対応する画像の階調及びその階調を表すコード表を示す。
デューティー比に対する明度を示すグラフの縦軸は規格化された明度を、横軸はデューティー比を表す。また、上記のグラフにおいて、黒三角はＨｅａｄ型のＰＷＭ化された選択パルスを表し、×はＴａｉｌ型のＰＷＭ化された選択パルスを表す。
【００６５】
上記、グラフ及び、コード表によれば、コレステリック液晶の階調に対して、以下のような割り付けが行われる。
階調０（コード００００）について、明度０が対応し、デューティー比０の選択パルスが対応する。デューティー比０なので，ＰＷＭのタイプは区別がない。
階調１（コード０００１）について、明度約０．０２が対応し、デューティー比０．２のＨｅａｄ型の選択パルスが対応する。
階調２（コード００１０）について、明度約０．０５が対応し、デューティー比０．３のＨｅａｄ型の選択パルスが対応する。
階調３（コード００１１）について、明度約０．０９が対応し、デューティー比０．３のＴａｉｌ型の選択パルスが対応する。
階調４（コード０１００）について、明度約０．２が対応し、デューティー比０．４のＨｅａｄ型の選択パルスが対応する。
階調５（コード０１０１）について、明度約０．３が対応し、デューティー比０．４のＴａｉｌ型の選択パルスが対応する。
階調６（コード０１１０）について、明度約０．３５が対応し、デューティー比０．４５のＨｅａｄ型の選択パルスが対応する。
階調７（コード０１１１）について、明度約０．４２が対応し、デューティー比０．４５のＴａｉｌ型の選択パルスが対応する。
【００６６】
階調８（コード１０００）について、明度０．５が対応し、デューティー比０．５のＨｅａｄ型の選択パルスが対応する。
階調９（コード１００１）について、明度約０．５８が対応し、デューティー比０．５のＴａｉｌ型の選択パルスが対応する。
階調１０（コード１０１０）について、明度約０．６５が対応し、デューティー比０．５のＨｅａｄ型の選択パルスが対応する。
階調１１（コード１０１１）について、明度約０．７５が対応し、デューティー比０．５５のＴａｉｌ型の選択パルスが対応する。
階調１２（コード１１００）について、明度約０．８が対応し、デューティー比０．６のＨｅａｄ型の選択パルスが対応する。
階調１３（コード１１０１）について、明度約０．９が対応し、デューティー比０．６のＴａｉｌ型の選択パルスが対応する。
階調１４（コード１１１０）について、明度約０．９５が対応し、デューティー比０．７のＨｅａｄ型の選択パルスが対応する。
階調１５（コード１１１１）について、明度約１．０が対応し、デューティー比１．０の選択パルスが対応する。デューティー比１．０なので，ＰＷＭのタイプは区別がない。
【００６７】
なお、上記では、Ｈｅａｄ型の選択パルス及びＴａｉｌ型の選択パルスを組み合わせることにより、１６階調を形成した。しかし、Ｃｅｎｔｅｒ型の選択パルスや、Ｆａｒ型の選択パルスも含む、いずれかの型の選択パルスを複数組み合わせて１６階調を形成してもよい。
なお、図１６に示すコード表は、図１の示す表示装置３０の制御回路３７に記憶されている。そこで、制御回路に画像データが入力されると、制御回路３７は画像データの内の階調データを読み取り、その階調にあったコード信号を出力する。そのコード信号を受け取ったセグメントドライバ３９は、そのコード信号に対応したパルスタイプ及びデューティータイプを有する選択パルスをコレステリック液晶の所定のラインに印加する。
【００６８】
図１７は、図１の表示装置３０にて行われる画面の書き換え方法について説明するフローチャートである。
表示装置３０に対して書き換え指示がなされると、次のような工程を実行することにより、表示装置は画面の書き換えを行う。
画像データ入力工程１０１：表示装置３０の駆動回路４０は、画像データ５０を制御回路３７により受ける工程を行う。
画像データ毎に階調コードを決定する工程１０２：制御回路３７は読み込まれた画像データに含まれる階調データを読み取り、図１５又は図１６に示された、階調を表すコード表によって、各画像データについて階調コードを決定する。制御回路３７は、液晶表示素子１０に画像を表示するために、階調コードを含んだ表示データ４８をセグメントドライバ３９に送付する。一方、制御回路３７は、ライン選択データＬＳ４１をコモンドライバ３８に送付する。制御回路３７はコモンドライバ３８及びセグメントドライバ３９にとって、前選択パルス、選択パルス、後選択パルスを実現するため、どの電圧ドライバを電極に接続するかについて指示する指示回路となる。すなわち、制御回路３７は液晶表示素子１０又は液晶表示素子２０の画素の階調に応じて、＋１２ｖパルスと−１２ｖパルスとを含むパルス型と、上記２つのパルスのデューティー比を選択し、電圧ドライバに選択結果を指示する指示回路となる。
階調コードに基づき、表示データ毎に選択パルスパターンを選択する工程１０３：セグメントドライバ３９は、階調コードをうけとると、階調コードに対応する選択パルスを選択し、選択した選択パルスを出力する。ここで、選択した選択パルスは、例えば、図１５に示す８階調の場合には、Ｈｅａｄ型又はＴａｉｌ型であり、所定のデューティー比を有するパルスである。
画面書き換え実行工程１０４：コモンドライバ３８及びセグメントドライバ３９は、それぞれが選択した選択パルス及びそのパルスに関するパルス電圧に基づき、液晶表示素子１０の電極に、選択パルスを印加する。その結果、液晶表示素子１０の画面書き換えが行われる。
【００６９】
以上より、前選択パルス、選択パルス、後選択パルスの組が、スキャンラインの位置を代えながら順次印加される。よって、１ラインあたりの選択パルスの印加時間で、書き換えが行われる。そのため、ＸＧＡ仕様の高精細サイズの表示素子であっても、１ｍｓ×７６８＝０．７７秒程度の速度で書き換えを行うことができる。
さらに、コレステリック液晶に階調を選択パルスのデューティー比によって決定するため、選択パルスの形成の際、例えば、セグメントドライバ３９の電圧ドライバを２１ｖ電圧ドライバ、９ｖ電圧ドライバに限定することができ、電源ドライバの増加なしに、選択パスルの形成が行われる。その結果、コレステリック液晶とその駆動回路４０の消費電力を低減することができる。
なお、選択パルスに対するパルスタイプが一種類であるときには、図１４、図１５、図１６を参照すると、コレステリック液晶に複数の階調を表示する際に、選択パルスのデューティー比を細かく調整することになる。しかし、パルスタイプが異なればデューティー比が同じであっても、異なる階調を実現できるため、複数種類のパルスタイプを組み合わせると、細かいデューティー比の調整をすることなく、コレステリック液晶に複数の階調を表示させることができる。
【００７０】
以下に本発明の特徴を付記する。
（付記１）
コレステリック液晶層と、前記コレステリック液晶層を挟み、画素部分に電圧を印加する電極とを有する表示素子と、
前記電極に極性の異なる第１パルス及び第２パルスを印加可能な電圧ドライバと、
前記画素の階調に応じて、所定期間内における前記第１パルスの位置及び前記第２パルスの位置を、前記電圧ドライバに指示する指示回路と、を備えることを特徴とする表示装置。
（付記２）
前記指示回路は、さらに、前記所定期間内における前記第１パルスのデューティー比及び前記第２パルスのデューティー比を選択することを特徴とする付記１記載の表示装置。
（付記３）
前記画素部分が表示可能な階調が、前記位置の変更を行うための、前記第１パルスのパルス幅の変調の方向及び前記第２パルスのパルス幅の変調の方向の組合せの内、２種類以上の組合せと、前記第１パルスのデューティー比及び前記第２パルスのデューティー比と、により設定されていることを特徴とする付記２記載の表示装置。
（付記４）
前記所定期間内における前記第１パルスのパルス幅の変調方向及び前記第２パルスのパルス幅の変調方向の組合せは、
前記第１パルスと前記第２パルスの境界部を基準としたとき、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、及び、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せが含まれることを特徴とする付記３記載の表示装置。
（付記５）
前記境界部は、前記選択期間の中心に位置することを特徴とする付記４記載の表示装置。
（付記６）
前記表示素子において、
前記電極は、前記コレステリック液晶層を挟み、互いに交差する帯状の第１帯電極及び第２帯電極を含み、
前記所定期間において、前記第１帯電極と前記第２帯電極間に前記極性の異なる第１パルス及び第２パルスが印加されることを特徴とする付記１記載の表示装置。
（付記７）
前記電圧ドライバは、
前記所定期間より以前において、前記コレステリック液晶層をホメオトロピック状態とするパルス電圧を含むリセットパルスを印加し、
前記所定期間において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を制御するパルス電圧を有する、前記第１パルス及び前記第２パルスを印加し、
前記所定期間より以後において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を確立するためのパルス電圧を含む維持パルスを印加することを特徴とする付記１記載の表示装置。
（付記８）
前記表示素子は、
青を表示する青表示素子と、
緑を表示する緑表示素子と、
赤を表示する赤表示素子と、を含み、
前記電圧ドライバは
前記青表示素子の青画素に接続する電極に極性の異なる第１青パルス及び第２青パルスを含む青パルスの組合せを印加可能な青電圧ドライバと、
前記緑表示素子の緑画素に接続する電極に極性の異なる第１緑パルス及び第２緑パルスを含む緑パルスの組合せを印加可能な緑電圧ドライバと、
前記赤表示素子の赤画素に接続する電極に極性の異なる第１赤パルス及び第２赤パルスを含む赤パルスの組合せを印加可能な赤電圧ドライバと、を含み、
前記指示回路は、
前記青画素の階調に応じて、所定期間内における前記第１青パルスの中心位置及び前記第２青パルスの中心位置と、前記第１青パルスのデューティー比及び前記第２青パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する青指示回路と、
前記緑画素の階調に応じて、所定期間内における前記第１緑パルスの中心位置及び前記第２緑パルスの中心位置と、前記第１緑パルスのデューティー比及び前記第２緑パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する緑指示回路と、
前記赤画素の階調に応じて、所定期間内における前記第１赤パルスの中心位置及び前記第２赤パルスの中心位置と、前記第１赤パルスのデューティー比及び前記第２赤パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する赤指示回路と、を備えることを特徴とする付記２記載の表示装置。
（付記９）
前記第１青パルスのデューティー比及び第２青パルスのデューティー比、前記第１緑パルスのデューティー比及び第２緑パルスのデューティー比、前記第１赤パルスのデューティー比及び第２赤パルスのデューティー比は、前記青画素、前記緑画素、及び前記赤画素が、同一階調であるときには、
前記第１青パルスのデューティー比及び第２青パルスのデューティー比は前記第１緑パルスのデューティー比及び第２緑パルスのデューティー比より大きく、
前記第１緑パルスのデューティー比及び第２緑パルスのデューティー比は前記第１赤パルスのデューティー比及び第２赤パルスのデューティー比より大きい、ことを特徴とする付記８記載の表示装置。
（付記１０）
指示回路により、表示素子が有するコレステリック液晶層に含まれる画素部分の階調に応じて、所定期間内における前記第１パルスの位置及び前記第２パルスの位置を選択する選択工程と、
電圧ドライバにより、所定の期間内に、前記選択工程で選択された、前記画素部分に電圧を印加する電極に前記極性の異なる前記第１パルス及び前記第２パルスを印加する電圧印加工程とを備えることを特徴とする表示装置の駆動方法。
（付記１１）
前記指示回路は、さらに、前記所定期間内における前記第１パルスのデューティー比及び前記第２パルスのデューティー比を選択することを特徴とする付記１０記載の駆動方法。
（付記１２）
前記画素部分が表示可能な階調が、前記位置の変更を行うための、前記第１パルスのパルス幅の変調の方向及び前記第２パルスのパルス幅の変調の方向の組合せの内、２種類以上の組合せと、前記第１パルスのデューティー比及び前記第２パルスのデューティー比と、により設定されていることを特徴とする付記１１記載の駆動方法。
（付記１３）
前記所定期間内における前記第１パルスのパルス幅の変調方向及び前記第２パルスのパルス幅の変調方向の組合せは、
前記第１パルスと前記第２パルスの境界部を基準としたとき、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、及び、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せが含まれることを特徴とする付記１２記載の駆動方法。
（付記１４）
前記境界部は、前記選択期間の中心に位置することを特徴とする付記１３記載の表示装置。
（付記１５）
前記表示素子において、
前記電極は、前記コレステリック液晶層を挟み、互いに交差する帯状の第１帯電極及び第２帯電極であり
前記所定期間において、前記第１帯電極と第２帯電極間に前記極性の異なる第１パルス及び第２パルスが印加されることを特徴とする付記１０記載の駆動方法。
（付記１６）
前記電圧印加工程において、
前記所定期間より以前において、前記コレステリック液晶層をホメオトロピック状態とするパルス電圧を含むリセットパルスを印加し、
前記所定期間において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を制御するパルス電圧を有する、前記第１パルス及び前記第２パルスを印加し、
前記所定期間より以後において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を確立するためのパルス電圧を含む維持パルスを印加することを特徴とする付記１０記載の駆動方法。
（付記１７）
前記表示素子は、
青を表示する青表示素子と、
緑を表示する緑表示素子と、
赤を表示する赤表示素子と、を含み、
前記電圧ドライバは、
前記青表示素子の青画素に接続する電極に極性の異なる第１青パルス及び第２青パルスを含む青パルス群を印加可能な青電圧ドライバと、
前記緑表示素子の緑画素に接続する電極に極性の異なる第１緑パルス及び第２緑パルスを含む緑パルス群を印加可能な緑電圧ドライバと、
前記赤表示素子の赤画素に接続する電極に極性の異なる第１赤パルス及び第２赤パルスを含む赤パルス群を印加可能な電圧ドライバと、を含み、
前記指示回路は、
前記青画素の階調に応じて、所定期間内における前記第１青パルスの中心位置及び前記第２青パルスの中心位置と、前記第１青パルスのデューティー比及び前記第２青パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する青指示回路と、
前記緑画素の階調に応じて、所定期間内における前記第１緑パルスの中心位置及び前記第２緑パルスの中心位置と、前記第１緑パルスのデューティー比及び前記第２緑パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する緑指示回路と、
前記赤画素の階調に応じて、所定期間内における前記第１赤パルスの中心位置及び前記第２赤パルスの中心位置と、前記第１赤パルスのデューティー比及び前記第２赤パルスのデューティー比を選択し、前記電圧ドライバに選択結果を指示する指示回路と、を備えることを特徴とする付記１１記載の駆動方法。
【符号の説明】
【００７１】
１０、２０ 液晶表示素子
１１ 上側透明基板
１２ 上側電極層
１３、１８ シール剤
１４ 下側電極層
１５ 下側透明基板
１６ 吸収層
３０ 表示装置
３１ 電源
３２ 昇圧部
３３ 電圧切替部
３４ 電圧安定部
３５ 原振クロック部
３６ 分周部
３７ 制御回路
３８ コモンドライバ
３９ セグメントドライバ
【特許請求の範囲】
【請求項１】
コレステリック液晶層と、前記コレステリック液晶層を挟み、画素部分に電圧を印加する電極とを有する表示素子と、
前記電極に極性の異なる第１パルス及び第２パルスを印加可能な電圧ドライバと、
前記画素の階調に応じて、所定期間内における前記第１パルスの位置及び前記第２パルスの位置を、前記電圧ドライバに指示する指示回路と、を備えることを特徴とする表示装置。
【請求項２】
前記指示回路は、さらに、前記所定期間内における前記第１パルスのデューティー比及び前記第２パルスのデューティー比を選択することを特徴とする請求項１記載の表示装置。
【請求項３】
前記画素部分が表示可能な階調が、前記位置の変更に行うための、前記第１パルスのパルス幅の変調の方向及び前記第２パルスのパルス幅の変調の方向の組合せの内、２種類以上の組合せと、前記第１パルスのデューティー比及び前記第２パルスのデューティー比と、により設定されていることを特徴とする請求項２記載の表示装置。
【請求項４】
前記所定期間内における前記第１パルスのパルス幅の変調方向及び前記第２パルスのパルス幅の変調方向の組合せは、
前記第１パルスと前記第２パルスの境界部を基準としたとき、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、及び、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せが含まれることを特徴とする請求項３記載の表示装置。
【請求項５】
前記電圧ドライバは、
前記所定期間より以前において、前記コレステリック液晶層をホメオトロピック状態とするパルス電圧を含むリセットパルスを印加し、
前記所定期間において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を制御するパルス電圧を有する、前記第１パルス及び前記第２パルスを印加し、
前記所定期間より以後において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を確立するためのパルス電圧を含む維持パルスを印加することを特徴とする請求項１記載の表示装置。
【請求項６】
指示回路により、表示素子が有するコレステリック液晶層に含まれる画素部分の階調に応じて、所定期間内における前記第１パルスの位置及び前記第２パルスの位置を選択する選択工程と、
電圧ドライバにより、所定の期間内に、前記選択工程で選択された、前記画素部分に電圧を印加する電極に前記極性の異なる前記第１パルス及び前記第２パルスを印加する電圧印加工程とを備えることを特徴とする表示装置の駆動方法。
【請求項７】
前記指示回路は、さらに、前記所定期間内における前記第１パルスのデューティー比及び前記第２パルスのデューティー比を選択することを特徴とする請求項６記載の駆動方法。
【請求項８】
前記画素部分が表示可能な階調が、前記位置の変更を行うための、前記第１パルスのパルス幅の変調の方向及び前記第２パルスのパルス幅の変調の方向の組合せの内、２種類以上の組合せと、前記第１パルスのデューティー比及び前記第２パルスのデューティー比と、により設定されていることを特徴とする請求項７記載の駆動方法。
【請求項９】
前記所定期間内における前記第１パルスのパルス幅の変調方向及び前記第２パルスのパルス幅の変調方向の組合せは、
前記第１パルスと前記第２パルスの境界部を基準としたとき、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、及び、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せが含まれることを特徴とする請求項８記載の駆動方法。
【請求項１０】
前記電圧印加工程において、
前記所定期間より以前において、前記コレステリック液晶層をホメオトロピック状態とするパルス電圧を含むリセットパルスを印加し、
前記所定期間において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を制御するパルス電圧を有する、前記第１パルス及び前記第２パルスを印加し、
前記所定期間より以後において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を確立するためのパルス電圧を含む維持パルスを印加することを特徴とする請求項６記載の駆動方法。
【請求項１】
コレステリック液晶層と、前記コレステリック液晶層を挟み、画素部分に電圧を印加する電極とを有する表示素子と、
前記電極に極性の異なる第１パルス及び第２パルスを印加可能な電圧ドライバと、
前記画素の階調に応じて、所定期間内における前記第１パルスの位置及び前記第２パルスの位置を、前記電圧ドライバに指示する指示回路と、を備えることを特徴とする表示装置。
【請求項２】
前記指示回路は、さらに、前記所定期間内における前記第１パルスのデューティー比及び前記第２パルスのデューティー比を選択することを特徴とする請求項１記載の表示装置。
【請求項３】
前記画素部分が表示可能な階調が、前記位置の変更に行うための、前記第１パルスのパルス幅の変調の方向及び前記第２パルスのパルス幅の変調の方向の組合せの内、２種類以上の組合せと、前記第１パルスのデューティー比及び前記第２パルスのデューティー比と、により設定されていることを特徴とする請求項２記載の表示装置。
【請求項４】
前記所定期間内における前記第１パルスのパルス幅の変調方向及び前記第２パルスのパルス幅の変調方向の組合せは、
前記第１パルスと前記第２パルスの境界部を基準としたとき、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、及び、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せが含まれることを特徴とする請求項３記載の表示装置。
【請求項５】
前記電圧ドライバは、
前記所定期間より以前において、前記コレステリック液晶層をホメオトロピック状態とするパルス電圧を含むリセットパルスを印加し、
前記所定期間において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を制御するパルス電圧を有する、前記第１パルス及び前記第２パルスを印加し、
前記所定期間より以後において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を確立するためのパルス電圧を含む維持パルスを印加することを特徴とする請求項１記載の表示装置。
【請求項６】
指示回路により、表示素子が有するコレステリック液晶層に含まれる画素部分の階調に応じて、所定期間内における前記第１パルスの位置及び前記第２パルスの位置を選択する選択工程と、
電圧ドライバにより、所定の期間内に、前記選択工程で選択された、前記画素部分に電圧を印加する電極に前記極性の異なる前記第１パルス及び前記第２パルスを印加する電圧印加工程とを備えることを特徴とする表示装置の駆動方法。
【請求項７】
前記指示回路は、さらに、前記所定期間内における前記第１パルスのデューティー比及び前記第２パルスのデューティー比を選択することを特徴とする請求項６記載の駆動方法。
【請求項８】
前記画素部分が表示可能な階調が、前記位置の変更を行うための、前記第１パルスのパルス幅の変調の方向及び前記第２パルスのパルス幅の変調の方向の組合せの内、２種類以上の組合せと、前記第１パルスのデューティー比及び前記第２パルスのデューティー比と、により設定されていることを特徴とする請求項７記載の駆動方法。
【請求項９】
前記所定期間内における前記第１パルスのパルス幅の変調方向及び前記第２パルスのパルス幅の変調方向の組合せは、
前記第１パルスと前記第２パルスの境界部を基準としたとき、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、
前記第１パルスのパルス幅の変調方向が前記境界部から離れる方向かつ前記第２パルスのパルス幅の変調方向が前記境界部に近づく方向である前記第１パルスと前記第２パルスとの組合せ、及び、
前記第１パルスのパルス幅の変調方向が前記境界部に近づく方向かつ前記第２パルスのパルス幅の変調方向が前記境界部から離れる方向である前記第１パルスと前記第２パルスとの組合せが含まれることを特徴とする請求項８記載の駆動方法。
【請求項１０】
前記電圧印加工程において、
前記所定期間より以前において、前記コレステリック液晶層をホメオトロピック状態とするパルス電圧を含むリセットパルスを印加し、
前記所定期間において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を制御するパルス電圧を有する、前記第１パルス及び前記第２パルスを印加し、
前記所定期間より以後において、プレーナ状態かフォーカルコニック状態，あるいはプレーナ状態とフォーカルコニック状態との混在状態を確立するためのパルス電圧を含む維持パルスを印加することを特徴とする請求項６記載の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１２−７８５２５（Ｐ２０１２−７８５２５Ａ）
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願番号】特願２０１０−２２２９２９（Ｐ２０１０−２２２９２９）
【出願日】平成２２年９月３０日（２０１０．９．３０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願日】平成２２年９月３０日（２０１０．９．３０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]