表面実装型非可逆回路素子用配線基板及びこれを備える移動体通信機器
【課題】設計変更に柔軟に対応可能な表面実装型非可逆回路素子用配線基板を提供すること。
【解決手段】表面実装型非可逆回路素子用配線基板１は、表面実装型非可逆回路素子が有する入力用外部端子及び出力用外部端子に相対して形成された第１入力用ランド１２及び出力用ランド１３と、第１入力用ランド１２と導通する第２入力用ランド１６と、第１出力用ランド１３と導通する第２出力用ランド１７とを備え、表面実装型非可逆回路素子２の不使用時、第２入力用ランド１６及び該第２出力用ランド１７間を導通する表面実装型電子部品が実装される。
【解決手段】表面実装型非可逆回路素子用配線基板１は、表面実装型非可逆回路素子が有する入力用外部端子及び出力用外部端子に相対して形成された第１入力用ランド１２及び出力用ランド１３と、第１入力用ランド１２と導通する第２入力用ランド１６と、第１出力用ランド１３と導通する第２出力用ランド１７とを備え、表面実装型非可逆回路素子２の不使用時、第２入力用ランド１６及び該第２出力用ランド１７間を導通する表面実装型電子部品が実装される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装型非可逆回路素子の端子電極に相対して設けられ、該表面実装型非可逆回路素子をハンダ付けするためのランドが形成された表面実装型非可逆回路素子用配線基板、及びこれを用いた移動体通信機器に関する。
【背景技術】
【０００２】
表面実装型電子部品として、アイソレータやサーキュレータのような非可逆回路素子が例示される。非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有しており、携帯電話などの移動体通信機器の送信回路に広く使用されている。
【０００３】
以下、上記非可逆回路素子の一例として、低損失の２ポート型アイソレータについて説明する。この２ポート型アイソレータは、直方体をなすフェライトに互いに電気的に絶縁状態で交差する第１中心電極及び第２中心電極を配置し、フェライトの両主面に一対の永久磁石で挟着したフェライト・磁石素子を形成し、該フェライト・磁石素子を回路基板上に実装し、該フェライト・磁石の周囲を樹脂材で充填する。また、回路基板の背面（底面）には、例えば４個の端子電極として、信号入力用端子電極と、信号出力用端子電極と、２個の接地用電極とが形成される。
【０００４】
移動体通信機器の量産時、２ポート型アイソレータに限らず表面実装型電子部品は配線基板に実装される。具体的には、配線基板には、表面実装型電子部品の各端子電極に相対する各ランドで形成され、該表面実装型電子部品は、各端子電極とそれぞれに対応する各ランドとをハンダ付けすることで配線基板に固定される（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−６８９２１号公報（第１頁、図３参照）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、移動体通信機器の設計中に一度は表面実装型非可逆回路素子を実装可能な配線基板を設計したものの、設計後の状況変化により該表面実装型非可逆回路素子の使用をやめる場合もある。この場合、配線基板にオープン回路が出来てしまい、そのままだと使用不可能であるという問題点があった。
それゆえに、本発明の目的は、設計変更に柔軟に対応可能な表面実装型非可逆回路素子用配線基板、及びこれを備える移動体通信機器配線基板を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様に係る表面実装型非可逆回路素子用配線基板は、前記表面実装型非可逆回路素子が有する入力用外部端子及び出力用外部端子に相対して形成された第１入力用ランド及び第１出力用ランドと、前記第１入力用ランドと導通する第２入力用ランドと、前記第１出力用ランドと導通する第２出力用ランドとを備え、前記表面実装型非可逆回路素子の不使用時、前記第２入力用ランド及び前記第２出力用ランド間を導通する表面実装型電子部品が実装される。
【０００８】
また、本発明の他の態様は、前記表面実装型非可逆回路素子用配線基板を備える、移動体通信機器である。
【発明の効果】
【０００９】
本発明の各態様では、表面実装型非可逆回路素子の不使用時、他の表面実装型部品が配線基板に実装されるので、元々表面実装型非可逆回路素子の実装用の第１入力用ランドと第１出力用ランドの間がオープンにならずに済む。このように、本発明によれば、設計変更に柔軟に対応可能な表面実装型非可逆回路素子用配線基板、及びそれを備える移動体通信機器を提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係る表面実装型非可逆回路素子向けの配線基板を示す斜視図である。
【図２】図１のフェライトの詳細な構成を示す分解斜視図である。
【図３】図１の２ポート型アイソレータの等価回路図である。
【図４Ａ】図１に示す配線基板を拡大した斜視図である。
【図４Ｂ】図４Ａに示す配線基板のソルダーレジスト層を取り外した状態を示す分解図である。
【図５】図１の配線基板に実装可能なジャンパーチップを示す斜視図である。
【図６】（Ａ）は図１の配線基板（２ポート型アイソレータ実装時）を採用した移動体通信機器の送信回路の概略的な構成を示すブロック図であり、（Ｂ）は該２ポート型アイソレータの該配線基板への実装を示す斜視図である。
【図７】（Ａ）は図１の配線基板（ジャンパーチップ実装時）を採用した移動体通信機器の送信回路の概略的な構成を示すブロック図であり、（Ｂ）は該ジャンパーチップの該配線基板への実装を示す斜視図である。
【図８】（Ａ）は図１の配線基板（マッチング回路１０３の実装時）を採用した移動体通信機器の送信回路の概略的な構成を示すブロック図であり、（Ｂ）は該マッチング回路１０３の該配線基板への実装を示す斜視図である。
【図９】（Ａ）は図１の配線基板（マッチング回路１０４の実装時）を採用した移動体通信機器の送信回路の概略的な構成を示すブロック図であり、（Ｂ）は該マッチング回路１０４の該配線基板への実装を示す斜視図である。
【発明を実施するための形態】
【００１１】
以下、本発明に係る表面実装型非可逆回路素子用配線基板の一実施形態について添付図面を参照して説明する。
【００１２】
図１は、一実施形態に係る表面実装型非可逆回路素子用配線基板を示す斜視図である。図１には、表面実装型非可逆回路素子用配線基板（以下、単に「配線基板」という）１に加え、表面実装型非可逆回路素子の一例として２ポート型アイソレータ２が分解した状態で示されている。以下、まず２ポート型アイソレータ２について説明する。２ポート型アイソレータ２は、回路基板２０と、フェライト３２と一対の永久磁石４１とからなるフェライト・磁石素子３０と、平板状ヨーク１０と、チップタイプの終端抵抗素子Ｒと、チップタイプのコンデンサ素子Ｃ１とで構成されている。
【００１３】
フェライト３２には、図２に示すように、表裏の主面３２ａ，３２ｂに、絶縁材３４Ａ，３４Ｂにて互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。
【００１４】
また、永久磁石４１はフェライト３２に対して磁界を主面３２ａ，３２ｂに垂直方向に印加するように主面３２ａ，３２ｂに対向して、例えば、エポキシ系の接着剤４２（図１参照）を介して接着され、フェライト・磁石素子３０を構成している。永久磁石４１の主面はフェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。
【００１５】
第１中心電極３５は導体膜にて形成されている。即ち、図２に示すように、この第１中心電極３５は、フェライト３２の下面に形成された接続用電極３５ａに接続された状態で第１主面３２ａにおいて左下から立ち上がってほぼ水平方向に形成され、右上方に立ち上がって上面の中継用電極３５ｂを介して第２主面３２ｂに回り込む。第２主面３２ｂにおいて、第１中心電極３５は、第１主面３２ａと透視状態でほぼ重なるように形成され、その端部は下面に形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と第２中心電極３６とは、間に絶縁材３４Ａ，３４Ｂが形成されて互いに絶縁された状態で交差している。中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００１６】
第２中心電極３６は導体膜にて形成されている。この第２中心電極３６は、まず、０．５ターン目３６ａがフェライト３２の下面に形成された接続用電極３５ｃと接続された状態で第２主面３２ｂにおいて第１中心電極３５と斜めに交差する状態で立ち上がり、上面の中継用電極３６ｂを介して第１主面３２ａに回り込み、１ターン目３６ｃが第１主面３２ａにおいて第１中心電極３５と直交する状態で形成されている。１ターン目３６ｃの下端部は下面の中継用電極３６ｄを介して第２主面３２ｂに回り込み、１．５ターン目３６ｅが第２主面３２ｂにおいて立ち上がり、上面の中継用電極３６ｆを介して第１主面３２ａに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋがフェライト３２の表面にそれぞれ形成されている。３ターン目３６ｋの下端部はフェライト３２の下面に形成した接続用電極３６ｌに接続されている。
【００１７】
接続用電極３５ａ，３５ｃ，３６ｌや中継用電極３５ｂ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊは、フェライト３２の上下面に形成された凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。
【００１８】
フェライト３２としては、ＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフィなどで形成することができる。中心電極３５，３６の絶縁材３４Ａ，３４Ｂとしては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。
【００１９】
永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
【００２０】
回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、上面視で方形形状を有している。回路基板２０の内部には、２ポート型アイソレータ２の等価回路図である図３に示すように、整合用コンデンサＣ２、インピーダンス整合用コンデンサＣＳ１，ＣＳ２やそれらの接続用内部導体が内蔵されている。また、図１に示すように、回路基板２０の上面には入力端子電極２５、出力端子電極２６、接地用端子電極２７がそれぞれ形成される。回路基板２０の背面（底面）には、整合用コンデンサＣＳ１（図３参照）を介して入力端子電極２５と接続された入力用外部端子ＩＮと、コンデンサＣＳ２等（図３参照）を介して出力端子電極２６と接続された出力用外部端子ＯＵＴとが形成される。回路基板２０の背面にはさらに、接地用端子電極２７と接続された接地用外部端子ＧＮＤａ，ＧＮＤｂ（図３参照）がそれぞれ形成されている。これら入力用外部端子ＩＮと、出力用外部端子ＯＵＴと、接地用外部端子ＧＮＤａ，ＧＮＤｂとは、上面視で方形形状を有する回路基板２０の背面の四隅に形成される。より具体的に説明すると、入力用外部端子ＩＮ及び出力用外部端子ＯＵＴは背面の一方の対角に、接地用外部端子ＧＮＤａ，ＧＮＤｂは背面の他方の対角に形成される。
【００２１】
ここで、２ポート型アイソレータ２の一回路例を図３の等価回路を参照して説明する。入力用外部端子ＩＮは整合用コンデンサＣＳ１を介して入力ポートＡ（入力端子電極２５）に接続され、該入力ポートＡは整合用コンデンサＣ１と終端抵抗Ｒとに接続されるとともに、第１中心電極３５の一端（電極３５ａ）に接続されている。第１中心電極３５の他端（電極３５ｃ）及び第２中心電極３６の一端（電極３５ｃ）は、出力ポートＢ（出力端子電極２６）に接続されるとともに、終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続され、かつ、コンデンサＣＳ２を介して出力用外部端子ＯＵＴに接続されている。第２中心電極３６の他端（電極３６ｌ）及びコンデンサＣ２はグランドポートＣ（接地用端子電極２７）を介して接地用外部端子ＧＮＤａ，ＧＮＤｂに接続されている。なお、終端抵抗ＲとコンデンサＣ１は図１に示すようにチップタイプの外付け用素子が用いられている。
【００２２】
以上の構成からなる２ポート型アイソレータ２においては、入力ポートＡに高周波電流が入力すると、第２中心電極３６に大きな高周波電流が流れ、終端抵抗ＲやコンデンサＣ１にはほとんど高周波電流が流れないため、挿入損失が小さくなる。一方、出力ポートＢから入力された高周波電流は、第１中心電極３５とコンデンサＣ１とで形成される並列共振回路によって減衰され、終端抵抗Ｒによって熱として放出される。コンデンサＣＳ１は入力側のインピーダンスを５０Ωに整合させ、コンデンサＣＳ２は出力側のインピーダンスを５０Ωに整合させる。
【００２３】
次に、図１に示す配線基板１の詳細を、図４Ａ，図４Ｂを参照して説明する。図４Ａ，図４Ｂにおいて、配線基板１は、基板本体１１と、後述のランド１２〜１７を含むプリント配線１８と、ソルダーレジスト層１９とを備えている。
【００２４】
基板本体１１は、絶縁性の板状部材であり、典型的には、ガラス繊維製布を複数枚重ねてエポキシやポリイミド等の樹脂を含浸させることにより形成される。
【００２５】
基板本体１１の表面上にはプリント配線１８が形成される。このプリント配線１８は、銅や銀等の金属薄膜を基板本体１１上に形成した後、所望の回路（例えば移動体通信機器の送信回路）のパターンに相当するレジストパターンを形成した後、エッチング処理等により形成される。なお、プリント配線１８は、図４Ａでは透視した状態を点線で示されている。
【００２６】
本実施形態では、回路パターンは、２ポート型アイソレータ２の実装を想定しつつ所望の電気特性を有するよう設計され、２ポート型アイソレータ２の入力用外部端子ＩＮと、出力用外部端子ＯＵＴと、接地用外部端子ＧＮＤａ，ＧＮＤｂのそれぞれに相対する部分を有する。さらに、２ポート型アイソレータ２の不使用時に、２ポート型アイソレータ２の代わりに、図５に示すようなジャンパーチップ３も実装できるように、回路パターンは設計される。ここで、ジャンパーチップ３は、表面実装部品のＪＩＳ規格のあるサイズ（例えば１００５タイプ）を有しており、内部の抵抗値が実質的にゼロか非常に低い抵抗器であり、入力用外部端子ＩＮ’及び出力用外部端子ＯＵＴ’を有する。回路パターンは、この入力用外部端子ＩＮ’及び出力用外部端子ＯＵＴ’のそれぞれに相対する部分も有する。
【００２７】
ソルダーレジスト層１９は、プリント配線１８上のハンダ付けしない部分を覆って保護する絶縁膜である。具体的には、２ポート型アイソレータ２及びジャンパーチップ３の各端子に相対する箇所にはソルダーレジスト層１９は形成されず、プリント配線１８がソルダーレジスト層１９から露出する。このような露出部分は、２ポート型アイソレータ２及びジャンパーチップ３のハンダ付けのためのランドとして用いられる。本実施形態では、２ポート型アイソレータ２の入力用外部端子ＩＮ、出力用外部端子ＯＵＴ、接地用外部端子ＧＮＤａ，ＧＮＤｂのそれぞれに相対して、第１入力用ランド１２と、第１出力用ランド１３と、第１接地用ランド１４と、第２接地用ランド１５とが配線基板１に形成される。同様にして、ジャンパーチップ３の入力用外部端子ＩＮ’及び出力用外部端子ＯＵＴ’と相対して、第２入力用ランド１６及び第２出力用ランド１７が形成される。なお、これらランド１２〜１７は図４Ａ，図４Ｂではハッチングを付されて図示されている。
【００２８】
ここで、図４Ｂに示すように、第１入力用ランド１２と第２入力用ランド１６はプリント配線１８の一部であり、それゆえ、第２入力用ランド１６は、第１入力用ランド１２と導通する。また、図４Ａ及び図４Ｂに示すように、第２入力用ランド１６は、第１入力用ランド１２と第１接地用ランド１４の間に直線的に配置される。第１出力用ランド１３と第２出力用ランド１７も前記と同様にして導通し、第２出力用ランド１７は、第１出力用ランド１３と第２接地用ランド１５との間に直線的に配置され形成される。ここで、第１入力用ランド１２と、第２入力用ランド１６及び第１接地用ランド１４の配列方向を、図４Ａ及び図４Ｂに示すようにＹとすると、第１出力用ランド１３、第２出力用ランド１７及び第２接地用ランド１５は配列方向Ｙに平行に配置される。また、第１入力用ランド１２及び第２接地用ランド１５は、上記配列方向Ｙとの直交方向Ｘ（図４Ａ，図４Ｂを参照）に配列される。同様に、第２入力用ランド１２及び第２出力用ランド１７、並びに第１接地用ランド１４及び第１出力用ランド１３も直交方向Ｘに配列される。
【００２９】
以上のような構成により、２ポート型アイソレータ２の不使用時、第２入力用ランド１６及び第２出力用ランド１７にハンダでジャンパーチップ３が固定され、これらランド１６，１７の間が導通する。したがって、このプリント配線１８に高周波電流が入力された場合、入力電流はジャンパーチップ３を介して出力されるので、元々２ポート型アイソレータ２向けに設計されたプリント配線１８上にオープン回路が生じることを避け、２ポート型アイソレータ２の使用中止に柔軟に対応することが出来る。
【００３０】
また、規格化されたサイズのジャンパーチップ３は表面実装機により自動的に配線基板１上に実装可能となるため、移動体通信回路等の量産に適した配線基板１を提供することが可能となる。
【００３１】
また、第１入力用ランド１２と第２入力用ランド１６とは、ハンダが必要以上に付着しないように、ソルダーレジスト１９により確実に分離することが好ましい。第１出力端子電極１３及び第２出力端子電極１７に同様に分離することが望ましい。
【００３２】
また、以上の実施形態では、共通のプリント配線１８をソルダーレジスト層１９で覆うことで、第１入力用ランド１２、第２入力用ランド１６、第１出力用ランド１３及び第２出力用ランド１７を形成していた。しかし、これに限らず、以下のように第１入力用ランド、第２入力用ランド、第１出力用ランド及び第２出力用ランドを形成しても構わない。つまり、第１入力用ランド、第２入力用ランド、第１出力用ランド及び第２出力用ランドを別々の導体パターンで基板本体上に形成し、第１入力用ランド及び第２入力用ランドを、ビアホールを用いて基板本体の層間配線を介して導通させる。また、第１出力用ランド及び第２出力用ランドも同様にして導通させる。
【００３３】
次に、図１に示す配線基板１を移動体通信機器の送信回路に応用した例について説明する。まず、図６（Ａ），（Ｂ）に示すように、配線基板１に２ポート型アイソレータ２が実装される場合、入力用外部端子ＩＮが第１入力用ランド１２に、出力用外部端子ＯＵＴが第１出力用ランド１３に、及び接地用外部端子ＧＮＤａが第１接地用ランド１４に、接地用外部端子ＧＮＤｂが第２接地用ランド１５にハンダ付けされる。また、第１入力用ランド１２には、プリント配線１８を介してパワーアンプ１０１が接続され、第１出力用ランド１３には、プリント配線１８を介してデュプレクサ１０２が接続される。
【００３４】
それに対し、配線基板１に２ポート型アイソレータ２を実装しない場合、図７（Ａ），（Ｂ）に示すように、ジャンパーチップ３が図５を参照して説明したようにして配線基板１に実装される。なお、パワーアンプ１０１及びデュプレクサ１０２は、図６（Ａ），（Ｂ）に示した例と同様に接続される。
【００３５】
なお、２ポート型アイソレータ２の不使用時に、配線基板１上に、ジャンパーチップ３ではなく、図８（Ａ），（Ｂ）又は図９（Ａ），（Ｂ）に示すように、複数の表面実装型電子部品で構成されたマッチング回路を構成して、パワーアンプ１０１の出力インピーダンス（例えば５［Ω］）とのマッチングと、デュプレクサ１０２の入力インピーダンス（例えば５０［Ω］）とのマッチングをとっても構わない。この構成によっても、第２入力用ランド１６及び第２出力用ランド１７間がオープンになることを避け、より好ましい電気特性を得ることが可能となる。
【００３６】
まず、図８（Ａ）及び図８（Ｂ）の例では、マッチング回路１０３は、複数の表面実装型電子部品として、例えば、２個の表面実装型コンデンサ４，６と、表面実装型インダクタ５とを備えている。表面実装型コンデンサ４は、第１入力用ランド１２及び第２接地用ランド１５にハンダ付けされ、表面実装型インダクタ５は、第２入力用ランド１６及び第２出力用ランド１７にハンダ付けされ、さらに、表面実装型コンデンサ６は、第１出力用ランド１３及び第１接地用ランド１４に実装される。
【００３７】
また、図９（Ａ）及び図９（Ｂ）の例では、マッチング回路１０４は、複数の表面実装型電子部品として、例えば、表面実装型コンデンサ７と、表面実装型抵抗器８とを備えている。表面実装型コンデンサ７は、第１入力用ランド１２及び第２接地用ランド１５にハンダ付けされ、表面実装型抵抗器８は、第２入力用ランド１６及び第２出力用ランド１７にハンダ付けされる。
【産業上の利用可能性】
【００３８】
本発明は、表面実装型非可逆回路素子用配線基板及びこれを備える移動体通信機器に有用であり、特に、設計変更に柔軟に対応可能という点で優れている。
【符号の説明】
【００３９】
１…配線基板
１１…基板本体
１２…第１入力用ランド
１３…第１出力用ランド
１４…第１接地用ランド
１５…第２接地用ランド
１６…第２入力用ランド
１７…第２出力用ランド
１８…プリント配線
１９…ソルダーレジスト層
２…２ポート型アイソレータ（表面実装型非可逆回路素子）
ＩＮ…２ポート型アイソレータの入力用外部端子
ＯＵＴ…２ポート型アイソレータの出力用外部端子
ＧＮＤａ，ＧＮＤｂ…接地用外部端子
３…ジャンパーチップ
ＩＮ’…ジャンパーチップの入力用外部端子
ＯＵＴ’…ジャンパーチップの出力用外部端子
１０３，１０４…マッチング回路
【技術分野】
【０００１】
本発明は、表面実装型非可逆回路素子の端子電極に相対して設けられ、該表面実装型非可逆回路素子をハンダ付けするためのランドが形成された表面実装型非可逆回路素子用配線基板、及びこれを用いた移動体通信機器に関する。
【背景技術】
【０００２】
表面実装型電子部品として、アイソレータやサーキュレータのような非可逆回路素子が例示される。非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有しており、携帯電話などの移動体通信機器の送信回路に広く使用されている。
【０００３】
以下、上記非可逆回路素子の一例として、低損失の２ポート型アイソレータについて説明する。この２ポート型アイソレータは、直方体をなすフェライトに互いに電気的に絶縁状態で交差する第１中心電極及び第２中心電極を配置し、フェライトの両主面に一対の永久磁石で挟着したフェライト・磁石素子を形成し、該フェライト・磁石素子を回路基板上に実装し、該フェライト・磁石の周囲を樹脂材で充填する。また、回路基板の背面（底面）には、例えば４個の端子電極として、信号入力用端子電極と、信号出力用端子電極と、２個の接地用電極とが形成される。
【０００４】
移動体通信機器の量産時、２ポート型アイソレータに限らず表面実装型電子部品は配線基板に実装される。具体的には、配線基板には、表面実装型電子部品の各端子電極に相対する各ランドで形成され、該表面実装型電子部品は、各端子電極とそれぞれに対応する各ランドとをハンダ付けすることで配線基板に固定される（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−６８９２１号公報（第１頁、図３参照）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、移動体通信機器の設計中に一度は表面実装型非可逆回路素子を実装可能な配線基板を設計したものの、設計後の状況変化により該表面実装型非可逆回路素子の使用をやめる場合もある。この場合、配線基板にオープン回路が出来てしまい、そのままだと使用不可能であるという問題点があった。
それゆえに、本発明の目的は、設計変更に柔軟に対応可能な表面実装型非可逆回路素子用配線基板、及びこれを備える移動体通信機器配線基板を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様に係る表面実装型非可逆回路素子用配線基板は、前記表面実装型非可逆回路素子が有する入力用外部端子及び出力用外部端子に相対して形成された第１入力用ランド及び第１出力用ランドと、前記第１入力用ランドと導通する第２入力用ランドと、前記第１出力用ランドと導通する第２出力用ランドとを備え、前記表面実装型非可逆回路素子の不使用時、前記第２入力用ランド及び前記第２出力用ランド間を導通する表面実装型電子部品が実装される。
【０００８】
また、本発明の他の態様は、前記表面実装型非可逆回路素子用配線基板を備える、移動体通信機器である。
【発明の効果】
【０００９】
本発明の各態様では、表面実装型非可逆回路素子の不使用時、他の表面実装型部品が配線基板に実装されるので、元々表面実装型非可逆回路素子の実装用の第１入力用ランドと第１出力用ランドの間がオープンにならずに済む。このように、本発明によれば、設計変更に柔軟に対応可能な表面実装型非可逆回路素子用配線基板、及びそれを備える移動体通信機器を提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係る表面実装型非可逆回路素子向けの配線基板を示す斜視図である。
【図２】図１のフェライトの詳細な構成を示す分解斜視図である。
【図３】図１の２ポート型アイソレータの等価回路図である。
【図４Ａ】図１に示す配線基板を拡大した斜視図である。
【図４Ｂ】図４Ａに示す配線基板のソルダーレジスト層を取り外した状態を示す分解図である。
【図５】図１の配線基板に実装可能なジャンパーチップを示す斜視図である。
【図６】（Ａ）は図１の配線基板（２ポート型アイソレータ実装時）を採用した移動体通信機器の送信回路の概略的な構成を示すブロック図であり、（Ｂ）は該２ポート型アイソレータの該配線基板への実装を示す斜視図である。
【図７】（Ａ）は図１の配線基板（ジャンパーチップ実装時）を採用した移動体通信機器の送信回路の概略的な構成を示すブロック図であり、（Ｂ）は該ジャンパーチップの該配線基板への実装を示す斜視図である。
【図８】（Ａ）は図１の配線基板（マッチング回路１０３の実装時）を採用した移動体通信機器の送信回路の概略的な構成を示すブロック図であり、（Ｂ）は該マッチング回路１０３の該配線基板への実装を示す斜視図である。
【図９】（Ａ）は図１の配線基板（マッチング回路１０４の実装時）を採用した移動体通信機器の送信回路の概略的な構成を示すブロック図であり、（Ｂ）は該マッチング回路１０４の該配線基板への実装を示す斜視図である。
【発明を実施するための形態】
【００１１】
以下、本発明に係る表面実装型非可逆回路素子用配線基板の一実施形態について添付図面を参照して説明する。
【００１２】
図１は、一実施形態に係る表面実装型非可逆回路素子用配線基板を示す斜視図である。図１には、表面実装型非可逆回路素子用配線基板（以下、単に「配線基板」という）１に加え、表面実装型非可逆回路素子の一例として２ポート型アイソレータ２が分解した状態で示されている。以下、まず２ポート型アイソレータ２について説明する。２ポート型アイソレータ２は、回路基板２０と、フェライト３２と一対の永久磁石４１とからなるフェライト・磁石素子３０と、平板状ヨーク１０と、チップタイプの終端抵抗素子Ｒと、チップタイプのコンデンサ素子Ｃ１とで構成されている。
【００１３】
フェライト３２には、図２に示すように、表裏の主面３２ａ，３２ｂに、絶縁材３４Ａ，３４Ｂにて互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。
【００１４】
また、永久磁石４１はフェライト３２に対して磁界を主面３２ａ，３２ｂに垂直方向に印加するように主面３２ａ，３２ｂに対向して、例えば、エポキシ系の接着剤４２（図１参照）を介して接着され、フェライト・磁石素子３０を構成している。永久磁石４１の主面はフェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。
【００１５】
第１中心電極３５は導体膜にて形成されている。即ち、図２に示すように、この第１中心電極３５は、フェライト３２の下面に形成された接続用電極３５ａに接続された状態で第１主面３２ａにおいて左下から立ち上がってほぼ水平方向に形成され、右上方に立ち上がって上面の中継用電極３５ｂを介して第２主面３２ｂに回り込む。第２主面３２ｂにおいて、第１中心電極３５は、第１主面３２ａと透視状態でほぼ重なるように形成され、その端部は下面に形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と第２中心電極３６とは、間に絶縁材３４Ａ，３４Ｂが形成されて互いに絶縁された状態で交差している。中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００１６】
第２中心電極３６は導体膜にて形成されている。この第２中心電極３６は、まず、０．５ターン目３６ａがフェライト３２の下面に形成された接続用電極３５ｃと接続された状態で第２主面３２ｂにおいて第１中心電極３５と斜めに交差する状態で立ち上がり、上面の中継用電極３６ｂを介して第１主面３２ａに回り込み、１ターン目３６ｃが第１主面３２ａにおいて第１中心電極３５と直交する状態で形成されている。１ターン目３６ｃの下端部は下面の中継用電極３６ｄを介して第２主面３２ｂに回り込み、１．５ターン目３６ｅが第２主面３２ｂにおいて立ち上がり、上面の中継用電極３６ｆを介して第１主面３２ａに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋがフェライト３２の表面にそれぞれ形成されている。３ターン目３６ｋの下端部はフェライト３２の下面に形成した接続用電極３６ｌに接続されている。
【００１７】
接続用電極３５ａ，３５ｃ，３６ｌや中継用電極３５ｂ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊは、フェライト３２の上下面に形成された凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。
【００１８】
フェライト３２としては、ＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフィなどで形成することができる。中心電極３５，３６の絶縁材３４Ａ，３４Ｂとしては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。
【００１９】
永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
【００２０】
回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、上面視で方形形状を有している。回路基板２０の内部には、２ポート型アイソレータ２の等価回路図である図３に示すように、整合用コンデンサＣ２、インピーダンス整合用コンデンサＣＳ１，ＣＳ２やそれらの接続用内部導体が内蔵されている。また、図１に示すように、回路基板２０の上面には入力端子電極２５、出力端子電極２６、接地用端子電極２７がそれぞれ形成される。回路基板２０の背面（底面）には、整合用コンデンサＣＳ１（図３参照）を介して入力端子電極２５と接続された入力用外部端子ＩＮと、コンデンサＣＳ２等（図３参照）を介して出力端子電極２６と接続された出力用外部端子ＯＵＴとが形成される。回路基板２０の背面にはさらに、接地用端子電極２７と接続された接地用外部端子ＧＮＤａ，ＧＮＤｂ（図３参照）がそれぞれ形成されている。これら入力用外部端子ＩＮと、出力用外部端子ＯＵＴと、接地用外部端子ＧＮＤａ，ＧＮＤｂとは、上面視で方形形状を有する回路基板２０の背面の四隅に形成される。より具体的に説明すると、入力用外部端子ＩＮ及び出力用外部端子ＯＵＴは背面の一方の対角に、接地用外部端子ＧＮＤａ，ＧＮＤｂは背面の他方の対角に形成される。
【００２１】
ここで、２ポート型アイソレータ２の一回路例を図３の等価回路を参照して説明する。入力用外部端子ＩＮは整合用コンデンサＣＳ１を介して入力ポートＡ（入力端子電極２５）に接続され、該入力ポートＡは整合用コンデンサＣ１と終端抵抗Ｒとに接続されるとともに、第１中心電極３５の一端（電極３５ａ）に接続されている。第１中心電極３５の他端（電極３５ｃ）及び第２中心電極３６の一端（電極３５ｃ）は、出力ポートＢ（出力端子電極２６）に接続されるとともに、終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続され、かつ、コンデンサＣＳ２を介して出力用外部端子ＯＵＴに接続されている。第２中心電極３６の他端（電極３６ｌ）及びコンデンサＣ２はグランドポートＣ（接地用端子電極２７）を介して接地用外部端子ＧＮＤａ，ＧＮＤｂに接続されている。なお、終端抵抗ＲとコンデンサＣ１は図１に示すようにチップタイプの外付け用素子が用いられている。
【００２２】
以上の構成からなる２ポート型アイソレータ２においては、入力ポートＡに高周波電流が入力すると、第２中心電極３６に大きな高周波電流が流れ、終端抵抗ＲやコンデンサＣ１にはほとんど高周波電流が流れないため、挿入損失が小さくなる。一方、出力ポートＢから入力された高周波電流は、第１中心電極３５とコンデンサＣ１とで形成される並列共振回路によって減衰され、終端抵抗Ｒによって熱として放出される。コンデンサＣＳ１は入力側のインピーダンスを５０Ωに整合させ、コンデンサＣＳ２は出力側のインピーダンスを５０Ωに整合させる。
【００２３】
次に、図１に示す配線基板１の詳細を、図４Ａ，図４Ｂを参照して説明する。図４Ａ，図４Ｂにおいて、配線基板１は、基板本体１１と、後述のランド１２〜１７を含むプリント配線１８と、ソルダーレジスト層１９とを備えている。
【００２４】
基板本体１１は、絶縁性の板状部材であり、典型的には、ガラス繊維製布を複数枚重ねてエポキシやポリイミド等の樹脂を含浸させることにより形成される。
【００２５】
基板本体１１の表面上にはプリント配線１８が形成される。このプリント配線１８は、銅や銀等の金属薄膜を基板本体１１上に形成した後、所望の回路（例えば移動体通信機器の送信回路）のパターンに相当するレジストパターンを形成した後、エッチング処理等により形成される。なお、プリント配線１８は、図４Ａでは透視した状態を点線で示されている。
【００２６】
本実施形態では、回路パターンは、２ポート型アイソレータ２の実装を想定しつつ所望の電気特性を有するよう設計され、２ポート型アイソレータ２の入力用外部端子ＩＮと、出力用外部端子ＯＵＴと、接地用外部端子ＧＮＤａ，ＧＮＤｂのそれぞれに相対する部分を有する。さらに、２ポート型アイソレータ２の不使用時に、２ポート型アイソレータ２の代わりに、図５に示すようなジャンパーチップ３も実装できるように、回路パターンは設計される。ここで、ジャンパーチップ３は、表面実装部品のＪＩＳ規格のあるサイズ（例えば１００５タイプ）を有しており、内部の抵抗値が実質的にゼロか非常に低い抵抗器であり、入力用外部端子ＩＮ’及び出力用外部端子ＯＵＴ’を有する。回路パターンは、この入力用外部端子ＩＮ’及び出力用外部端子ＯＵＴ’のそれぞれに相対する部分も有する。
【００２７】
ソルダーレジスト層１９は、プリント配線１８上のハンダ付けしない部分を覆って保護する絶縁膜である。具体的には、２ポート型アイソレータ２及びジャンパーチップ３の各端子に相対する箇所にはソルダーレジスト層１９は形成されず、プリント配線１８がソルダーレジスト層１９から露出する。このような露出部分は、２ポート型アイソレータ２及びジャンパーチップ３のハンダ付けのためのランドとして用いられる。本実施形態では、２ポート型アイソレータ２の入力用外部端子ＩＮ、出力用外部端子ＯＵＴ、接地用外部端子ＧＮＤａ，ＧＮＤｂのそれぞれに相対して、第１入力用ランド１２と、第１出力用ランド１３と、第１接地用ランド１４と、第２接地用ランド１５とが配線基板１に形成される。同様にして、ジャンパーチップ３の入力用外部端子ＩＮ’及び出力用外部端子ＯＵＴ’と相対して、第２入力用ランド１６及び第２出力用ランド１７が形成される。なお、これらランド１２〜１７は図４Ａ，図４Ｂではハッチングを付されて図示されている。
【００２８】
ここで、図４Ｂに示すように、第１入力用ランド１２と第２入力用ランド１６はプリント配線１８の一部であり、それゆえ、第２入力用ランド１６は、第１入力用ランド１２と導通する。また、図４Ａ及び図４Ｂに示すように、第２入力用ランド１６は、第１入力用ランド１２と第１接地用ランド１４の間に直線的に配置される。第１出力用ランド１３と第２出力用ランド１７も前記と同様にして導通し、第２出力用ランド１７は、第１出力用ランド１３と第２接地用ランド１５との間に直線的に配置され形成される。ここで、第１入力用ランド１２と、第２入力用ランド１６及び第１接地用ランド１４の配列方向を、図４Ａ及び図４Ｂに示すようにＹとすると、第１出力用ランド１３、第２出力用ランド１７及び第２接地用ランド１５は配列方向Ｙに平行に配置される。また、第１入力用ランド１２及び第２接地用ランド１５は、上記配列方向Ｙとの直交方向Ｘ（図４Ａ，図４Ｂを参照）に配列される。同様に、第２入力用ランド１２及び第２出力用ランド１７、並びに第１接地用ランド１４及び第１出力用ランド１３も直交方向Ｘに配列される。
【００２９】
以上のような構成により、２ポート型アイソレータ２の不使用時、第２入力用ランド１６及び第２出力用ランド１７にハンダでジャンパーチップ３が固定され、これらランド１６，１７の間が導通する。したがって、このプリント配線１８に高周波電流が入力された場合、入力電流はジャンパーチップ３を介して出力されるので、元々２ポート型アイソレータ２向けに設計されたプリント配線１８上にオープン回路が生じることを避け、２ポート型アイソレータ２の使用中止に柔軟に対応することが出来る。
【００３０】
また、規格化されたサイズのジャンパーチップ３は表面実装機により自動的に配線基板１上に実装可能となるため、移動体通信回路等の量産に適した配線基板１を提供することが可能となる。
【００３１】
また、第１入力用ランド１２と第２入力用ランド１６とは、ハンダが必要以上に付着しないように、ソルダーレジスト１９により確実に分離することが好ましい。第１出力端子電極１３及び第２出力端子電極１７に同様に分離することが望ましい。
【００３２】
また、以上の実施形態では、共通のプリント配線１８をソルダーレジスト層１９で覆うことで、第１入力用ランド１２、第２入力用ランド１６、第１出力用ランド１３及び第２出力用ランド１７を形成していた。しかし、これに限らず、以下のように第１入力用ランド、第２入力用ランド、第１出力用ランド及び第２出力用ランドを形成しても構わない。つまり、第１入力用ランド、第２入力用ランド、第１出力用ランド及び第２出力用ランドを別々の導体パターンで基板本体上に形成し、第１入力用ランド及び第２入力用ランドを、ビアホールを用いて基板本体の層間配線を介して導通させる。また、第１出力用ランド及び第２出力用ランドも同様にして導通させる。
【００３３】
次に、図１に示す配線基板１を移動体通信機器の送信回路に応用した例について説明する。まず、図６（Ａ），（Ｂ）に示すように、配線基板１に２ポート型アイソレータ２が実装される場合、入力用外部端子ＩＮが第１入力用ランド１２に、出力用外部端子ＯＵＴが第１出力用ランド１３に、及び接地用外部端子ＧＮＤａが第１接地用ランド１４に、接地用外部端子ＧＮＤｂが第２接地用ランド１５にハンダ付けされる。また、第１入力用ランド１２には、プリント配線１８を介してパワーアンプ１０１が接続され、第１出力用ランド１３には、プリント配線１８を介してデュプレクサ１０２が接続される。
【００３４】
それに対し、配線基板１に２ポート型アイソレータ２を実装しない場合、図７（Ａ），（Ｂ）に示すように、ジャンパーチップ３が図５を参照して説明したようにして配線基板１に実装される。なお、パワーアンプ１０１及びデュプレクサ１０２は、図６（Ａ），（Ｂ）に示した例と同様に接続される。
【００３５】
なお、２ポート型アイソレータ２の不使用時に、配線基板１上に、ジャンパーチップ３ではなく、図８（Ａ），（Ｂ）又は図９（Ａ），（Ｂ）に示すように、複数の表面実装型電子部品で構成されたマッチング回路を構成して、パワーアンプ１０１の出力インピーダンス（例えば５［Ω］）とのマッチングと、デュプレクサ１０２の入力インピーダンス（例えば５０［Ω］）とのマッチングをとっても構わない。この構成によっても、第２入力用ランド１６及び第２出力用ランド１７間がオープンになることを避け、より好ましい電気特性を得ることが可能となる。
【００３６】
まず、図８（Ａ）及び図８（Ｂ）の例では、マッチング回路１０３は、複数の表面実装型電子部品として、例えば、２個の表面実装型コンデンサ４，６と、表面実装型インダクタ５とを備えている。表面実装型コンデンサ４は、第１入力用ランド１２及び第２接地用ランド１５にハンダ付けされ、表面実装型インダクタ５は、第２入力用ランド１６及び第２出力用ランド１７にハンダ付けされ、さらに、表面実装型コンデンサ６は、第１出力用ランド１３及び第１接地用ランド１４に実装される。
【００３７】
また、図９（Ａ）及び図９（Ｂ）の例では、マッチング回路１０４は、複数の表面実装型電子部品として、例えば、表面実装型コンデンサ７と、表面実装型抵抗器８とを備えている。表面実装型コンデンサ７は、第１入力用ランド１２及び第２接地用ランド１５にハンダ付けされ、表面実装型抵抗器８は、第２入力用ランド１６及び第２出力用ランド１７にハンダ付けされる。
【産業上の利用可能性】
【００３８】
本発明は、表面実装型非可逆回路素子用配線基板及びこれを備える移動体通信機器に有用であり、特に、設計変更に柔軟に対応可能という点で優れている。
【符号の説明】
【００３９】
１…配線基板
１１…基板本体
１２…第１入力用ランド
１３…第１出力用ランド
１４…第１接地用ランド
１５…第２接地用ランド
１６…第２入力用ランド
１７…第２出力用ランド
１８…プリント配線
１９…ソルダーレジスト層
２…２ポート型アイソレータ（表面実装型非可逆回路素子）
ＩＮ…２ポート型アイソレータの入力用外部端子
ＯＵＴ…２ポート型アイソレータの出力用外部端子
ＧＮＤａ，ＧＮＤｂ…接地用外部端子
３…ジャンパーチップ
ＩＮ’…ジャンパーチップの入力用外部端子
ＯＵＴ’…ジャンパーチップの出力用外部端子
１０３，１０４…マッチング回路
【特許請求の範囲】
【請求項１】
表面実装型非可逆回路素子用配線基板であって、
前記表面実装型非可逆回路素子が有する入力用外部端子及び出力用外部端子に相対して形成された第１入力用ランド及び第１出力用ランドと、
前記第１入力用ランドと導通する第２入力用ランドと、
前記第１出力用ランドと導通する第２出力用ランドとを備え、
前記表面実装型非可逆回路素子の不使用時、前記第２入力用ランド及び前記第２出力用ランド間を導通する表面実装型電子部品が実装される、
表面実装型非可逆回路素子用配線基板。
【請求項２】
前記第２入力用ランド及び前記第２出力用ランドは、前記表面実装型電子部品の入力端子及び出力端子に相対して形成されている、
請求項１に記載の表面実装型非可逆回路素子用配線基板。
【請求項３】
前記第２入力用ランド及び前記第２出力用ランドは、規格化されたサイズのジャンパーチップを前記表面実装型電子部品として実装可能に形成されている、
請求項１又は２に記載の表面実装型非可逆回路素子用配線基板。
【請求項４】
表面実装型非可逆回路素子用配線基板であって、
前記表面実装型非可逆回路素子が有する入力用外部端子、出力用外部端子、第１接地用外部端子及び第２接地用外部端子に相対して形成された第１入力用ランド、第１出力用ランド、第１接地用ランド及び第２接地用ランドと、
前記第１入力用ランドと導通する第２入力用ランドと、
前記第１出力用ランドと導通する第２出力用ランドとを備え、
前記表面実装型非可逆回路素子の不使用時、前記第１入力用ランド及び前記第２接地用ランド間を導通する第１の表面実装型電子部品と、前記第２入力用ランド及び前記第２出力用ランド間を導通する第２の表面実装型電子部品と、前記第１接地用ランド及び前記第２出力用ランド間を導通する第３の表面実装型電子部品が実装される、
表面実装型非可逆回路素子用配線基板。
【請求項５】
表面実装型非可逆回路素子用配線基板であって、
前記表面実装型非可逆回路素子が有する入力用外部端子、出力用外部端子、第１接地用外部端子及び第２接地用外部端子に相対して形成された第１入力用ランド、第１出力用ランド、第１接地用ランド及び第２接地用ランドと、
前記第１入力用ランドと導通する第２入力用ランドと、
前記第１出力用ランドと導通する第２出力用ランドとを備え、
前記表面実装型非可逆回路素子の不使用時、前記第２入力用ランド及び前記第２出力用ランド間を導通する第１の表面実装型電子部品と、前記第１接地用ランド及び前記第２出力用ランド間を導通する第２の表面実装型電子部品が実装される、
表面実装型非可逆回路素子用配線基板。
【請求項６】
請求項１〜５のいずれかに記載の表面実装型非可逆回路素子用配線基板を備える、
移動体通信機器。
【請求項１】
表面実装型非可逆回路素子用配線基板であって、
前記表面実装型非可逆回路素子が有する入力用外部端子及び出力用外部端子に相対して形成された第１入力用ランド及び第１出力用ランドと、
前記第１入力用ランドと導通する第２入力用ランドと、
前記第１出力用ランドと導通する第２出力用ランドとを備え、
前記表面実装型非可逆回路素子の不使用時、前記第２入力用ランド及び前記第２出力用ランド間を導通する表面実装型電子部品が実装される、
表面実装型非可逆回路素子用配線基板。
【請求項２】
前記第２入力用ランド及び前記第２出力用ランドは、前記表面実装型電子部品の入力端子及び出力端子に相対して形成されている、
請求項１に記載の表面実装型非可逆回路素子用配線基板。
【請求項３】
前記第２入力用ランド及び前記第２出力用ランドは、規格化されたサイズのジャンパーチップを前記表面実装型電子部品として実装可能に形成されている、
請求項１又は２に記載の表面実装型非可逆回路素子用配線基板。
【請求項４】
表面実装型非可逆回路素子用配線基板であって、
前記表面実装型非可逆回路素子が有する入力用外部端子、出力用外部端子、第１接地用外部端子及び第２接地用外部端子に相対して形成された第１入力用ランド、第１出力用ランド、第１接地用ランド及び第２接地用ランドと、
前記第１入力用ランドと導通する第２入力用ランドと、
前記第１出力用ランドと導通する第２出力用ランドとを備え、
前記表面実装型非可逆回路素子の不使用時、前記第１入力用ランド及び前記第２接地用ランド間を導通する第１の表面実装型電子部品と、前記第２入力用ランド及び前記第２出力用ランド間を導通する第２の表面実装型電子部品と、前記第１接地用ランド及び前記第２出力用ランド間を導通する第３の表面実装型電子部品が実装される、
表面実装型非可逆回路素子用配線基板。
【請求項５】
表面実装型非可逆回路素子用配線基板であって、
前記表面実装型非可逆回路素子が有する入力用外部端子、出力用外部端子、第１接地用外部端子及び第２接地用外部端子に相対して形成された第１入力用ランド、第１出力用ランド、第１接地用ランド及び第２接地用ランドと、
前記第１入力用ランドと導通する第２入力用ランドと、
前記第１出力用ランドと導通する第２出力用ランドとを備え、
前記表面実装型非可逆回路素子の不使用時、前記第２入力用ランド及び前記第２出力用ランド間を導通する第１の表面実装型電子部品と、前記第１接地用ランド及び前記第２出力用ランド間を導通する第２の表面実装型電子部品が実装される、
表面実装型非可逆回路素子用配線基板。
【請求項６】
請求項１〜５のいずれかに記載の表面実装型非可逆回路素子用配線基板を備える、
移動体通信機器。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−３８５２６（Ｐ２０１３−３８５２６Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１１−１７１５０２（Ｐ２０１１−１７１５０２）
【出願日】平成２３年８月５日（２０１１．８．５）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２３年８月５日（２０１１．８．５）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
[ Back to top ]