記憶装置

【課題】本発明は、記憶部と制御部とが分離可能な記憶装置を提供することを目的とする。
【解決手段】本発明の記憶装置は、第一インターフェースを介して電子装置に接続され、且つ第二インターフェース及びストレージコントローラーを有する制御部と、第三インターフェース及びストレージユニットを有する記憶部と、を備え、前記制御部及び前記記憶部は、前記第二インターフェース及び前記第三インターフェースを介して接続され、前記ストレージコントローラーは前記ストレージユニットのデータの読み書きを制御する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置に関するものである。
【背景技術】
【０００２】
図１に示されたように、従来のソリッドステートディスク（ＳＳＤ）１０のフラッシュコントローラー１０１及びフラッシュチップ１０２は、フラッシュバス１０３を介して接続され且つ１つのＰＣＢ基板に設置される。フラッシュチップ１０２が破壊されると、ソリッドステートディスク１０は使用不能であるので、破壊されなかったフラッシュコントローラー１０１も続いて使用することができず、必要としない浪費を招く。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、前記課題を解決し、記憶部と制御部とが分離可能な記憶装置を提供することである。
【課題を解決するための手段】
【０００４】
本発明に係る記憶装置は、第一インターフェースを介して電子装置に接続され、且つ第二インターフェース及びストレージコントローラーを有する制御部と、第三インターフェース及びストレージユニットを有する記憶部と、を備え、前記制御部及び前記記憶部は、前記第二インターフェース及び前記第三インターフェースを介して接続され、前記ストレージコントローラーは前記ストレージユニットのデータの読み書きを制御する。
【発明の効果】
【０００５】
従来の技術に比べて、本発明の記憶装置の制御部及び記憶部は、インターフェースを介して接続される２つの独立の装置であるので、前記制御部及び前記記憶部の中のいずれか１つが破壊されたら、破壊された装置を取り替えることを必要とするだけであり、浪費を減少して、コストを下げる。
【図面の簡単な説明】
【０００６】
【図１】従来の技術に係る記憶装置の構造を示す図である。
【図２】本発明の実施形態に係る記憶装置の構造を示す図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して、本発明の実施形態について説明する。
【０００８】
図２を参照すると、本発明の実施形態に係わる記憶装置１は、制御部１１及び記憶部１２を備える。前記制御部１１は、第一インターフェース１１１、第二インターフェース１１２及びストレージコントローラー１１３を備える。前記記憶装置１は、前記第一インターフェース１１１を介して電子装置（図示せず）に接続され、前記第一インターフェース１１１は、第一バス１１４を介して前記ストレージコントローラー１１３に接続され、前記第二インターフェース１１２は、第二バス１１５を介して前記ストレージコントローラー１１３に接続される。
【０００９】
前記記憶部１２は、第三インターフェース１２１及び少なくとも１つのストレージユニット１２２を備える。少なくとも１つの前記ストレージユニット１２２は、第三バス１２３を介して前記第三インターフェース１２１に接続される。前記制御部１１及び前記記憶部１２は、前記第二インターフェース１１２及び前記第三インターフェース１２１を介して接続され、前記第二インターフェース１１２及び前記第三インターフェース１２１は、ホットスワップできるインターフェースである。前記ストレージコントローラー１１３は、前記記憶部１２のストレージユニット１２２のデータの読み書きを制御する。前記記憶部１２が破壊されたら、前記記憶部１２を取り替えることを必要とするだけで、前記制御部１１は引き続き使用可能であり、又は前記制御部１１が破壊されたら、前記制御部１１を取り替えることを必要とするだけで、前記記憶部１２は引き続き使用可能である。
【００１０】
本実施形態において、前記記憶装置１はソリッドステートディスク（ＳＳＤ）であり、前記第一インターフェース１１１はシリアルＡＴＡ（ＳｅｒｉａｌＡｄｖａｎｃｅｄＴｅｃｈｎｏｌｏｇｙＡｔｔａｃｈｍｅｎｔ，ＳＡＴＡ）インターフェースであり、前記記憶部１２のストレージユニット１２２はフラッシュメモリであり、前記第一バス１１４はＳＡＳＡバスであり、前記第二バス１１５及び前記第三バス１２３は、フラッシュバスである。
【００１１】
本実施形態において、前記第二インターフェース１１２及び前記第三インターフェース１２１は、データ信号ピン、アドレス信号ピン、制御信号ピン、電源信号ピン及び接地信号ピンを備える。
【００１２】
以上、本発明を実施例に基づいて具体的に説明したが、本発明は、上述の実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種種の変更が可能であることは勿論であって、本発明の技術的範囲は、以下の特許請求の範囲から決まる。
【符号の説明】
【００１３】
１記憶装置
１０ソリッドステートディスク
１１制御部
１２記憶部
１０１フラッシュコントローラー
１０２フラッシュチップ
１０３フラッシュバス
１１１第一インターフェース
１１２第二インターフェース
１１３ストレージコントローラー
１１４第一バス
１１５第二バス
１２１第三インターフェース
１２２ストレージユニット
１２３第三バス

【特許請求の範囲】
【請求項１】
第一インターフェースを介して電子装置に接続される記憶装置であって、
第二インターフェース及びストレージコントローラーを有する制御部と、
第三インターフェース及びストレージユニットを有する記憶部と、
を備え、前記制御部及び前記記憶部は、前記第二インターフェース及び前記第三インターフェースを介して接続され、前記ストレージコントローラーは前記ストレージユニットのデータの読み書きを制御することを特徴とする記憶装置。
【請求項２】
前記第二インターフェースは、フラッシュバスを介して前記ストレージコントローラーに接続され、前記ストレージユニットは、フラッシュバスを介して前記第三インターフェースに接続されることを特徴とする請求項１に記載の記憶装置。
【請求項３】
前記第二インターフェース及び前記第三インターフェースは、データ信号ピン、アドレス信号ピン、制御信号ピン、電源信号ピン及び接地信号ピンを備えることを特徴とする請求項２に記載の記憶装置。

【図１】