試験測定装置用信号取込み装置及び入力信号デジタル化方法
【課題】信号取込み装置の取込み可能帯域幅を広げる。
【解決手段】複数のパスに組み込まれたデジタイザの帯域幅に合わせて、高帯域入力信号を分割して複数の分割信号を生成し、これらを対応するミキサに供給する。各ミキサの局部発振部は、対応する係数の行列式を用いて定めた周波数を有する複数の信号を合算した合成信号を受ける。各発振信号は、合算される前に、位相及び振幅を表す係数で乗算される。各ミキサは、合成信号を分割信号と混合し、周波数帯域が多重化された信号を生成する。これら信号は、デジタル化され、元々の入力信号とほぼ同じ波形が再構成される。
【解決手段】複数のパスに組み込まれたデジタイザの帯域幅に合わせて、高帯域入力信号を分割して複数の分割信号を生成し、これらを対応するミキサに供給する。各ミキサの局部発振部は、対応する係数の行列式を用いて定めた周波数を有する複数の信号を合算した合成信号を受ける。各発振信号は、合算される前に、位相及び振幅を表す係数で乗算される。各ミキサは、合成信号を分割信号と混合し、周波数帯域が多重化された信号を生成する。これら信号は、デジタル化され、元々の入力信号とほぼ同じ波形が再構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験測定装置に関し、特に複数の任意帯域多重化ミキサ装置を有する試験測定装置用の信号取込み装置と、これに関連する帯域多重化技術に関する。
【背景技術】
【０００２】
デジタル・オシロスコープを含む試験測定装置の性能は、信号の取込みシステムの入力帯域で制限される。従来の高周波数信号取込み部は、トラック・ホールド・サンプリング回路、アナログ・デジタル変換回路、高速メモリなど、いずれも高機能化した回路が含まれている。しかし、従来のトラック・ホールド・サンプリング回路やアナログ・デジタル変換回路は、効率良く組み立てて使用するには、時間的及び資金的に大きな投資を必要とする。
【０００３】
標準的なデジタル化プラットフォーム・アーキテクチャに比較して、システムの帯域をより広くし、低コストでの使用を可能とするための別の手法としては、デジタル化プラットフォームの前段にミキサ（信号混合）技術を用いるものがある。米国特許公開第２００４／０１２８０７６号公報には、ミキサ技術を用いて利用可能な帯域を広げたリアルタイム・オシロスコープが開示されている。このリアルタイム・オシロスコープは、入力信号を複数の分割信号に分割する。１つの分割信号は、周波数をそのままにしてデジタル化されると同時に、他の分割信号は、ベースバンド周波数範囲に周波数シフトしてからデジタル化される。周波数シフト後にデジタル化された信号は、その元々の周波数範囲へとデジタル的に周波数シフトされ、他のデジタル化信号と合成されて、入力信号を表すデジタル信号が生成さる。入力信号のサブ帯域（入力信号の帯域を小さく複数に分割した帯域）を、複数のサブ帯域のそれぞれに対応するデジタイザの帯域幅内に入るように周波数シフトすることによって、１つのデジタイザの入力帯域幅を超える周波数帯域の入力信号を、この周波数帯域より低い帯域のデジタイザを用いて取り込むことが可能になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許公開第２００４／０１２８０７６号公報
【特許文献２】米国特許第７２５７４９７号公報
【特許文献３】米国特許第７４７４９７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ミキサの任意の局部発振係数に関し、入力信号の再構成において使用される局部発振係数が逆行列の関係となるようにする帯域多重化の装置及び方法が望まれている。加えて、任意の係数と、効率的な再構成アルゴリズムを利用できるよう配置された狭帯域の４つのデジタイザを用いて、２つの広帯域入力信号を同時にデジタル化することが望ましい。
【課題を解決するための手段】
【０００６】
本発明の概念１は、試験測定装置のための信号取込み装置であって、
第１及び第２デジタイザ・パスを有する第１入力チャンネルと、
第３及び第４デジタイザ・パスを有する第２入力チャンネルと、
上記第１及び第２デジタイザ・パスの夫々に組み込まれる第１及び第２ミキサと、
上記第３及び第４デジタイザ・パスの夫々に組み込まれる第３及び第４ミキサと、
対応する上記第１、第２、第３及び第４ミキサと夫々連携する複数の合算部と、
複数の上記合算部の夫々と結合され、複数の第１係数に基いて、発振信号を生成して夫々の上記合算部へ供給するよう構成される第１発振部と、
複数の上記合算部の夫々と結合され、複数の第２係数に基いて、発振信号を生成して夫々の上記合算部へ供給するよう構成される第２発振部とを具えている。
【０００７】
本発明の概念２は、概念１の信号取込み装置であって、複数の上記合算部の夫々が、上記第１発振部の上記発振信号と、上記第２発振部の上記発振信号とを合算するよう構成されることを特徴としている。
【０００８】
本発明の概念３は、概念１の信号取込み装置であって、
上記第１デジタイザ・パスが、第１ローパス・フィルタ及び第１デジタイザを含み、
上記第２デジタイザ・パスが、第２ローパス・フィルタ及び第２デジタイザを含み、
上記第３デジタイザ・パスが、第３ローパス・フィルタ及び第３デジタイザを含み、
上記第４デジタイザ・パスが、第４ローパス・フィルタ及び第４デジタイザを含むことを特徴としている。
【０００９】
本発明の概念４は、概念１の信号取込み装置であって、
複数の上記合算部が、第１、第２、第３及び第４合算部を含み、
上記第１合算部が上記第１ミキサに結合され、
上記第２合算部が上記第２ミキサに結合され、
上記第３合算部が上記第３ミキサに結合され、
上記第４合算部が上記第４ミキサに結合されることを特徴としている。
【００１０】
本発明の概念５は、概念４の信号取込み装置であって、
上記第１合算部は、上記第１発振部からの係数ａ１に基づく発振信号と、上記第２発振部からの係数ｂ１に基づく発振信号とを合算して第１合成信号を生成するよう構成され、
上記第２合算部は、上記第１発振部からの係数ａ２に基づく発振信号と、上記第２発振部からの係数ｂ２に基づく発振信号とを合算して第２合成信号を生成するよう構成され、
上記第３合算部は、上記第１発振部からの係数ｃ１に基づく発振信号と、上記第２発振部からの係数ｄ１に基づく発振信号とを合算して第３合成信号を生成するよう構成され、
上記第４合算部は、上記第１発振部からの係数ｃ２に基づく発振信号と、上記第２発振部からの係数ｄ２に基づく発振信号とを合算して第４合成信号を生成するよう構成され、
このとき、これら係数ａ１、ａ２、ｂ１、ｂ２、ｃ１、ｃ２、ｄ１及びｄ２が、後述する数式５及び数式６の関係を満たしていることを特徴としている。
【００１１】
本発明の概念６は、概念５の信号取込み装置であって、
上記第１ミキサは、第１入力信号を上記第１合成信号と混合して第１周波数変換信号を生成するよう構成され、
上記第２ミキサは、上記第１入力信号を上記第２合成信号と混合して第２周波数変換信号を生成するよう構成され、
上記第３ミキサは、第２入力信号を上記第３合成信号と混合して第３周波数変換信号を生成するよう構成され、
上記第４ミキサは、上記第２入力信号を上記第４合成信号と混合して第４周波数変換信号を生成するよう構成されていることを特徴としている。
【００１２】
本発明の概念７は、概念１の信号取込み装置であって、
夫々が上記第１、第２、第３及び第４デジタイザ・パスの対応する１つに組み込まれ、第１、第２、第３及び第４周波数変換信号の中の１つを夫々補間するように構成される複数の補間部と、
夫々が上記第１、第２、第３及び第４デジタイザ・パスの１つに組み込まれ、上記第１、第２、第３及び第４周波数変換信号の中の１つと、第１、第２、第３及び第４再合成信号の中の１つとを夫々混合するよう構成される複数のミキサと
を含む再構成部を更に具えている。
【００１３】
本発明の概念８は、概念７の信号取込み装置であって、上記再構成部が、複数のミキサの中の対応する１つに夫々結合される第１、第２、第３及び第４合算部を更に含んでいることを特徴としている。
【００１４】
本発明の概念９は、概念８の信号取込み装置であって、上記再構成部が、該再構成部の上記合算部に夫々結合される第１及び第２発振部を更に含んでいることを特徴としている。
【００１５】
本発明の概念１０は、概念９の信号取込み装置であって、
上記再構成部の上記第１合算部が、上記第１発振部からの係数ｇ１に基づく発振信号と、上記第２発振部からの係数ｇ３に基づく発振信号とを合算して上記第１再合成信号を生成するよう構成され、
上記再構成部の上記第２合算部が、上記第１発振部からの係数ｇ２に基づく発振信号と、上記第２発振部からの係数ｇ４に基づく発振信号とを合算して上記第２再合成信号を生成するよう構成され、
上記再構成部の上記第３合算部が、上記第１発振部からの係数ｈ１に基づく発振信号と、上記第２発振部からの係数ｈ３に基づく発振信号とを合算して上記第３再合成信号を生成するよう構成され、
上記再構成部の上記第４合算部が、上記第１発振部からの係数ｈ２に基づく発振信号と、上記第２発振部からの係数ｈ４に基づく発振信号とを合算して上記第４再合成信号を生成するよう構成され、
このとき、これら係数ｇ１、ｇ２、ｇ３、ｇ４、ｈ１、ｈ２、ｈ３及びｈ４は、後述する数式１１及び数式１２を満たし、ａ１、ａ２、ｃ１及びｃ２は、複数の上記第１係数に対応し、ｂ１、ｂ２、ｄ１及びｄ２は、複数の上記第２係数に対応することを特徴としている。
【００１６】
本発明の概念１１は、試験測定装置用の信号取込み装置であって、
入力信号を複数の分割信号に分割するスプリッタと、
複数の係数に基いて複数の発振信号を生成するように夫々構成される複数の発振部と、
関連する複数の上記発振信号を合算して関連する１つの合成信号を夫々生成するよう構成される複数の合算部と、
関連する分割信号を関連する合成信号と混合して周波数変換信号を夫々生成するよう構成される複数のミキサと、
関連する上記周波数変換信号をフィルタ処理するよう夫々構成される複数のローパス・フィルタと、
関連するフィルタ処理信号をデジタル化するよう夫々構成される複数のデジタイザと
を具えている。
【００１７】
本発明の概念１２は、概念１１の信号取込み装置であって、
フィルタ処理及びデジタル化された上記周波数変換信号を受けて、上記入力信号と実質的に等しい再構成波形を生成する再構成部を更に具えている。
【００１８】
本発明の概念１３は、概念１１の信号取込み装置であって、このとき、
上記スプリッタは、上記入力信号をＮ個の分割信号に分割してＮ個のパスに供給するよう構成され、
複数の上記ミキサは、Ｎ個のミキサに対応し、
上記パスの夫々は、上記Ｎ個のミキサの中の対応する１つを含み、
複数の上記合算部は、Ｎ個の合算部に対応し、
上記Ｎ個のミキサの夫々は、上記Ｎ個の合算部の中の対応する１つに結合され、
複数の上記発振部は、Ｎ個の発振部に対応し、
上記Ｎ個の発振部の夫々は、上記Ｎ個の合算部の夫々に結合され、
上記発振部の夫々は、複数のＮ個の係数に基いてＮ個の発振信号を生成する構成されることを特徴としている。
【００１９】
本発明の概念１４は、概念１３の信号取込み装置であって、
上記Ｎ個の合算部の夫々は、上記Ｎ個の発振部からのＮ個の発振信号を受けて合算し、関連する１つの合成信号を生成するよう構成される。
【００２０】
本発明の概念１５は、概念１４の信号取込み装置であって、
上記Ｎ個のミキサの夫々は、関連する上記合成信号を受けて、上記Ｎ個の分割信号の対応する１つと混合し、関連する１つの周波数変換信号を生成するよう構成されることを特徴としている。
【００２１】
本発明の概念１６は、概念１１の信号取込み装置であって、
複数の上記発振部が、
係数ａ１、ａ２、ａ３及びａ４の第１グループに関連する第１発振部と、
係数ｂ１、ｂ２、ｂ３及びｂ４の第２グループに関連する第２発振部と、
係数ｃ１、ｃ２、ｃ３及びｃ４の第３グループに関連する第３発振部と、
係数ｄ１、ｄ２、ｄ３及びｄ４の第４グループに関連する第４発振部と
を含み、これら係数が、後述する数式１の関係を満たすことを特徴としている。
【００２２】
本発明の概念１７は、試験測定装置のための入力信号をデジタル化する方法であって、
入力信号を複数の分割信号に分割するステップと、
複数の係数に基いて複数の発振信号を定めるステップと、
複数の上記発振信号を合算して複数の合成信号を生成するステップと、
上記合成信号の夫々を複数の上記分割信号の対応する１つと混合して、関連する１つの周波数変換信号を生成するステップと、
複数の上記周波数変換信号の夫々をフィルタ処理するステップと、
フィルタ処理された上記周波数変換信号の夫々をデジタル化するステップと、
デジタル化された上記周波数変換信号を再合成することによって、実質的に上記入力信号に等しい波形を再構成するステップと
を具えている。
【００２３】
本発明の概念１８は、概念１７の方法であって、このとき、上記波形を再構成するステップが、分割された入力信号の数と等しい係数に従ってデジタル化された上記周波数変換信号を補間するステップを更に含んでいる。
【００２４】
本発明の概念１９は、概念１８の方法であって、複数の上記係数が、複数の上記第１係数に対応し、複数の上記発振信号が複数の上記第１発振信号に対応しており、このとき、上記波形を再構成するステップが、
複数の上記第２係数に基いて複数の第２発振信号を定めるステップと、
複数の上記第２発振信号を合算して複数の再合成信号を生成するステップと、
複数の上記補間信号の夫々を、複数の上記再合成信号の中の対応する１つと混合するステップとを更に含み、複数の上記第１係数が、複数の上記第２係数に対して逆行列の関係にあることを特徴としている。
【００２５】
本発明の概念２０は、プロセッサで実効したときに、概念１７による方法を実行するよう動作する、コンピュータ実行可能な非一時的命令を記憶するコンピュータ読み出し可能な１つ以上の有形なメディアである。
【００２６】
本発明の目的、効果及び他の新規な点は、以下の詳細な説明を添付の特許請求の範囲及び図面とともに読むことによって明らかとなろう。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明の実施形態の例による試験測定装置の信号取込み装置に組み込まれる帯域多重化ミキサ装置の種々の構成要素を含むブロック図である。
【図２】図２は、図１の入力信号の例と、これに関連して、入力信号よりも低い帯域幅に周波数シフトした帯域を有する混合信号を示す。
【図３】図３は、本発明の別の実施形態例によるもので、試験測定装置の信号取込み装置に組み込まれる帯域多重化ミキサ装置の種々の構成要素を含むブロック図である。
【図４】図４は、図３の入力信号の例と、これに関連して、入力信号よりも低い帯域幅に周波数シフトした帯域を有する混合信号を示す。
【図５】図５は、図３の入力信号の別の例と、これに関連して、入力信号よりも低い帯域幅に周波数シフトした帯域を有する混合信号を示す。
【図６】図６は、本発明の実施形態例による再構成部を示す。
【図７】図７は、本発明の実施形態の例による帯域多重化ミキサ取込みシステムを含む試験測定装置のブロック図である。
【発明を実施するための形態】
【００２８】
本発明は、試験測定装置の信号取込み（Acquisition：アクイジション）帯域幅を広げるための、帯域多重化ミキサ装置及び再構成部を提供する。本発明のコンセプトと実施形態は、デジタル・オシロスコープ、スペクトラム・アナライザ、ベクトル・アナライザ、ミックスド・ドメイン・オシロスコープ（ＭＤＯ）などの種々の適切な試験測定装置で実現可能である。
【００２９】
図１は、本発明の実施形態の例による試験測定装置の信号取込み装置に組み込まれる帯域多重化ミキサ装置１００の種々の構成要素を含むブロック図である。
【００３０】
スプリッタ１０２は、広帯域ＲＦ入力信号１０５を受ける。スプリッタは、種々のスプリッタを用いることができる。１例では、スプリッタ１０２は、抵抗性電力分配器である。スプリッタは、入力信号１０５を複数の分割信号に分割して複数のパス１０３に供給するが、このとき、これら分割信号のスペクトラムが、実質的に同一となるようにしている。「実質的に同一」の意味においては、例えば、構成要素／部品の特性のバラツキが原因で生じるバラツキは、同一に含まれるものとする。例えば、スプリッタは、複数の分割信号の全てを同一に生成するように設計しても良い。しかし、各分割信号をわずかに異なるようにしても良く、このような分割信号も、やはり実質的に同一と考えることにする。
【００３１】
図１では、パス１０３の個数は４個としているが、当然ながら任意の個数でも良い。分割信号夫々の全周波数成分（０Ｈｚにおける直流を含む）が、対応するミキサ（例えば、１３０、１３５、１４０及び１４５）に供給されるようにしても良く、これらミキサは、周波数が変換された周波数変換信号（例えば、１１０、１１５、１２０及び１２５）を生成する。各ミキサの出力信号は、対応するローパス・フィルタ（例えば、１６０、１６２、１６４及び１６６）又はデジタイザ（例えば、１７０、１７２、１７４及び１７６）の入力部に供給される。再構成部１８０は、デジタイザからのデジタル化信号を受けて、これらデジタル化信号を処理し、元々の入力信号を実質的に再構成し、再構成波形１５０を出力する。
【００３２】
帯域多重化ミキサ装置１００には、関連する関数（例えば、ｆ１、ｆ２、ｆ３及びｆ４）を用いる発振部（例えば、１９０、１９２、１９４及び１９６）が含まれる。各発振部は、係数に基づいて発振信号を生成する。例えば、発振関数ｆ１は、係数ａ１、ａ２、ａ３及びａ４に基いて発振信号を生成する。同様に、発振関数ｆ２は、係数ｂ１、ｂ２、ｂ３及びｂ４に基いて発振信号を生成する。発振関数ｆ３は、係数ｃ１、ｃ２、ｃ３及びｃ４に基いて発振信号を生成する。そして、発振関数ｆ４は、係数ｄ１、ｄ２、ｄ３及びｄ４に基いて発振信号を生成する。
【００３３】
ａ、ｂ、ｃ及びｄの係数は、係数の行列の行列式がゼロのならないように、任意に選択可能である。即ち、次の式で示される。
【００３４】
【数１】
【００３５】
大まかに言えば、発振関数ｆ１は、直流（ＤＣ）を含む低帯域における混合処理のために、発振関数ｆ１＝１である。発振関数ｆ２＝ｓｉｎ（ω2ｔ）であり、このとき、ω2は発振部１９２の周波数を表し、ｔは時間を表す。発振関数ｆ３＝ｓｉｎ（ω3ｔ）であり、このとき、ω3は発振部１９４の周波数を表し、ｔは時間を表す。発振関数ｆ４＝ｓｉｎ（ω4ｔ）であり、このとき、ω4は発振部１９６の周波数を表し、ｔは時間を表す。これらは代表的な関数の例であり、他の発振関数を用いるように構成しても良い。
【００３６】
複数の発振部の夫々は、合算部１８２、１８４、１８６及び１８８に結合される。各合算部は、関連する複数の発振信号を合算するように構成される。例えば、合算部１８２は、発振部１９０からの係数ａ１に基づく発振信号、発振部１９２からの係数ｂ１に基づく発振信号、発振部１９４からの係数ｃ１に基づく発振信号、そして、発振部１９６からの係数ｄ１に基づく発振信号を合算する。
【００３７】
同様に、合算部１８４は、発振部１９０からの係数ａ２に基づく発振信号、発振部１９２からの係数ｂ２に基づく発振信号、発振部１９４からの係数ｃ２に基づく発振信号、そして、発振部１９６からの係数ｄ２に基づく発振信号を合算する。合算部１８６は、発振部１９０からの係数ａ３に基づく発振信号、発振部１９２からの係数ｂ３に基づく発振信号、発振部１９４からの係数ｃ３に基づく発振信号、そして、発振部１９６からの係数ｄ３に基づく発振信号を合算する。合算部１８８は、発振部１９０からの係数ａ４に基づく発振信号、発振部１９２からの係数ｂ４に基づく発振信号、発振部１９４からの係数ｃ４に基づく発振信号、そして、発振部１９６からの係数ｄ４に基づく発振信号を合算する。
【００３８】
言い換えると、対応する合算部で合算される前に、各発振信号は係数で重み付けされ、このとき、係数は、数学的な複素数、数学的な実数又はゼロとしても良い。これら係数で、関連する発振関数の位相や振幅を表すことができる。係数による重み付けは、フィルタ回路で実現しても良い。更には、これら係数は、伝送線の長さ、減衰回路、増幅回路などのような複数のパラメータ回路要素で制御しても良い。例えば、位相や振幅を変更できる任意の回路をフィルタとして利用でき、こうした回路によって、これら係数を関係する発振信号に適用できる。
【００３９】
各合算部は、関連する複数の発振信号を合算して、関係する１つの合成信号（例えば、１９１、１９３、１９５及び１９７）を生成するように構成される。複数のミキサ（例えば、１３０、１３５、１４０及び１４５）は、関係する分割信号を関係する合成信号と混合（ミックス）して、周波数変換された周波数変換信号（例えば、１１０、１１５、１２０及び１２５）を生成するよう構成される。言い換えると、各ミキサの局部発信部（ＬＯ：Local Oscillator）は、複数の発振部の和（sum：合算）を含んでいる。ミキサとその関係する関数は、発振部、電力結合器、フィルタ、周波数乗算器、分周器、方向性結合器などのようなハードウェア・コンポーネントを用いて実現しても良い。
【００４０】
本発明における周波数変換とは、信号の１つ以上の周波数帯域が、そのＲＦ入力信号よりも低い帯域幅へと周波数シフトされることを意味する。各ミキサの出力信号は、無用のイメージを除去し、エイリアシングを防止するため、デジタル化する前に関連するフィルタ１６０、１６２、１６４及び１６６を用いて帯域が制限されるようにしても良い。複数の周波数変換信号は、対応するデジタイザ１７０、１７２、１７４及び１７６を用いて夫々デジタル化される。デジタイザは、対応する信号をサンプリングし、適切なメモリに波形データとして蓄積させることができる。再構成部１８０は、デジタル化信号を処理し、広帯域入力信号を再構成する。
【００４１】
図２は、図１の入力信号１０５の例と、関連する周波数変換信号（混合信号）１１０、１１５、１２０及び１２５を示し、これら混合信号は、入力信号１０５よりも低い帯域幅に周波数シフトされた帯域を有している。以下、図１及び図２を参照する。
【００４２】
上述のように、入力信号１０５は、複数のパス１０３に分配される。パス１０３の夫々は、周波数変換部（つまり、ミキサ）を含み、これらは、そのミキサのＬＯ信号として加えられるマルチトーン混合（ミキシング）関数を有し、ＲＦ入力信号１０５よりも低い帯域幅となるように周波数シフトされた複数の帯域が合算された出力信号を生成する。
【００４３】
例えば、図２に示すように、入力信号１０５は、サブ帯域０、１、２及びｎを含む。サブ帯域０、１、２及びｎのスペクトラムとして異なる形状が描かれているが、入力信号１０５次第でスペクトラムの形状は任意のものとして良い。分割信号の夫々は、対応するミキサに供給されるが、ミキサは、サブ帯域１、２及びｎを周波数シフトするので、これらサブ帯域がサブ帯域０で重なる（多重化される）。１つ以上のサブ帯域は、ある周波数で折り返された上で周波数がシフト・ダウンすることで、鏡像（左右反転）のサブ帯域となる。図２の例では、サブ帯域１及びｎの成分が、周波数変換処理後に、鏡像のサブ帯域としてサブ帯域０に重なって現れている。周波数シフト処理及び異なるサブ帯域の処理の種々の方法の詳細については、本願出願人による米国特許第７２５７４９７号公報、米国特許第７４７４９７２号公報等に記載されている。サブ帯域１、２及びｎの夫々は、サブ帯域０の帯域幅以内の帯域幅まで周波数シフト・ダウンした後、有害な影響が生じるデジタイザの帯域幅制限を行うことなしに、正確にデジタル化される。
【００４４】
処理の全体については、米国特許第７４７４９７２号公報に詳細に記載されているが、図２では、この処理の一部分について、単純化して示していることに注意されたい。例えば、余分なイメージが生じるのを防止するために入力部分又は各パスに付加的に設けているローパス・フィルタを無くせば、余分なイメージが帯域に重なるが、信号の再構築処理のときに除去するようにしても良い。別のやり方では、ローパス・フィルタをチャンネルの入力部分に配置し、チャンネルに余分なイメージが入らないようにしても良い。いくつかの実施形態では、追加のローパス・フィルタを各パスに配置して、余分なイメージが発生するのを防止しても良い。
【００４５】
好ましくは、パス１３０の個数は、重なることになるサブ帯域の個数と同じとする。パス１３０の個数は、他の構成要素の個数や関係も定めることになる。具体的には、スプリッタ１０２は、入力信号１０５をＮ個の分割信号に分割し、Ｎ個のパスに分配する。各パスは、対応する１つのミキサを含むので、結果としてＮ個のミキサが存在することになる。そして、Ｎ個の対応する合算部があることになる。Ｎ個のミキサの夫々は、Ｎ個の合算部の中の対応する１つと結合される。いくつかの実施形態では、Ｎ個の発振部があり、Ｎ個の発振部の夫々は、Ｎ個の合算部と夫々結合される。
【００４６】
各発振部は、Ｎ個の係数に基づいてＮ個の発振信号を生成するよう構成される。Ｎ個の合算部の夫々は、Ｎ個の発振部からＮ個の発振信号を受けて合算し、関連する１つの合成信号を生成するよう構成される。Ｎ個のミキサは、関連する合成信号を受けて、Ｎ個の分割信号の対応する１つと合成信号とを混合し、関連する周波数変換信号を生成する。
【００４７】
重なるサブ帯域の個数とパスの個数を同じにしても良いが、そうしなければならないというものでもないことに注意されたい。実施形態によっては、異なるパスで、異なる個数のサブ帯域が重なるように構成しても良い。
【００４８】
図示しないが、入力信号を分けて複数のパスに供給する前に、入力信号１０５をフィルタ処理するように、スプリッタ１０２の前に全体に対するローパス・フィルタを配置するようにしても良い。
【００４９】
図３は、本発明の別の実施形態例によるもので、試験測定装置の信号取込み装置に組み込まれる帯域多重化ミキサ装置３００の種々の構成要素を含むブロック図である。スプリッタや再構成部のようないくつかの構成要素を図３では示していないが、この実施形態例は、本願で開示したような他の構成要素と共に使用できることはいうまでもない。図４は、図３の入力信号３０５の例と、これに関連する混合信号（周波数変換信号）を示し、これら混合信号は、入力信号よりも低い帯域幅に周波数シフトした帯域を有する。図５は、図３の別の例である入力信号３０７と、これに関連する混合信号を示し、これら混合信号は、入力信号よりも低い帯域幅に周波数シフトした帯域を有する。以下、図３、４及び５について説明する。
【００５０】
この実施形態例では、２つの広帯域入力信号（例えば、３０５及び３０７）を受けて処理する。広帯域入力信号の夫々は、２つのデジタイザ・パスに沿って伝送される。言い換えると、入力信号３０５は、デジタイザ・パス１及び２に沿って伝送され、入力信号３０７は、デジタイザ・パス３及び４に沿って伝送される。言い換えると、複数のデジタイザ・パス又はチャンネルが、１つの入力信号と関連する。
【００５１】
各デジタイザ・パスは、ミキサ、ローパス・フィルタ及びデジタイザを含む。例えば、デジタイザ・パス１は、ミキサ３３０、ローパス・フィルタ３６０及びデジタイザ３７０を含む。デジタイザ・パス２は、ミキサ３３５、ローパス・フィルタ３６２及びデジタイザ３７２を含む。デジタイザ・パス３は、ミキサ３４０、ローパス・フィルタ３６４及びデジタイザ３７４を含む。デジタイザ・パス４は、ミキサ３４５、ローパス・フィルタ３６６及びデジタイザ３７６を含む。２つのデジタイザ・パスが、２つの入力信号の１つに夫々使用される。
【００５２】
２つの入力信号夫々のＤＣを含む全ての周波数は、対応する２つのミキサに供給される。例えば、入力信号３０５は、ミキサ３３０及び３３５に供給され、入力信号３０７はミキサ３４０及び３４５に供給される。ミキサは、周波数変換信号（例えば、３１０、３１５、３２０及び３２５）を生成する。具体的には、ミキサ及びデジタイザ・パスの夫々について、高帯域は周波数変換されるか、ＤＣから始まる低周波数帯域に周波数シフトされるので、高い方のサブ帯域は、低い方のサブ帯域に重なる（多重化される）。各ミキサの出力信号は、対応するローパス・フィルタ（例えば、３６０、３６２、３６４及び３６６）又はデジタイザ（例えば、３７０、３７２、３７４及び３７６）の入力部に供給される。
【００５３】
装置３００は、関連する関数（例えば、ｆ１及びｆ２）を用いる複数の発振部（例えば、３９２及び３９４）を含んでいる。各発振部は、複数の係数に基づいて、複数の発振信号を生成する。例えば、発振関数ｆ１は、係数ａ１、ａ２、ｃ１及びｃ２に基いて、複数の発振信号を生成する。同様に、発振関数ｆ２は、係数ｂ１、ｂ２、ｄ１及びｄ２に基いて、複数の発振信号を生成する。各ミキサに関するマルチトーン混合方法は、他のパスに係る他のミキサのものとは異なっている。係数と、ミキサの発振関数及び局部発振部（ＬＯ）と係数の関係については、以下で詳細に説明する。
【００５４】
複数の発振部の夫々は、合算部３８２、３８４、３８６及び３８８の夫々に結合される。各合算部は、関連する複数の発振信号を合算するように構成される。例えば、合算部３８２は、発振部３９２から係数ａ１に基づく発振信号と、発振部３９４から係数ｂ１に基づく発振信号を受けて、これらを合算する。同様に、合算部３８４は、発振部３９２から係数ａ２に基づく発振信号と、発振部３９４から係数ｂ２に基づく発振信号を受けて、これらを合算する。合算部３８６は、発振部３９２から係数ｃ１に基づく発振信号と、発振部３９４から係数ｄ１に基づく発振信号を受けて、これらを合算する。合算部３８８は、発振部３９２から係数ｃ２に基づく発振信号と、発振部３９４から係数ｄ２に基づく発振信号を受けて、これらを合算する。
【００５５】
言い換えると、各発振信号は、対応する合算部で合算される前に、係数によって重み付けされ、このとき、係数は、数学的な複素数、数学的な実数、又はゼロとしても良い。係数は、関係する発振関数の位相や振幅を表すものとすることができる。係数による重み付けは、フィルタ回路によって実現しても良い。更には、これら係数は、伝送線の長さ、減衰回路、増幅回路などのような複数のパラメータ回路要素で制御しても良い。例えば、位相や振幅を変更できる任意の回路をフィルタとして利用でき、こうした回路によって、これら係数を関係する発振信号に適用できる。
【００５６】
各合算部は、関連する複数の発振信号を合算して、関係する１つの合成信号（例えば、３９１、３９３、３９５及び３９７）を生成するように構成される。例えば、合算部３８２は合成信号３９１を生成し、合算部３８４は合成信号３９３を生成し、合算部３８６は合成信号３９５を生成し、合算部３８８は合成信号３９７を生成する。
【００５７】
複数のミキサ（例えば、３３０、３３５、３４０及び３４５）は、関連する入力信号（例えば、３０５、３０７）を関連する合成信号と混合し、周波数変換信号（例えば、３１０、３１５、３２０及び３２５）を生成する。言い換えると、各ミキサの局部発信部（ＬＯ）は、複数の発振部の和（sum）を含んでいる。好ましくは、デジタイザ・パスの個数は、ミキサの個数と等しく、これは、混合処理（ミキシング）関数における項数と等しい。ミキサとその関係する関数は、発振部、電力結合器、フィルタ、周波数乗算器、分周器、方向性結合器などのようなハードウェア・コンポーネントを用いて実現しても良い。
【００５８】
具体的には、ミキサ３３０は、入力信号３０５を合成信号３９１と混合して周波数変換信号３１０を生成するように構成される。ミキサ３３５は、入力信号３０５を合成信号３９３と混合し、周波数変換信号３１５を生成するように構成される。ミキサ３４０は、入力信号３０７を合成信号３９５と混合し、周波数変換信号３２０を生成するように構成される。ミキサ３４５は、入力信号３０７を合成信号３９７と混合し、周波数変換信号３２５を生成するように構成される。合算部３８２は、ミキサ３３０に結合される。合算部３８４は、ミキサ３３５に結合される。合算部３８６は、ミキサ３４０に結合される。合算部３８８は、ミキサ３４５に結合される。
【００５９】
図４及び５に示すように、広帯域入力信号３０５及び３０７は、周波数シフトされ、高帯域は、関連する入力信号の低帯域に重ねられる。サブ帯域０及び１のスペクトラムの形状として異なるものが示されているが、これらスペクトラムは、入力信号３０５や３０７に応じて任意の形状として良い。係数ａ１、ａ２、ｂ１及びｂ２は、入力信号３０５が混合処理によって、最終的にどのように周波数変換信号３１０及び３１５に変換されるかに影響する。同様に、係数ｃ１、ｃ２、ｄ１及びｄ２は、入力信号３０７が混合処理によって、最終的にどのように周波数変換信号３２０及び３２５に変換されるかに影響する。例えば、サブ帯域が前よりも低い帯域へと周波数シフトされるだけでなく、破線に示すように、位相もまた異なるものとなりえる。更に、上述の広帯域入力信号がＸＧＨｚの帯域幅の範囲を占めるとした場合、その周波数変換信号は、およそＸ／２ＧＨｚの帯域幅の範囲を占める。なお、特に、２以上のデジタイザ・パスがある場合では、２以上のサブ帯域が、より低い帯域へと周波数シフトされるようにしても良いことは言うまでもない。
【００６０】
各ミキサの出力信号は、無用のイメージを除去し、エイリアシングを防止するため、デジタル化する前に関連するフィルタ３６０、３６２、３６４及び３６６を用いて帯域が制限されるようにしても良い。複数の周波数変換信号は、対応するデジタイザ３７０、３７２、３７４及び３７６を用いて夫々デジタル化される。デジタイザは、対応する信号をサンプリングし、適切なメモリに波形データとして蓄積させることができる。好ましくは、デジタイザは、上述のように、広帯域入力信号から得られた最小で２つの周波数帯域（つまり、低帯域及び高帯域）を有し、これらが一緒に合算された信号を受けるのが良い。好ましくは、これら帯域の夫々の帯域幅がほぼ等しく、デジタイザ・パスの帯域幅よりわずかに小さいのが良い。
【００６１】
ｂ１、ｂ２、ｄ１及びｄ２の発振関数ｆ２の係数は、数学的には複素数で表現されても良く、これらは関連する正弦関数において乗算されるか、又は、重み付けに利用される。係数は、発振部の位相及び振幅を表すことができ、これによって、ミキサのＬＯ入力端子に加えられる合成信号が定まる。ミキサのＬＯ入力端子に供給される合成信号は、実数信号成分と虚数信号成分とに別々に分離する必要はなく、むしろ、多くは、複数の信号源（ｆ１、ｆ２など）からの数学的に実数成分のみの信号の和（合算）である。ｆ１は、好ましくはＤＣ値なので、数学的には実数の係数（例えば、ａ１、ａ２、ｃ１及びｃ２）を用いて表すことができる。しかし、もし係数が数学的に虚数として表されるとしても、その等式は解くことが可能である。
【００６２】
広帯域入力信号（例えば、３０５及び３０７）は、フィルタｈwide３０８及び３０９によって帯域が制限されるようにしても良い。このとき、広帯域入力信号３０５をｘ１で表し、広帯域入力信号３０７をｘ２で表すと、これら信号は次のようにフィルタ処理されるとすることができる。
【００６３】
【数２】
【００６４】
ここで、「：＝」は代入演算子である。言い換えると、ｘ１はｘ１＊ｈwideとなり、同様に、ｘ２はｘ２＊ｈwideとなる。
【００６５】
大雑把に言えば、ＤＣを含む低帯域で混合を行うため、発振関数ｆ１＝１である。発振関数ｆ２＝ｓｉｎ（２πｆｔ）であり、このとき、ｆは周期的な信号の周波数を表し、ｔは時間を表す。好ましくは、発振関数ｆ２は、フィルタｈwide３０８及び３０９の帯域幅ほどの周波数で、ミキサの高い側の発振部と等しい。なお、これらは、代表的な関数の例であって、別の設定に合わせた発振関数を用いても良いことはいうまでもない。
【００６６】
ここで、合成信号３９１は、ミキサ３３０用の局部発振部ＬＯ１に対応し、合成信号３９３は、ミキサ３３５用の局部発振部ＬＯ２に対応し、合成信号３９５は、ミキサ３４０用の局部発振部ＬＯ３に対応し、合成信号３９７は、ミキサ３４５用の局部発振部ＬＯ４に対応するとすると、局部発振部は、次に示すように、複数の係数及び発振関数に基づいて定めることができる。
【００６７】
【数３】
【００６８】
【数４】
【００６９】
複数のミキサのＬＯ入力信号を定める複数の等式が線形で独立であるようにするため、係数行列の行列式がゼロとならないようにすれば、ａ、ｂ、ｃ及びｄの係数は、任意に選択可能となる。つまり、次の条件で表される。
【００７０】
【数５】
【００７１】
【数６】
【００７２】
好ましくは、ミキサ３３０、３３５、３４０及び３４５は、ＤＣを扱えるように設計される。このように、合成信号（例えば、３９１、３９３、３９５及び３９７）は、ｆ１によって生成される発振信号とｆ２によって生成される発振信号に基いて定めることができ、これは、結果として、対応するミキサの出力において、高帯域及び低帯域の和（合算）になる。
【００７３】
別のやり方としては、もしＤＣ入力信号を扱えるミキサを利用できなければ、高周波数帯域のみをミキサによって混合により周波数ダウンし、低周波数帯域とほぼ同じ帯域を占めるようにしても良い。そして、電力結合器を用いて２つのサブ・パスを１つに合算し、帯域幅制限を行って、デジタイザに加えるようにしても良い。
【００７４】
いくつかの実施形態では、ローパス・フィルタ（例えば、３６０、３６２、３６４、３６６）でフィルタ処理する前に、デジタイザ（例えば、３７０、３７２、３７４及び３７６）が、周波数変換信号（例えば、３１０、３１５、３２０及び３２５）をデジタル化しても良い。例えば、入力信号３０５がｘ１に対応し、入力信号３０７がｘ２に対応し、信号３１０がｓ１に対応し、信号３１５がｓ２に対応し、信号３２０がｓ３に対応し、信号３２５がｓ４に対応するとすれば、信号ｓ１、ｓ２、ｓ３及びｓ４は、次のように定めることができる。
【００７５】
【数７】
【００７６】
【数８】
【００７７】
続いて、ローパス・フィルタが、以下のように、周波数変換信号ｓ１、ｓ２、ｓ３及びｓ４に適用されても良い。
【００７８】
【数９】
【００７９】
【数１０】
【００８０】
このとき、ｈｌｐは、ローパス・フィルタ３６０、３６２、３６４及び３６６のいずれかの１つに対応し、また、「：＝」は代入演算子である。言い換えると、ｐ１はｓ１＊ｈｌｐとなり、ｐ２はｓ２＊ｈｌｐとなる。加えて、ｐ３はｓ３＊ｈｌｐとなり、ｐ４はｓ４＊ｈｌｐとなる。なお、フィルタ処理をデジタル化処理の前に行っても良いが、その逆でも良いことはいうまでもない。デジタル化値ｐ１、ｐ２、ｐ３及びｐ４は、パス１、パス２、パス３及びパス４に沿って流れる信号に夫々対応する。
【００８１】
図６は、本発明の実施形態例による再構成部６００を示す。再構成部６００は、複数の補間部（例えば、６０３、６０４、６０８及び６０９）を含み、各補間部は、第１、第２、第３及び第４デジタイザ・パス（例えば、パス１、パス２、パス３及びパス４）の対応する１つのパスに組み込まれる。補間部は、対応する周波数変換信号（例えば、図３の３１０、３１５、３２０及び３２５）を補間し、補間信号（例えば、６１０、６１５、６２０及び６２５）を生成する。パス１、パス２、パス３及びパス４を伝送されて受けたデジタル化周波数変換信号の夫々は、パスの個数と等しい係数で補間しても良い。パスの個数は、言い換えると、入力信号を分割した数であり、この例では４である。再構成部のミキサ（例えば、６３０、６３５、６４０及び６４５）の夫々は、第１、第２、第３及び第４デジタイザ・パス（例えば、パス１、パス２、パス３及びパス４）の対応する１つのパスに組み込まれる。ミキサは、関連する周波数変換信号を関連する再合成信号（例えば、６９１、６９３、６９５及び６９７）と混合する。
【００８２】
再構成部６００は、更に、合算部（例えば、６８２、６８４、６８６及び６８８）を含んでいる。各合算部は、対応する１つのミキサに結合される。例えば、合算部６８２は、ミキサ６３０に結合され、合算部６８４は、ミキサ６３５に結合され、合算部６８６はミキサ６４０に結合され、合算部６８８はミキサ６４５に結合される。
【００８３】
再構成部６００は、更に、発振部６９２及び６９４を含んでいる。発振部６９２及び６９４の夫々は、合算部６８２、６８４、６８６及び６８８に夫々結合される。合算部６８２は、発振部６９２からの係数ｇ１に基づく発振信号と、発振部６９４からの係数ｇ３に基づく発振信号とを合算し、再合成信号６９１を生成するよう構成される。合算部６８４は、発振部６９２からの係数ｇ２に基づく発振信号と、発振部６９４からの係数ｇ４に基づく発振信号とを合算し、再合成信号６９３を生成するよう構成される。合算部６８６は、発振部６９２からの係数ｈ１に基づく発振信号と、発振部６９４からの係数ｈ３に基づく発振信号とを合算し、再合成信号６９５を生成するよう構成される。合算部６８８は、発振部６９２からの係数ｈ２に基づく発振信号と、発振部６９４からの係数ｈ４に基づく発振信号とを合算し、再合成信号６９７を生成するよう構成される。
【００８４】
係数ｇ１、ｇ２、ｇ３、ｇ４と、ｈ１、ｈ２、ｈ３、ｈ４は、上述の係数ａ１、ａ２、ｂ１、ｂ２と、ｃ１、ｃ２、ｄ１、ｄ２の関係を示す行列の逆行列に基づいて定められる。具体的には、次のようになる。
【００８５】
【数１１】
【００８６】
【数１２】
【００８７】
これら逆行列を別のやり方で表現すると、次のようになる。
【００８８】
【数１３】
【００８９】
【数１４】
【００９０】
結果として、全ての周波数帯域は、それらの元々の周波数位置に復元される。このように、各パスの信号は、そのパスの元の分割信号に復元されることはない。
【００９１】
上記逆関数夫々の２つの等式をよく見ると、係数の値として避けるべきものがわかる。例えば、ａ１・ｂ２−ａ２・ｂ１の値は、ゼロにはできない。また、ａ１・ｂ２がａ２・ｂ１とほぼ同じという状況も、分母がゼロに近い値になってしまうので、避けるのが望ましい。
【００９２】
ここで、復元信号６４８がｙｙ１に対応し、復元信号６５２がｙｙ２に対応し、補間信号６１０がパス１（Path1）に対応し、補間信号６１５がパス２（Path2）に対応し、補間信号６２０がパス３（Path3）に対応し、補間信号６２５がパス４（Path4）に対応するとすると、次の式を用いることができる。
【００９３】
【数１５】
【００９４】
【数１６】
【００９５】
ここで、ｆ１は発振部６９２に係る発振関数、ｆ２は発振部６９４に係る発振関数である。ｆ２に乗算される係数の４は、ミキサの変換利得損失を補償するためのものである。例えば、最初のハードウェア・ミキサは、信号を２つのイメージに分け、１つはフィルタ処理で除去される。同じ又は同様なことがソフトウェア・ミキサでも起こる。そのため、係数の４が、振幅を元に戻すために利用される。
【００９６】
復元信号６４８及び６５２は、位相や振幅を修正するために、フィルタ６６２及び６６４を用いて夫々フィルタ処理しても良い。ここで、再構成波形６５０がｙ１に対応し、再構成波形６５５がｙ２に対応するとすると、ｈfinalフィルタ６６２及び６６４で修正された位相及び振幅は、次のように表される。
【００９７】
【数１７】
【００９８】
ｈfinalフィルタ６６２及び６６４は、再構成信号の広帯域幅全体に渡る全周波数の位相や振幅を修正するのに利用できる。また、これらは、ｆ２用の非同期ＬＯが原因で生じる高帯域の信号取込み位相のバラツキに対して、信号取込み処理を修正する。２つの関連するパスからの信号は、ｈfinalフィルタに供給される前に、ローパス・フィルタ処理され、最終合算ブロックを用いて合算されるようにしても良い。例えば、信号６６１及び６６３は、ローパス・フィルタ処理され、最終合算ブロック６６０を用いて合算されるようにしても良い。同様に、信号６６７及び６６８は、ローパス・フィルタ処理され、最終合算ブロック６６５を用いて合算されるようにしても良い。
【００９９】
発振部６９４に係る発振関数ｆ２は、試験測定装置のサンプリング・クロックや、取り込まれた波形のトリガ位置に対して、非同期としても良い。このとき、ＬＯ再生ユニット６９８は、取込み波形上の時間基準点（好ましくは、トリガ位置）に対する位相を定めるのに利用できる。波形に対するＬＯの動きによって、高域側の混合処理（ミキシング）に関するＬＯ位相角度シフトを正負反転したものと等しい一定位相角度のシフトが、ミキサで変換された帯域中の全周波数に生じる。
【０１００】
いくつかの実施形態では、ｈfinalフィルタ６６２及び６６４の夫々が、２つのフィルタ・ブロックに分割される。１つめのフィルタ・ブロックは、高帯域でカバーされる周波数の帯域について一定の位相遅延を生じさせるオールパス（振幅はそのままで、位相だけ変化させる）型のフィルタとしても良い。このフィルタ・ブロックは、ある信号取込みと、その次の信号取込みとで、ｆ２発振部の入力波形上の時間基準点に対するオフセットを補償するために、係数を変化させることができる。第２のフィルタ・ブロックは、ローパス・フィルタしても良く、これは、再構成信号の帯域幅全体について、位相及び振幅を修正する。このフィルタ・ブロックは、ある信号取込みと、その次の信号取込みとにおいて、係数は一定のままとして良い。更に、これらフィルタ・ブロックは、製造時に、既知の技術を用いて校正しても良い。ｈfinalフィルタ６６２及び６６４の出力信号は、波形６５０及び６５５で表される元々の再構成信号と実質的に夫々対応する。
【０１０１】
加えて、信号取込み波形のトリガ位置に対するサンプリング・クロックの非同期が原因で生じる、ある信号取込みと、その次の信号取込みとにおける位相のバラツキを除去するのに、オールパス型の遅延時間一定の修正フィルタ（図示せず）を用いても良い。このフィルタは、信号を再構成処理するために混合して周波数アップする前のデジタル化波形に対して適用できる。
【０１０２】
発振部の基準位相は、再生（リカバリ）でき、再構成部の複素混合関数を再生成するために、校正定数と共に利用できる。
【０１０３】
図７は、信号取込みシステム７１０を含む試験測定装置７０５のブロック図である。取込みシステム７１０は、取込みメモリ７２０、任意帯域多重化ミキサ装置７１５を含み、種々の実施形態において、上述のように、種々の形態を取り得る。任意帯域多重化ミキサ装置７１５の任意の構成要素（再構成部を含む）は、ハードウェア、ソフトウェア、ファームウェア又はこれらの組合せを用いて実現できることはいうまでもない。
【０１０４】
特定の実施形態を説明してきたが、本発明の原理は、これら実施形態に限定されるものではない。例えば、局部発振部の生成及び再生によって、各パス中の各ミキサに適用される関数の項の位相を決定する手段を提供できる。決定した位相は、複数のデジタル化信号から元々の広帯域信号を再構成するのに必要な混合（ミキシング）関数を正確に生成するのに利用できる。もしこれら項が、単一の基準発振部から生成されると、他の項は、その基準発振部に同期され、周波数に関して乗算されるか分周され、そして、複素混合関数を構築するのに利用される。加えて、システム中の使用していない余分なデジタイザの帯域幅に収まるように分割した周波数を取込むことができ、また、このデジタイザの帯域幅に収まる混合処理済みの異なる周波数を分割した複数の周波数を用いることもできる。
【０１０５】
種々の発振部からの分配信号を、デジタイザ・トリガ・システム中の時間補間回路ブロックに加えて、付加的な比較器ハードウェア（図示せず）に供給しても良く、これによって、発振部のゼロ交差点から取込み波形トリガ時点までの時間を測定できる。基準発振部は、ハードウェアを用いてデジタイザのサンプリング・クロック・システムに同期されるようにしても良いし、デジタイザのサンプリング・クロック・システムに非同期としても良い。
【０１０６】
製造時に、再構成信号の位相及び振幅応答を測定できる校正システムを用いても良い。これによって、望ましい応答に合うように、この応答を補正するフィルタを計算できる。
【０１０７】
波形上の基準時間点から局部発振信号までの再生遅延時間は、オールパス型一定位相補正フィルタを計算するのに利用できる。このフィルタは、もし局部発振部が取込み波形上の基準時間点に対して非同期の場合に、ある信号取込みと、その次の信号取込みとで係数を異なるものにできる。このフィルタは、各信号取込みに関して、校正帯域幅エンハンス・フィルタと畳み込み積分することで、最終的なフィルタを構築できる。
【０１０８】
いくつかの実施形態には、コンピュータで実行可能な命令を記憶する１つ以上の有形のコンピュータ読み出し可能メディアが含まれ、上記命令は、プロセッサで実行したときに、上述の方法を実行するように動作する。本発明は、その原理から逸脱することなく、種々の変形、変更が可能である。
【符号の説明】
【０１０９】
１００ 帯域多重化ミキサ装置
１０２ スプリッタ
１０３ 複数のパス
１０５ 入力信号
１１０ 周波数変換信号
１１５ 周波数変換信号
１２０ 周波数変換信号
１２５ 周波数変換信号
１３０ ミキサ
１３５ ミキサ
１４０ ミキサ
１４５ ミキサ
１５０ 再構成波形
１６０ ＬＰＦ
１６２ ＬＰＦ
１６４ ＬＰＦ
１６６ ＬＰＦ
１７０ デジタイザ
１７２ デジタイザ
１７４ デジタイザ
１７６ デジタイザ
１８０ 再構成部
１８２ 合算部
１８４ 合算部
１８６ 合算部
１８８ 合算部
１９０ 発振部
１９１ 合成信号
１９２ 発振部
１９３ 合成信号
１９４ 発振部
１９５ 合成信号
１９６ 発振部
１９７ 合成信号
３００ 帯域多重化ミキサ装置
３０５ 入力信号
３０７ 入力信号
３０８ フィルタ
３０９ フィルタ
３１０ 周波数変換信号
３１５ 周波数変換信号
３２０ 周波数変換信号
３２５ 周波数変換信号
３３０ ミキサ
３３５ ミキサ
３４０ ミキサ
３４５ ミキサ
３６０ ＬＰＦ
３６２ ＬＰＦ
３６４ ＬＰＦ
３６６ ＬＰＦ
３７０ デジタイザ
３７２ デジタイザ
３７４ デジタイザ
３７６ デジタイザ
３８２ 合算部
３８４ 合算部
３８６ 合算部
３８８ 合算部
３９１ 合成信号
３９２ 発振部
３９３ 合成信号
３９４ 発振部
３９５ 合成信号
３９７ 合成信号
６００ 再構成部
６０３ 補間部
６０４ 補間部
６０８ 補間部
６０９ 補間部
６１０ 補間信号
６１５ 補間信号
６２０ 補間信号
６２５ 補間信号
６３０ ミキサ
６３５ ミキサ
６４０ ミキサ
６４５ ミキサ
６５０ 再構成波形
６５５ 再構成波形
６６０ 最終合算ブロック
６６２ フィルタ
６６４ フィルタ
６６５ 最終合算ブロック
６８２ 合算部
６８４ 合算部
６８６ 合算部
６８８ 合算部
６９１ 合成信号
６９２ 発振部
６９３ 合成信号
６９４ 発振部
６９５ 合成信号
６９７ 合成信号
６９８ ＬＯ再生ユニット
【技術分野】
【０００１】
本発明は、試験測定装置に関し、特に複数の任意帯域多重化ミキサ装置を有する試験測定装置用の信号取込み装置と、これに関連する帯域多重化技術に関する。
【背景技術】
【０００２】
デジタル・オシロスコープを含む試験測定装置の性能は、信号の取込みシステムの入力帯域で制限される。従来の高周波数信号取込み部は、トラック・ホールド・サンプリング回路、アナログ・デジタル変換回路、高速メモリなど、いずれも高機能化した回路が含まれている。しかし、従来のトラック・ホールド・サンプリング回路やアナログ・デジタル変換回路は、効率良く組み立てて使用するには、時間的及び資金的に大きな投資を必要とする。
【０００３】
標準的なデジタル化プラットフォーム・アーキテクチャに比較して、システムの帯域をより広くし、低コストでの使用を可能とするための別の手法としては、デジタル化プラットフォームの前段にミキサ（信号混合）技術を用いるものがある。米国特許公開第２００４／０１２８０７６号公報には、ミキサ技術を用いて利用可能な帯域を広げたリアルタイム・オシロスコープが開示されている。このリアルタイム・オシロスコープは、入力信号を複数の分割信号に分割する。１つの分割信号は、周波数をそのままにしてデジタル化されると同時に、他の分割信号は、ベースバンド周波数範囲に周波数シフトしてからデジタル化される。周波数シフト後にデジタル化された信号は、その元々の周波数範囲へとデジタル的に周波数シフトされ、他のデジタル化信号と合成されて、入力信号を表すデジタル信号が生成さる。入力信号のサブ帯域（入力信号の帯域を小さく複数に分割した帯域）を、複数のサブ帯域のそれぞれに対応するデジタイザの帯域幅内に入るように周波数シフトすることによって、１つのデジタイザの入力帯域幅を超える周波数帯域の入力信号を、この周波数帯域より低い帯域のデジタイザを用いて取り込むことが可能になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許公開第２００４／０１２８０７６号公報
【特許文献２】米国特許第７２５７４９７号公報
【特許文献３】米国特許第７４７４９７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ミキサの任意の局部発振係数に関し、入力信号の再構成において使用される局部発振係数が逆行列の関係となるようにする帯域多重化の装置及び方法が望まれている。加えて、任意の係数と、効率的な再構成アルゴリズムを利用できるよう配置された狭帯域の４つのデジタイザを用いて、２つの広帯域入力信号を同時にデジタル化することが望ましい。
【課題を解決するための手段】
【０００６】
本発明の概念１は、試験測定装置のための信号取込み装置であって、
第１及び第２デジタイザ・パスを有する第１入力チャンネルと、
第３及び第４デジタイザ・パスを有する第２入力チャンネルと、
上記第１及び第２デジタイザ・パスの夫々に組み込まれる第１及び第２ミキサと、
上記第３及び第４デジタイザ・パスの夫々に組み込まれる第３及び第４ミキサと、
対応する上記第１、第２、第３及び第４ミキサと夫々連携する複数の合算部と、
複数の上記合算部の夫々と結合され、複数の第１係数に基いて、発振信号を生成して夫々の上記合算部へ供給するよう構成される第１発振部と、
複数の上記合算部の夫々と結合され、複数の第２係数に基いて、発振信号を生成して夫々の上記合算部へ供給するよう構成される第２発振部とを具えている。
【０００７】
本発明の概念２は、概念１の信号取込み装置であって、複数の上記合算部の夫々が、上記第１発振部の上記発振信号と、上記第２発振部の上記発振信号とを合算するよう構成されることを特徴としている。
【０００８】
本発明の概念３は、概念１の信号取込み装置であって、
上記第１デジタイザ・パスが、第１ローパス・フィルタ及び第１デジタイザを含み、
上記第２デジタイザ・パスが、第２ローパス・フィルタ及び第２デジタイザを含み、
上記第３デジタイザ・パスが、第３ローパス・フィルタ及び第３デジタイザを含み、
上記第４デジタイザ・パスが、第４ローパス・フィルタ及び第４デジタイザを含むことを特徴としている。
【０００９】
本発明の概念４は、概念１の信号取込み装置であって、
複数の上記合算部が、第１、第２、第３及び第４合算部を含み、
上記第１合算部が上記第１ミキサに結合され、
上記第２合算部が上記第２ミキサに結合され、
上記第３合算部が上記第３ミキサに結合され、
上記第４合算部が上記第４ミキサに結合されることを特徴としている。
【００１０】
本発明の概念５は、概念４の信号取込み装置であって、
上記第１合算部は、上記第１発振部からの係数ａ１に基づく発振信号と、上記第２発振部からの係数ｂ１に基づく発振信号とを合算して第１合成信号を生成するよう構成され、
上記第２合算部は、上記第１発振部からの係数ａ２に基づく発振信号と、上記第２発振部からの係数ｂ２に基づく発振信号とを合算して第２合成信号を生成するよう構成され、
上記第３合算部は、上記第１発振部からの係数ｃ１に基づく発振信号と、上記第２発振部からの係数ｄ１に基づく発振信号とを合算して第３合成信号を生成するよう構成され、
上記第４合算部は、上記第１発振部からの係数ｃ２に基づく発振信号と、上記第２発振部からの係数ｄ２に基づく発振信号とを合算して第４合成信号を生成するよう構成され、
このとき、これら係数ａ１、ａ２、ｂ１、ｂ２、ｃ１、ｃ２、ｄ１及びｄ２が、後述する数式５及び数式６の関係を満たしていることを特徴としている。
【００１１】
本発明の概念６は、概念５の信号取込み装置であって、
上記第１ミキサは、第１入力信号を上記第１合成信号と混合して第１周波数変換信号を生成するよう構成され、
上記第２ミキサは、上記第１入力信号を上記第２合成信号と混合して第２周波数変換信号を生成するよう構成され、
上記第３ミキサは、第２入力信号を上記第３合成信号と混合して第３周波数変換信号を生成するよう構成され、
上記第４ミキサは、上記第２入力信号を上記第４合成信号と混合して第４周波数変換信号を生成するよう構成されていることを特徴としている。
【００１２】
本発明の概念７は、概念１の信号取込み装置であって、
夫々が上記第１、第２、第３及び第４デジタイザ・パスの対応する１つに組み込まれ、第１、第２、第３及び第４周波数変換信号の中の１つを夫々補間するように構成される複数の補間部と、
夫々が上記第１、第２、第３及び第４デジタイザ・パスの１つに組み込まれ、上記第１、第２、第３及び第４周波数変換信号の中の１つと、第１、第２、第３及び第４再合成信号の中の１つとを夫々混合するよう構成される複数のミキサと
を含む再構成部を更に具えている。
【００１３】
本発明の概念８は、概念７の信号取込み装置であって、上記再構成部が、複数のミキサの中の対応する１つに夫々結合される第１、第２、第３及び第４合算部を更に含んでいることを特徴としている。
【００１４】
本発明の概念９は、概念８の信号取込み装置であって、上記再構成部が、該再構成部の上記合算部に夫々結合される第１及び第２発振部を更に含んでいることを特徴としている。
【００１５】
本発明の概念１０は、概念９の信号取込み装置であって、
上記再構成部の上記第１合算部が、上記第１発振部からの係数ｇ１に基づく発振信号と、上記第２発振部からの係数ｇ３に基づく発振信号とを合算して上記第１再合成信号を生成するよう構成され、
上記再構成部の上記第２合算部が、上記第１発振部からの係数ｇ２に基づく発振信号と、上記第２発振部からの係数ｇ４に基づく発振信号とを合算して上記第２再合成信号を生成するよう構成され、
上記再構成部の上記第３合算部が、上記第１発振部からの係数ｈ１に基づく発振信号と、上記第２発振部からの係数ｈ３に基づく発振信号とを合算して上記第３再合成信号を生成するよう構成され、
上記再構成部の上記第４合算部が、上記第１発振部からの係数ｈ２に基づく発振信号と、上記第２発振部からの係数ｈ４に基づく発振信号とを合算して上記第４再合成信号を生成するよう構成され、
このとき、これら係数ｇ１、ｇ２、ｇ３、ｇ４、ｈ１、ｈ２、ｈ３及びｈ４は、後述する数式１１及び数式１２を満たし、ａ１、ａ２、ｃ１及びｃ２は、複数の上記第１係数に対応し、ｂ１、ｂ２、ｄ１及びｄ２は、複数の上記第２係数に対応することを特徴としている。
【００１６】
本発明の概念１１は、試験測定装置用の信号取込み装置であって、
入力信号を複数の分割信号に分割するスプリッタと、
複数の係数に基いて複数の発振信号を生成するように夫々構成される複数の発振部と、
関連する複数の上記発振信号を合算して関連する１つの合成信号を夫々生成するよう構成される複数の合算部と、
関連する分割信号を関連する合成信号と混合して周波数変換信号を夫々生成するよう構成される複数のミキサと、
関連する上記周波数変換信号をフィルタ処理するよう夫々構成される複数のローパス・フィルタと、
関連するフィルタ処理信号をデジタル化するよう夫々構成される複数のデジタイザと
を具えている。
【００１７】
本発明の概念１２は、概念１１の信号取込み装置であって、
フィルタ処理及びデジタル化された上記周波数変換信号を受けて、上記入力信号と実質的に等しい再構成波形を生成する再構成部を更に具えている。
【００１８】
本発明の概念１３は、概念１１の信号取込み装置であって、このとき、
上記スプリッタは、上記入力信号をＮ個の分割信号に分割してＮ個のパスに供給するよう構成され、
複数の上記ミキサは、Ｎ個のミキサに対応し、
上記パスの夫々は、上記Ｎ個のミキサの中の対応する１つを含み、
複数の上記合算部は、Ｎ個の合算部に対応し、
上記Ｎ個のミキサの夫々は、上記Ｎ個の合算部の中の対応する１つに結合され、
複数の上記発振部は、Ｎ個の発振部に対応し、
上記Ｎ個の発振部の夫々は、上記Ｎ個の合算部の夫々に結合され、
上記発振部の夫々は、複数のＮ個の係数に基いてＮ個の発振信号を生成する構成されることを特徴としている。
【００１９】
本発明の概念１４は、概念１３の信号取込み装置であって、
上記Ｎ個の合算部の夫々は、上記Ｎ個の発振部からのＮ個の発振信号を受けて合算し、関連する１つの合成信号を生成するよう構成される。
【００２０】
本発明の概念１５は、概念１４の信号取込み装置であって、
上記Ｎ個のミキサの夫々は、関連する上記合成信号を受けて、上記Ｎ個の分割信号の対応する１つと混合し、関連する１つの周波数変換信号を生成するよう構成されることを特徴としている。
【００２１】
本発明の概念１６は、概念１１の信号取込み装置であって、
複数の上記発振部が、
係数ａ１、ａ２、ａ３及びａ４の第１グループに関連する第１発振部と、
係数ｂ１、ｂ２、ｂ３及びｂ４の第２グループに関連する第２発振部と、
係数ｃ１、ｃ２、ｃ３及びｃ４の第３グループに関連する第３発振部と、
係数ｄ１、ｄ２、ｄ３及びｄ４の第４グループに関連する第４発振部と
を含み、これら係数が、後述する数式１の関係を満たすことを特徴としている。
【００２２】
本発明の概念１７は、試験測定装置のための入力信号をデジタル化する方法であって、
入力信号を複数の分割信号に分割するステップと、
複数の係数に基いて複数の発振信号を定めるステップと、
複数の上記発振信号を合算して複数の合成信号を生成するステップと、
上記合成信号の夫々を複数の上記分割信号の対応する１つと混合して、関連する１つの周波数変換信号を生成するステップと、
複数の上記周波数変換信号の夫々をフィルタ処理するステップと、
フィルタ処理された上記周波数変換信号の夫々をデジタル化するステップと、
デジタル化された上記周波数変換信号を再合成することによって、実質的に上記入力信号に等しい波形を再構成するステップと
を具えている。
【００２３】
本発明の概念１８は、概念１７の方法であって、このとき、上記波形を再構成するステップが、分割された入力信号の数と等しい係数に従ってデジタル化された上記周波数変換信号を補間するステップを更に含んでいる。
【００２４】
本発明の概念１９は、概念１８の方法であって、複数の上記係数が、複数の上記第１係数に対応し、複数の上記発振信号が複数の上記第１発振信号に対応しており、このとき、上記波形を再構成するステップが、
複数の上記第２係数に基いて複数の第２発振信号を定めるステップと、
複数の上記第２発振信号を合算して複数の再合成信号を生成するステップと、
複数の上記補間信号の夫々を、複数の上記再合成信号の中の対応する１つと混合するステップとを更に含み、複数の上記第１係数が、複数の上記第２係数に対して逆行列の関係にあることを特徴としている。
【００２５】
本発明の概念２０は、プロセッサで実効したときに、概念１７による方法を実行するよう動作する、コンピュータ実行可能な非一時的命令を記憶するコンピュータ読み出し可能な１つ以上の有形なメディアである。
【００２６】
本発明の目的、効果及び他の新規な点は、以下の詳細な説明を添付の特許請求の範囲及び図面とともに読むことによって明らかとなろう。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明の実施形態の例による試験測定装置の信号取込み装置に組み込まれる帯域多重化ミキサ装置の種々の構成要素を含むブロック図である。
【図２】図２は、図１の入力信号の例と、これに関連して、入力信号よりも低い帯域幅に周波数シフトした帯域を有する混合信号を示す。
【図３】図３は、本発明の別の実施形態例によるもので、試験測定装置の信号取込み装置に組み込まれる帯域多重化ミキサ装置の種々の構成要素を含むブロック図である。
【図４】図４は、図３の入力信号の例と、これに関連して、入力信号よりも低い帯域幅に周波数シフトした帯域を有する混合信号を示す。
【図５】図５は、図３の入力信号の別の例と、これに関連して、入力信号よりも低い帯域幅に周波数シフトした帯域を有する混合信号を示す。
【図６】図６は、本発明の実施形態例による再構成部を示す。
【図７】図７は、本発明の実施形態の例による帯域多重化ミキサ取込みシステムを含む試験測定装置のブロック図である。
【発明を実施するための形態】
【００２８】
本発明は、試験測定装置の信号取込み（Acquisition：アクイジション）帯域幅を広げるための、帯域多重化ミキサ装置及び再構成部を提供する。本発明のコンセプトと実施形態は、デジタル・オシロスコープ、スペクトラム・アナライザ、ベクトル・アナライザ、ミックスド・ドメイン・オシロスコープ（ＭＤＯ）などの種々の適切な試験測定装置で実現可能である。
【００２９】
図１は、本発明の実施形態の例による試験測定装置の信号取込み装置に組み込まれる帯域多重化ミキサ装置１００の種々の構成要素を含むブロック図である。
【００３０】
スプリッタ１０２は、広帯域ＲＦ入力信号１０５を受ける。スプリッタは、種々のスプリッタを用いることができる。１例では、スプリッタ１０２は、抵抗性電力分配器である。スプリッタは、入力信号１０５を複数の分割信号に分割して複数のパス１０３に供給するが、このとき、これら分割信号のスペクトラムが、実質的に同一となるようにしている。「実質的に同一」の意味においては、例えば、構成要素／部品の特性のバラツキが原因で生じるバラツキは、同一に含まれるものとする。例えば、スプリッタは、複数の分割信号の全てを同一に生成するように設計しても良い。しかし、各分割信号をわずかに異なるようにしても良く、このような分割信号も、やはり実質的に同一と考えることにする。
【００３１】
図１では、パス１０３の個数は４個としているが、当然ながら任意の個数でも良い。分割信号夫々の全周波数成分（０Ｈｚにおける直流を含む）が、対応するミキサ（例えば、１３０、１３５、１４０及び１４５）に供給されるようにしても良く、これらミキサは、周波数が変換された周波数変換信号（例えば、１１０、１１５、１２０及び１２５）を生成する。各ミキサの出力信号は、対応するローパス・フィルタ（例えば、１６０、１６２、１６４及び１６６）又はデジタイザ（例えば、１７０、１７２、１７４及び１７６）の入力部に供給される。再構成部１８０は、デジタイザからのデジタル化信号を受けて、これらデジタル化信号を処理し、元々の入力信号を実質的に再構成し、再構成波形１５０を出力する。
【００３２】
帯域多重化ミキサ装置１００には、関連する関数（例えば、ｆ１、ｆ２、ｆ３及びｆ４）を用いる発振部（例えば、１９０、１９２、１９４及び１９６）が含まれる。各発振部は、係数に基づいて発振信号を生成する。例えば、発振関数ｆ１は、係数ａ１、ａ２、ａ３及びａ４に基いて発振信号を生成する。同様に、発振関数ｆ２は、係数ｂ１、ｂ２、ｂ３及びｂ４に基いて発振信号を生成する。発振関数ｆ３は、係数ｃ１、ｃ２、ｃ３及びｃ４に基いて発振信号を生成する。そして、発振関数ｆ４は、係数ｄ１、ｄ２、ｄ３及びｄ４に基いて発振信号を生成する。
【００３３】
ａ、ｂ、ｃ及びｄの係数は、係数の行列の行列式がゼロのならないように、任意に選択可能である。即ち、次の式で示される。
【００３４】
【数１】
【００３５】
大まかに言えば、発振関数ｆ１は、直流（ＤＣ）を含む低帯域における混合処理のために、発振関数ｆ１＝１である。発振関数ｆ２＝ｓｉｎ（ω2ｔ）であり、このとき、ω2は発振部１９２の周波数を表し、ｔは時間を表す。発振関数ｆ３＝ｓｉｎ（ω3ｔ）であり、このとき、ω3は発振部１９４の周波数を表し、ｔは時間を表す。発振関数ｆ４＝ｓｉｎ（ω4ｔ）であり、このとき、ω4は発振部１９６の周波数を表し、ｔは時間を表す。これらは代表的な関数の例であり、他の発振関数を用いるように構成しても良い。
【００３６】
複数の発振部の夫々は、合算部１８２、１８４、１８６及び１８８に結合される。各合算部は、関連する複数の発振信号を合算するように構成される。例えば、合算部１８２は、発振部１９０からの係数ａ１に基づく発振信号、発振部１９２からの係数ｂ１に基づく発振信号、発振部１９４からの係数ｃ１に基づく発振信号、そして、発振部１９６からの係数ｄ１に基づく発振信号を合算する。
【００３７】
同様に、合算部１８４は、発振部１９０からの係数ａ２に基づく発振信号、発振部１９２からの係数ｂ２に基づく発振信号、発振部１９４からの係数ｃ２に基づく発振信号、そして、発振部１９６からの係数ｄ２に基づく発振信号を合算する。合算部１８６は、発振部１９０からの係数ａ３に基づく発振信号、発振部１９２からの係数ｂ３に基づく発振信号、発振部１９４からの係数ｃ３に基づく発振信号、そして、発振部１９６からの係数ｄ３に基づく発振信号を合算する。合算部１８８は、発振部１９０からの係数ａ４に基づく発振信号、発振部１９２からの係数ｂ４に基づく発振信号、発振部１９４からの係数ｃ４に基づく発振信号、そして、発振部１９６からの係数ｄ４に基づく発振信号を合算する。
【００３８】
言い換えると、対応する合算部で合算される前に、各発振信号は係数で重み付けされ、このとき、係数は、数学的な複素数、数学的な実数又はゼロとしても良い。これら係数で、関連する発振関数の位相や振幅を表すことができる。係数による重み付けは、フィルタ回路で実現しても良い。更には、これら係数は、伝送線の長さ、減衰回路、増幅回路などのような複数のパラメータ回路要素で制御しても良い。例えば、位相や振幅を変更できる任意の回路をフィルタとして利用でき、こうした回路によって、これら係数を関係する発振信号に適用できる。
【００３９】
各合算部は、関連する複数の発振信号を合算して、関係する１つの合成信号（例えば、１９１、１９３、１９５及び１９７）を生成するように構成される。複数のミキサ（例えば、１３０、１３５、１４０及び１４５）は、関係する分割信号を関係する合成信号と混合（ミックス）して、周波数変換された周波数変換信号（例えば、１１０、１１５、１２０及び１２５）を生成するよう構成される。言い換えると、各ミキサの局部発信部（ＬＯ：Local Oscillator）は、複数の発振部の和（sum：合算）を含んでいる。ミキサとその関係する関数は、発振部、電力結合器、フィルタ、周波数乗算器、分周器、方向性結合器などのようなハードウェア・コンポーネントを用いて実現しても良い。
【００４０】
本発明における周波数変換とは、信号の１つ以上の周波数帯域が、そのＲＦ入力信号よりも低い帯域幅へと周波数シフトされることを意味する。各ミキサの出力信号は、無用のイメージを除去し、エイリアシングを防止するため、デジタル化する前に関連するフィルタ１６０、１６２、１６４及び１６６を用いて帯域が制限されるようにしても良い。複数の周波数変換信号は、対応するデジタイザ１７０、１７２、１７４及び１７６を用いて夫々デジタル化される。デジタイザは、対応する信号をサンプリングし、適切なメモリに波形データとして蓄積させることができる。再構成部１８０は、デジタル化信号を処理し、広帯域入力信号を再構成する。
【００４１】
図２は、図１の入力信号１０５の例と、関連する周波数変換信号（混合信号）１１０、１１５、１２０及び１２５を示し、これら混合信号は、入力信号１０５よりも低い帯域幅に周波数シフトされた帯域を有している。以下、図１及び図２を参照する。
【００４２】
上述のように、入力信号１０５は、複数のパス１０３に分配される。パス１０３の夫々は、周波数変換部（つまり、ミキサ）を含み、これらは、そのミキサのＬＯ信号として加えられるマルチトーン混合（ミキシング）関数を有し、ＲＦ入力信号１０５よりも低い帯域幅となるように周波数シフトされた複数の帯域が合算された出力信号を生成する。
【００４３】
例えば、図２に示すように、入力信号１０５は、サブ帯域０、１、２及びｎを含む。サブ帯域０、１、２及びｎのスペクトラムとして異なる形状が描かれているが、入力信号１０５次第でスペクトラムの形状は任意のものとして良い。分割信号の夫々は、対応するミキサに供給されるが、ミキサは、サブ帯域１、２及びｎを周波数シフトするので、これらサブ帯域がサブ帯域０で重なる（多重化される）。１つ以上のサブ帯域は、ある周波数で折り返された上で周波数がシフト・ダウンすることで、鏡像（左右反転）のサブ帯域となる。図２の例では、サブ帯域１及びｎの成分が、周波数変換処理後に、鏡像のサブ帯域としてサブ帯域０に重なって現れている。周波数シフト処理及び異なるサブ帯域の処理の種々の方法の詳細については、本願出願人による米国特許第７２５７４９７号公報、米国特許第７４７４９７２号公報等に記載されている。サブ帯域１、２及びｎの夫々は、サブ帯域０の帯域幅以内の帯域幅まで周波数シフト・ダウンした後、有害な影響が生じるデジタイザの帯域幅制限を行うことなしに、正確にデジタル化される。
【００４４】
処理の全体については、米国特許第７４７４９７２号公報に詳細に記載されているが、図２では、この処理の一部分について、単純化して示していることに注意されたい。例えば、余分なイメージが生じるのを防止するために入力部分又は各パスに付加的に設けているローパス・フィルタを無くせば、余分なイメージが帯域に重なるが、信号の再構築処理のときに除去するようにしても良い。別のやり方では、ローパス・フィルタをチャンネルの入力部分に配置し、チャンネルに余分なイメージが入らないようにしても良い。いくつかの実施形態では、追加のローパス・フィルタを各パスに配置して、余分なイメージが発生するのを防止しても良い。
【００４５】
好ましくは、パス１３０の個数は、重なることになるサブ帯域の個数と同じとする。パス１３０の個数は、他の構成要素の個数や関係も定めることになる。具体的には、スプリッタ１０２は、入力信号１０５をＮ個の分割信号に分割し、Ｎ個のパスに分配する。各パスは、対応する１つのミキサを含むので、結果としてＮ個のミキサが存在することになる。そして、Ｎ個の対応する合算部があることになる。Ｎ個のミキサの夫々は、Ｎ個の合算部の中の対応する１つと結合される。いくつかの実施形態では、Ｎ個の発振部があり、Ｎ個の発振部の夫々は、Ｎ個の合算部と夫々結合される。
【００４６】
各発振部は、Ｎ個の係数に基づいてＮ個の発振信号を生成するよう構成される。Ｎ個の合算部の夫々は、Ｎ個の発振部からＮ個の発振信号を受けて合算し、関連する１つの合成信号を生成するよう構成される。Ｎ個のミキサは、関連する合成信号を受けて、Ｎ個の分割信号の対応する１つと合成信号とを混合し、関連する周波数変換信号を生成する。
【００４７】
重なるサブ帯域の個数とパスの個数を同じにしても良いが、そうしなければならないというものでもないことに注意されたい。実施形態によっては、異なるパスで、異なる個数のサブ帯域が重なるように構成しても良い。
【００４８】
図示しないが、入力信号を分けて複数のパスに供給する前に、入力信号１０５をフィルタ処理するように、スプリッタ１０２の前に全体に対するローパス・フィルタを配置するようにしても良い。
【００４９】
図３は、本発明の別の実施形態例によるもので、試験測定装置の信号取込み装置に組み込まれる帯域多重化ミキサ装置３００の種々の構成要素を含むブロック図である。スプリッタや再構成部のようないくつかの構成要素を図３では示していないが、この実施形態例は、本願で開示したような他の構成要素と共に使用できることはいうまでもない。図４は、図３の入力信号３０５の例と、これに関連する混合信号（周波数変換信号）を示し、これら混合信号は、入力信号よりも低い帯域幅に周波数シフトした帯域を有する。図５は、図３の別の例である入力信号３０７と、これに関連する混合信号を示し、これら混合信号は、入力信号よりも低い帯域幅に周波数シフトした帯域を有する。以下、図３、４及び５について説明する。
【００５０】
この実施形態例では、２つの広帯域入力信号（例えば、３０５及び３０７）を受けて処理する。広帯域入力信号の夫々は、２つのデジタイザ・パスに沿って伝送される。言い換えると、入力信号３０５は、デジタイザ・パス１及び２に沿って伝送され、入力信号３０７は、デジタイザ・パス３及び４に沿って伝送される。言い換えると、複数のデジタイザ・パス又はチャンネルが、１つの入力信号と関連する。
【００５１】
各デジタイザ・パスは、ミキサ、ローパス・フィルタ及びデジタイザを含む。例えば、デジタイザ・パス１は、ミキサ３３０、ローパス・フィルタ３６０及びデジタイザ３７０を含む。デジタイザ・パス２は、ミキサ３３５、ローパス・フィルタ３６２及びデジタイザ３７２を含む。デジタイザ・パス３は、ミキサ３４０、ローパス・フィルタ３６４及びデジタイザ３７４を含む。デジタイザ・パス４は、ミキサ３４５、ローパス・フィルタ３６６及びデジタイザ３７６を含む。２つのデジタイザ・パスが、２つの入力信号の１つに夫々使用される。
【００５２】
２つの入力信号夫々のＤＣを含む全ての周波数は、対応する２つのミキサに供給される。例えば、入力信号３０５は、ミキサ３３０及び３３５に供給され、入力信号３０７はミキサ３４０及び３４５に供給される。ミキサは、周波数変換信号（例えば、３１０、３１５、３２０及び３２５）を生成する。具体的には、ミキサ及びデジタイザ・パスの夫々について、高帯域は周波数変換されるか、ＤＣから始まる低周波数帯域に周波数シフトされるので、高い方のサブ帯域は、低い方のサブ帯域に重なる（多重化される）。各ミキサの出力信号は、対応するローパス・フィルタ（例えば、３６０、３６２、３６４及び３６６）又はデジタイザ（例えば、３７０、３７２、３７４及び３７６）の入力部に供給される。
【００５３】
装置３００は、関連する関数（例えば、ｆ１及びｆ２）を用いる複数の発振部（例えば、３９２及び３９４）を含んでいる。各発振部は、複数の係数に基づいて、複数の発振信号を生成する。例えば、発振関数ｆ１は、係数ａ１、ａ２、ｃ１及びｃ２に基いて、複数の発振信号を生成する。同様に、発振関数ｆ２は、係数ｂ１、ｂ２、ｄ１及びｄ２に基いて、複数の発振信号を生成する。各ミキサに関するマルチトーン混合方法は、他のパスに係る他のミキサのものとは異なっている。係数と、ミキサの発振関数及び局部発振部（ＬＯ）と係数の関係については、以下で詳細に説明する。
【００５４】
複数の発振部の夫々は、合算部３８２、３８４、３８６及び３８８の夫々に結合される。各合算部は、関連する複数の発振信号を合算するように構成される。例えば、合算部３８２は、発振部３９２から係数ａ１に基づく発振信号と、発振部３９４から係数ｂ１に基づく発振信号を受けて、これらを合算する。同様に、合算部３８４は、発振部３９２から係数ａ２に基づく発振信号と、発振部３９４から係数ｂ２に基づく発振信号を受けて、これらを合算する。合算部３８６は、発振部３９２から係数ｃ１に基づく発振信号と、発振部３９４から係数ｄ１に基づく発振信号を受けて、これらを合算する。合算部３８８は、発振部３９２から係数ｃ２に基づく発振信号と、発振部３９４から係数ｄ２に基づく発振信号を受けて、これらを合算する。
【００５５】
言い換えると、各発振信号は、対応する合算部で合算される前に、係数によって重み付けされ、このとき、係数は、数学的な複素数、数学的な実数、又はゼロとしても良い。係数は、関係する発振関数の位相や振幅を表すものとすることができる。係数による重み付けは、フィルタ回路によって実現しても良い。更には、これら係数は、伝送線の長さ、減衰回路、増幅回路などのような複数のパラメータ回路要素で制御しても良い。例えば、位相や振幅を変更できる任意の回路をフィルタとして利用でき、こうした回路によって、これら係数を関係する発振信号に適用できる。
【００５６】
各合算部は、関連する複数の発振信号を合算して、関係する１つの合成信号（例えば、３９１、３９３、３９５及び３９７）を生成するように構成される。例えば、合算部３８２は合成信号３９１を生成し、合算部３８４は合成信号３９３を生成し、合算部３８６は合成信号３９５を生成し、合算部３８８は合成信号３９７を生成する。
【００５７】
複数のミキサ（例えば、３３０、３３５、３４０及び３４５）は、関連する入力信号（例えば、３０５、３０７）を関連する合成信号と混合し、周波数変換信号（例えば、３１０、３１５、３２０及び３２５）を生成する。言い換えると、各ミキサの局部発信部（ＬＯ）は、複数の発振部の和（sum）を含んでいる。好ましくは、デジタイザ・パスの個数は、ミキサの個数と等しく、これは、混合処理（ミキシング）関数における項数と等しい。ミキサとその関係する関数は、発振部、電力結合器、フィルタ、周波数乗算器、分周器、方向性結合器などのようなハードウェア・コンポーネントを用いて実現しても良い。
【００５８】
具体的には、ミキサ３３０は、入力信号３０５を合成信号３９１と混合して周波数変換信号３１０を生成するように構成される。ミキサ３３５は、入力信号３０５を合成信号３９３と混合し、周波数変換信号３１５を生成するように構成される。ミキサ３４０は、入力信号３０７を合成信号３９５と混合し、周波数変換信号３２０を生成するように構成される。ミキサ３４５は、入力信号３０７を合成信号３９７と混合し、周波数変換信号３２５を生成するように構成される。合算部３８２は、ミキサ３３０に結合される。合算部３８４は、ミキサ３３５に結合される。合算部３８６は、ミキサ３４０に結合される。合算部３８８は、ミキサ３４５に結合される。
【００５９】
図４及び５に示すように、広帯域入力信号３０５及び３０７は、周波数シフトされ、高帯域は、関連する入力信号の低帯域に重ねられる。サブ帯域０及び１のスペクトラムの形状として異なるものが示されているが、これらスペクトラムは、入力信号３０５や３０７に応じて任意の形状として良い。係数ａ１、ａ２、ｂ１及びｂ２は、入力信号３０５が混合処理によって、最終的にどのように周波数変換信号３１０及び３１５に変換されるかに影響する。同様に、係数ｃ１、ｃ２、ｄ１及びｄ２は、入力信号３０７が混合処理によって、最終的にどのように周波数変換信号３２０及び３２５に変換されるかに影響する。例えば、サブ帯域が前よりも低い帯域へと周波数シフトされるだけでなく、破線に示すように、位相もまた異なるものとなりえる。更に、上述の広帯域入力信号がＸＧＨｚの帯域幅の範囲を占めるとした場合、その周波数変換信号は、およそＸ／２ＧＨｚの帯域幅の範囲を占める。なお、特に、２以上のデジタイザ・パスがある場合では、２以上のサブ帯域が、より低い帯域へと周波数シフトされるようにしても良いことは言うまでもない。
【００６０】
各ミキサの出力信号は、無用のイメージを除去し、エイリアシングを防止するため、デジタル化する前に関連するフィルタ３６０、３６２、３６４及び３６６を用いて帯域が制限されるようにしても良い。複数の周波数変換信号は、対応するデジタイザ３７０、３７２、３７４及び３７６を用いて夫々デジタル化される。デジタイザは、対応する信号をサンプリングし、適切なメモリに波形データとして蓄積させることができる。好ましくは、デジタイザは、上述のように、広帯域入力信号から得られた最小で２つの周波数帯域（つまり、低帯域及び高帯域）を有し、これらが一緒に合算された信号を受けるのが良い。好ましくは、これら帯域の夫々の帯域幅がほぼ等しく、デジタイザ・パスの帯域幅よりわずかに小さいのが良い。
【００６１】
ｂ１、ｂ２、ｄ１及びｄ２の発振関数ｆ２の係数は、数学的には複素数で表現されても良く、これらは関連する正弦関数において乗算されるか、又は、重み付けに利用される。係数は、発振部の位相及び振幅を表すことができ、これによって、ミキサのＬＯ入力端子に加えられる合成信号が定まる。ミキサのＬＯ入力端子に供給される合成信号は、実数信号成分と虚数信号成分とに別々に分離する必要はなく、むしろ、多くは、複数の信号源（ｆ１、ｆ２など）からの数学的に実数成分のみの信号の和（合算）である。ｆ１は、好ましくはＤＣ値なので、数学的には実数の係数（例えば、ａ１、ａ２、ｃ１及びｃ２）を用いて表すことができる。しかし、もし係数が数学的に虚数として表されるとしても、その等式は解くことが可能である。
【００６２】
広帯域入力信号（例えば、３０５及び３０７）は、フィルタｈwide３０８及び３０９によって帯域が制限されるようにしても良い。このとき、広帯域入力信号３０５をｘ１で表し、広帯域入力信号３０７をｘ２で表すと、これら信号は次のようにフィルタ処理されるとすることができる。
【００６３】
【数２】
【００６４】
ここで、「：＝」は代入演算子である。言い換えると、ｘ１はｘ１＊ｈwideとなり、同様に、ｘ２はｘ２＊ｈwideとなる。
【００６５】
大雑把に言えば、ＤＣを含む低帯域で混合を行うため、発振関数ｆ１＝１である。発振関数ｆ２＝ｓｉｎ（２πｆｔ）であり、このとき、ｆは周期的な信号の周波数を表し、ｔは時間を表す。好ましくは、発振関数ｆ２は、フィルタｈwide３０８及び３０９の帯域幅ほどの周波数で、ミキサの高い側の発振部と等しい。なお、これらは、代表的な関数の例であって、別の設定に合わせた発振関数を用いても良いことはいうまでもない。
【００６６】
ここで、合成信号３９１は、ミキサ３３０用の局部発振部ＬＯ１に対応し、合成信号３９３は、ミキサ３３５用の局部発振部ＬＯ２に対応し、合成信号３９５は、ミキサ３４０用の局部発振部ＬＯ３に対応し、合成信号３９７は、ミキサ３４５用の局部発振部ＬＯ４に対応するとすると、局部発振部は、次に示すように、複数の係数及び発振関数に基づいて定めることができる。
【００６７】
【数３】
【００６８】
【数４】
【００６９】
複数のミキサのＬＯ入力信号を定める複数の等式が線形で独立であるようにするため、係数行列の行列式がゼロとならないようにすれば、ａ、ｂ、ｃ及びｄの係数は、任意に選択可能となる。つまり、次の条件で表される。
【００７０】
【数５】
【００７１】
【数６】
【００７２】
好ましくは、ミキサ３３０、３３５、３４０及び３４５は、ＤＣを扱えるように設計される。このように、合成信号（例えば、３９１、３９３、３９５及び３９７）は、ｆ１によって生成される発振信号とｆ２によって生成される発振信号に基いて定めることができ、これは、結果として、対応するミキサの出力において、高帯域及び低帯域の和（合算）になる。
【００７３】
別のやり方としては、もしＤＣ入力信号を扱えるミキサを利用できなければ、高周波数帯域のみをミキサによって混合により周波数ダウンし、低周波数帯域とほぼ同じ帯域を占めるようにしても良い。そして、電力結合器を用いて２つのサブ・パスを１つに合算し、帯域幅制限を行って、デジタイザに加えるようにしても良い。
【００７４】
いくつかの実施形態では、ローパス・フィルタ（例えば、３６０、３６２、３６４、３６６）でフィルタ処理する前に、デジタイザ（例えば、３７０、３７２、３７４及び３７６）が、周波数変換信号（例えば、３１０、３１５、３２０及び３２５）をデジタル化しても良い。例えば、入力信号３０５がｘ１に対応し、入力信号３０７がｘ２に対応し、信号３１０がｓ１に対応し、信号３１５がｓ２に対応し、信号３２０がｓ３に対応し、信号３２５がｓ４に対応するとすれば、信号ｓ１、ｓ２、ｓ３及びｓ４は、次のように定めることができる。
【００７５】
【数７】
【００７６】
【数８】
【００７７】
続いて、ローパス・フィルタが、以下のように、周波数変換信号ｓ１、ｓ２、ｓ３及びｓ４に適用されても良い。
【００７８】
【数９】
【００７９】
【数１０】
【００８０】
このとき、ｈｌｐは、ローパス・フィルタ３６０、３６２、３６４及び３６６のいずれかの１つに対応し、また、「：＝」は代入演算子である。言い換えると、ｐ１はｓ１＊ｈｌｐとなり、ｐ２はｓ２＊ｈｌｐとなる。加えて、ｐ３はｓ３＊ｈｌｐとなり、ｐ４はｓ４＊ｈｌｐとなる。なお、フィルタ処理をデジタル化処理の前に行っても良いが、その逆でも良いことはいうまでもない。デジタル化値ｐ１、ｐ２、ｐ３及びｐ４は、パス１、パス２、パス３及びパス４に沿って流れる信号に夫々対応する。
【００８１】
図６は、本発明の実施形態例による再構成部６００を示す。再構成部６００は、複数の補間部（例えば、６０３、６０４、６０８及び６０９）を含み、各補間部は、第１、第２、第３及び第４デジタイザ・パス（例えば、パス１、パス２、パス３及びパス４）の対応する１つのパスに組み込まれる。補間部は、対応する周波数変換信号（例えば、図３の３１０、３１５、３２０及び３２５）を補間し、補間信号（例えば、６１０、６１５、６２０及び６２５）を生成する。パス１、パス２、パス３及びパス４を伝送されて受けたデジタル化周波数変換信号の夫々は、パスの個数と等しい係数で補間しても良い。パスの個数は、言い換えると、入力信号を分割した数であり、この例では４である。再構成部のミキサ（例えば、６３０、６３５、６４０及び６４５）の夫々は、第１、第２、第３及び第４デジタイザ・パス（例えば、パス１、パス２、パス３及びパス４）の対応する１つのパスに組み込まれる。ミキサは、関連する周波数変換信号を関連する再合成信号（例えば、６９１、６９３、６９５及び６９７）と混合する。
【００８２】
再構成部６００は、更に、合算部（例えば、６８２、６８４、６８６及び６８８）を含んでいる。各合算部は、対応する１つのミキサに結合される。例えば、合算部６８２は、ミキサ６３０に結合され、合算部６８４は、ミキサ６３５に結合され、合算部６８６はミキサ６４０に結合され、合算部６８８はミキサ６４５に結合される。
【００８３】
再構成部６００は、更に、発振部６９２及び６９４を含んでいる。発振部６９２及び６９４の夫々は、合算部６８２、６８４、６８６及び６８８に夫々結合される。合算部６８２は、発振部６９２からの係数ｇ１に基づく発振信号と、発振部６９４からの係数ｇ３に基づく発振信号とを合算し、再合成信号６９１を生成するよう構成される。合算部６８４は、発振部６９２からの係数ｇ２に基づく発振信号と、発振部６９４からの係数ｇ４に基づく発振信号とを合算し、再合成信号６９３を生成するよう構成される。合算部６８６は、発振部６９２からの係数ｈ１に基づく発振信号と、発振部６９４からの係数ｈ３に基づく発振信号とを合算し、再合成信号６９５を生成するよう構成される。合算部６８８は、発振部６９２からの係数ｈ２に基づく発振信号と、発振部６９４からの係数ｈ４に基づく発振信号とを合算し、再合成信号６９７を生成するよう構成される。
【００８４】
係数ｇ１、ｇ２、ｇ３、ｇ４と、ｈ１、ｈ２、ｈ３、ｈ４は、上述の係数ａ１、ａ２、ｂ１、ｂ２と、ｃ１、ｃ２、ｄ１、ｄ２の関係を示す行列の逆行列に基づいて定められる。具体的には、次のようになる。
【００８５】
【数１１】
【００８６】
【数１２】
【００８７】
これら逆行列を別のやり方で表現すると、次のようになる。
【００８８】
【数１３】
【００８９】
【数１４】
【００９０】
結果として、全ての周波数帯域は、それらの元々の周波数位置に復元される。このように、各パスの信号は、そのパスの元の分割信号に復元されることはない。
【００９１】
上記逆関数夫々の２つの等式をよく見ると、係数の値として避けるべきものがわかる。例えば、ａ１・ｂ２−ａ２・ｂ１の値は、ゼロにはできない。また、ａ１・ｂ２がａ２・ｂ１とほぼ同じという状況も、分母がゼロに近い値になってしまうので、避けるのが望ましい。
【００９２】
ここで、復元信号６４８がｙｙ１に対応し、復元信号６５２がｙｙ２に対応し、補間信号６１０がパス１（Path1）に対応し、補間信号６１５がパス２（Path2）に対応し、補間信号６２０がパス３（Path3）に対応し、補間信号６２５がパス４（Path4）に対応するとすると、次の式を用いることができる。
【００９３】
【数１５】
【００９４】
【数１６】
【００９５】
ここで、ｆ１は発振部６９２に係る発振関数、ｆ２は発振部６９４に係る発振関数である。ｆ２に乗算される係数の４は、ミキサの変換利得損失を補償するためのものである。例えば、最初のハードウェア・ミキサは、信号を２つのイメージに分け、１つはフィルタ処理で除去される。同じ又は同様なことがソフトウェア・ミキサでも起こる。そのため、係数の４が、振幅を元に戻すために利用される。
【００９６】
復元信号６４８及び６５２は、位相や振幅を修正するために、フィルタ６６２及び６６４を用いて夫々フィルタ処理しても良い。ここで、再構成波形６５０がｙ１に対応し、再構成波形６５５がｙ２に対応するとすると、ｈfinalフィルタ６６２及び６６４で修正された位相及び振幅は、次のように表される。
【００９７】
【数１７】
【００９８】
ｈfinalフィルタ６６２及び６６４は、再構成信号の広帯域幅全体に渡る全周波数の位相や振幅を修正するのに利用できる。また、これらは、ｆ２用の非同期ＬＯが原因で生じる高帯域の信号取込み位相のバラツキに対して、信号取込み処理を修正する。２つの関連するパスからの信号は、ｈfinalフィルタに供給される前に、ローパス・フィルタ処理され、最終合算ブロックを用いて合算されるようにしても良い。例えば、信号６６１及び６６３は、ローパス・フィルタ処理され、最終合算ブロック６６０を用いて合算されるようにしても良い。同様に、信号６６７及び６６８は、ローパス・フィルタ処理され、最終合算ブロック６６５を用いて合算されるようにしても良い。
【００９９】
発振部６９４に係る発振関数ｆ２は、試験測定装置のサンプリング・クロックや、取り込まれた波形のトリガ位置に対して、非同期としても良い。このとき、ＬＯ再生ユニット６９８は、取込み波形上の時間基準点（好ましくは、トリガ位置）に対する位相を定めるのに利用できる。波形に対するＬＯの動きによって、高域側の混合処理（ミキシング）に関するＬＯ位相角度シフトを正負反転したものと等しい一定位相角度のシフトが、ミキサで変換された帯域中の全周波数に生じる。
【０１００】
いくつかの実施形態では、ｈfinalフィルタ６６２及び６６４の夫々が、２つのフィルタ・ブロックに分割される。１つめのフィルタ・ブロックは、高帯域でカバーされる周波数の帯域について一定の位相遅延を生じさせるオールパス（振幅はそのままで、位相だけ変化させる）型のフィルタとしても良い。このフィルタ・ブロックは、ある信号取込みと、その次の信号取込みとで、ｆ２発振部の入力波形上の時間基準点に対するオフセットを補償するために、係数を変化させることができる。第２のフィルタ・ブロックは、ローパス・フィルタしても良く、これは、再構成信号の帯域幅全体について、位相及び振幅を修正する。このフィルタ・ブロックは、ある信号取込みと、その次の信号取込みとにおいて、係数は一定のままとして良い。更に、これらフィルタ・ブロックは、製造時に、既知の技術を用いて校正しても良い。ｈfinalフィルタ６６２及び６６４の出力信号は、波形６５０及び６５５で表される元々の再構成信号と実質的に夫々対応する。
【０１０１】
加えて、信号取込み波形のトリガ位置に対するサンプリング・クロックの非同期が原因で生じる、ある信号取込みと、その次の信号取込みとにおける位相のバラツキを除去するのに、オールパス型の遅延時間一定の修正フィルタ（図示せず）を用いても良い。このフィルタは、信号を再構成処理するために混合して周波数アップする前のデジタル化波形に対して適用できる。
【０１０２】
発振部の基準位相は、再生（リカバリ）でき、再構成部の複素混合関数を再生成するために、校正定数と共に利用できる。
【０１０３】
図７は、信号取込みシステム７１０を含む試験測定装置７０５のブロック図である。取込みシステム７１０は、取込みメモリ７２０、任意帯域多重化ミキサ装置７１５を含み、種々の実施形態において、上述のように、種々の形態を取り得る。任意帯域多重化ミキサ装置７１５の任意の構成要素（再構成部を含む）は、ハードウェア、ソフトウェア、ファームウェア又はこれらの組合せを用いて実現できることはいうまでもない。
【０１０４】
特定の実施形態を説明してきたが、本発明の原理は、これら実施形態に限定されるものではない。例えば、局部発振部の生成及び再生によって、各パス中の各ミキサに適用される関数の項の位相を決定する手段を提供できる。決定した位相は、複数のデジタル化信号から元々の広帯域信号を再構成するのに必要な混合（ミキシング）関数を正確に生成するのに利用できる。もしこれら項が、単一の基準発振部から生成されると、他の項は、その基準発振部に同期され、周波数に関して乗算されるか分周され、そして、複素混合関数を構築するのに利用される。加えて、システム中の使用していない余分なデジタイザの帯域幅に収まるように分割した周波数を取込むことができ、また、このデジタイザの帯域幅に収まる混合処理済みの異なる周波数を分割した複数の周波数を用いることもできる。
【０１０５】
種々の発振部からの分配信号を、デジタイザ・トリガ・システム中の時間補間回路ブロックに加えて、付加的な比較器ハードウェア（図示せず）に供給しても良く、これによって、発振部のゼロ交差点から取込み波形トリガ時点までの時間を測定できる。基準発振部は、ハードウェアを用いてデジタイザのサンプリング・クロック・システムに同期されるようにしても良いし、デジタイザのサンプリング・クロック・システムに非同期としても良い。
【０１０６】
製造時に、再構成信号の位相及び振幅応答を測定できる校正システムを用いても良い。これによって、望ましい応答に合うように、この応答を補正するフィルタを計算できる。
【０１０７】
波形上の基準時間点から局部発振信号までの再生遅延時間は、オールパス型一定位相補正フィルタを計算するのに利用できる。このフィルタは、もし局部発振部が取込み波形上の基準時間点に対して非同期の場合に、ある信号取込みと、その次の信号取込みとで係数を異なるものにできる。このフィルタは、各信号取込みに関して、校正帯域幅エンハンス・フィルタと畳み込み積分することで、最終的なフィルタを構築できる。
【０１０８】
いくつかの実施形態には、コンピュータで実行可能な命令を記憶する１つ以上の有形のコンピュータ読み出し可能メディアが含まれ、上記命令は、プロセッサで実行したときに、上述の方法を実行するように動作する。本発明は、その原理から逸脱することなく、種々の変形、変更が可能である。
【符号の説明】
【０１０９】
１００ 帯域多重化ミキサ装置
１０２ スプリッタ
１０３ 複数のパス
１０５ 入力信号
１１０ 周波数変換信号
１１５ 周波数変換信号
１２０ 周波数変換信号
１２５ 周波数変換信号
１３０ ミキサ
１３５ ミキサ
１４０ ミキサ
１４５ ミキサ
１５０ 再構成波形
１６０ ＬＰＦ
１６２ ＬＰＦ
１６４ ＬＰＦ
１６６ ＬＰＦ
１７０ デジタイザ
１７２ デジタイザ
１７４ デジタイザ
１７６ デジタイザ
１８０ 再構成部
１８２ 合算部
１８４ 合算部
１８６ 合算部
１８８ 合算部
１９０ 発振部
１９１ 合成信号
１９２ 発振部
１９３ 合成信号
１９４ 発振部
１９５ 合成信号
１９６ 発振部
１９７ 合成信号
３００ 帯域多重化ミキサ装置
３０５ 入力信号
３０７ 入力信号
３０８ フィルタ
３０９ フィルタ
３１０ 周波数変換信号
３１５ 周波数変換信号
３２０ 周波数変換信号
３２５ 周波数変換信号
３３０ ミキサ
３３５ ミキサ
３４０ ミキサ
３４５ ミキサ
３６０ ＬＰＦ
３６２ ＬＰＦ
３６４ ＬＰＦ
３６６ ＬＰＦ
３７０ デジタイザ
３７２ デジタイザ
３７４ デジタイザ
３７６ デジタイザ
３８２ 合算部
３８４ 合算部
３８６ 合算部
３８８ 合算部
３９１ 合成信号
３９２ 発振部
３９３ 合成信号
３９４ 発振部
３９５ 合成信号
３９７ 合成信号
６００ 再構成部
６０３ 補間部
６０４ 補間部
６０８ 補間部
６０９ 補間部
６１０ 補間信号
６１５ 補間信号
６２０ 補間信号
６２５ 補間信号
６３０ ミキサ
６３５ ミキサ
６４０ ミキサ
６４５ ミキサ
６５０ 再構成波形
６５５ 再構成波形
６６０ 最終合算ブロック
６６２ フィルタ
６６４ フィルタ
６６５ 最終合算ブロック
６８２ 合算部
６８４ 合算部
６８６ 合算部
６８８ 合算部
６９１ 合成信号
６９２ 発振部
６９３ 合成信号
６９４ 発振部
６９５ 合成信号
６９７ 合成信号
６９８ ＬＯ再生ユニット
【特許請求の範囲】
【請求項１】
第１及び第２デジタイザ・パスを有する第１入力チャンネルと、
第３及び第４デジタイザ・パスを有する第２入力チャンネルと、
上記第１及び第２デジタイザ・パスの夫々に組み込まれる第１及び第２ミキサと、
上記第３及び第４デジタイザ・パスの夫々に組み込まれる第３及び第４ミキサと、
対応する上記第１、第２、第３及び第４ミキサと夫々連携する複数の合算部と、
複数の上記合算部の夫々と結合され、複数の第１係数に基いて、発振信号を生成して夫々の上記合算部へ供給するよう構成される第１発振部と、
複数の上記合算部の夫々と結合され、複数の第２係数に基いて、発振信号を生成して夫々の上記合算部へ供給するよう構成される第２発振部と
を具える試験測定装置用信号取込み装置。
【請求項２】
入力信号を複数の分割信号に分割するスプリッタと、
複数の係数に基いて複数の発振信号を生成するように夫々構成される複数の発振部と、
関連する複数の上記発振信号を合算して関連する１つの合成信号を夫々生成するよう構成される複数の合算部と、
関連する分割信号を関連する合成信号と混合して周波数変換信号を夫々生成するよう構成される複数のミキサと、
関連する上記周波数変換信号をフィルタ処理するよう夫々構成される複数のローパス・フィルタと、
関連するフィルタ処理信号をデジタル化するよう夫々構成される複数のデジタイザと
を具える試験測定装置用信号取込み装置。
【請求項３】
入力信号を複数の分割信号に分割するステップと、
複数の係数に基いて複数の発振信号を定めるステップと、
複数の上記発振信号を合算して複数の合成信号を生成するステップと、
上記合成信号の夫々を複数の上記分割信号の対応する１つと混合して、関連する１つの周波数変換信号を生成するステップと、
複数の上記周波数変換信号の夫々をフィルタ処理するステップと、
フィルタ処理された上記周波数変換信号の夫々をデジタル化するステップと、
デジタル化された上記周波数変換信号を再合成することによって、実質的に上記入力信号に等しい波形を再構成するステップと
を具える試験測定装置用入力信号デジタル化方法。
【請求項１】
第１及び第２デジタイザ・パスを有する第１入力チャンネルと、
第３及び第４デジタイザ・パスを有する第２入力チャンネルと、
上記第１及び第２デジタイザ・パスの夫々に組み込まれる第１及び第２ミキサと、
上記第３及び第４デジタイザ・パスの夫々に組み込まれる第３及び第４ミキサと、
対応する上記第１、第２、第３及び第４ミキサと夫々連携する複数の合算部と、
複数の上記合算部の夫々と結合され、複数の第１係数に基いて、発振信号を生成して夫々の上記合算部へ供給するよう構成される第１発振部と、
複数の上記合算部の夫々と結合され、複数の第２係数に基いて、発振信号を生成して夫々の上記合算部へ供給するよう構成される第２発振部と
を具える試験測定装置用信号取込み装置。
【請求項２】
入力信号を複数の分割信号に分割するスプリッタと、
複数の係数に基いて複数の発振信号を生成するように夫々構成される複数の発振部と、
関連する複数の上記発振信号を合算して関連する１つの合成信号を夫々生成するよう構成される複数の合算部と、
関連する分割信号を関連する合成信号と混合して周波数変換信号を夫々生成するよう構成される複数のミキサと、
関連する上記周波数変換信号をフィルタ処理するよう夫々構成される複数のローパス・フィルタと、
関連するフィルタ処理信号をデジタル化するよう夫々構成される複数のデジタイザと
を具える試験測定装置用信号取込み装置。
【請求項３】
入力信号を複数の分割信号に分割するステップと、
複数の係数に基いて複数の発振信号を定めるステップと、
複数の上記発振信号を合算して複数の合成信号を生成するステップと、
上記合成信号の夫々を複数の上記分割信号の対応する１つと混合して、関連する１つの周波数変換信号を生成するステップと、
複数の上記周波数変換信号の夫々をフィルタ処理するステップと、
フィルタ処理された上記周波数変換信号の夫々をデジタル化するステップと、
デジタル化された上記周波数変換信号を再合成することによって、実質的に上記入力信号に等しい波形を再構成するステップと
を具える試験測定装置用入力信号デジタル化方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−８３６５２（Ｐ２０１３−８３６５２Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１２−２２７２８２（Ｐ２０１２−２２７２８２）
【出願日】平成２４年１０月１２日（２０１２．１０．１２）
【出願人】（３９１００２３４０）テクトロニクス・インコーポレイテッド (234)
【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２４年１０月１２日（２０１２．１０．１２）
【出願人】（３９１００２３４０）テクトロニクス・インコーポレイテッド (234)
【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．
[ Back to top ]