電子放出表示装置および電子放出表示装置の駆動方法
【課題】走査信号のパルスが所定の時間以上維持されると，走査駆動部または電源供給部の駆動を制御して電子放出表示装置を保護するようにする電子放出表示装置およびその駆動方法を提供する。
【解決手段】本発明の電子放出表示装置は，データ信号と走査信号の伝達を受けて画像を表示する画素部１００と，上記画素部１００にデータ信号を伝達するデータ駆動部２００と，上記画素部１００に走査信号を伝達する走査駆動部３００と，上記データ駆動部２００と上記走査駆動部３００を駆動させる駆動信号を伝達するタイミング制御部４００と，上記走査駆動部３００からの走査信号に対応して制御信号を出力する走査信号感知部５００と，上記各部に駆動電源を供給し、上記制御信号によって電源供給を中断する電源供給部６００とを含む。
【解決手段】本発明の電子放出表示装置は，データ信号と走査信号の伝達を受けて画像を表示する画素部１００と，上記画素部１００にデータ信号を伝達するデータ駆動部２００と，上記画素部１００に走査信号を伝達する走査駆動部３００と，上記データ駆動部２００と上記走査駆動部３００を駆動させる駆動信号を伝達するタイミング制御部４００と，上記走査駆動部３００からの走査信号に対応して制御信号を出力する走査信号感知部５００と，上記各部に駆動電源を供給し、上記制御信号によって電源供給を中断する電源供給部６００とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，電子放出表示装置および電子放出表示装置の駆動方法に係り，特にスキャン信号が停止した場合にパネルが損傷することを防止する電子放出表示装置および電子放出表示装置の駆動方法に関する。
【背景技術】
【０００２】
パーソナルコンピュータ，携帯電話機，ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）といった携帯情報端末機などの表示装置または各種情報機器のモニターとして薄型軽量の平板表示装置が用いられている。このような平板表示装置としては，液晶パネルを用いたＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ），有機発光素子を用いた有機発光表示装置，プラズマパネルを用いたＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などが知られている。
【０００３】
平板表示装置は，構造によってはアクティブマトリックス（Ａｃｔｉｖｅ Ｍａｔｒｉｘ）とパッシブマトリックス（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ）に区分され，発光原理によってはメモリ駆動方式と非メモリ駆動方式に区分される。一般に，アクティブマトリックス方式はメモリ駆動方式と意味が類似であり，パッシブマトリックス方式は非メモリ駆動方式と意味が類似であると言える。アクティブマトリックス方式とメモリ駆動方式はフレーム単位の周期で発光する方式であり，パッシブマトリックス方式と非メモリ駆動方式はライン（Ｌｉｎｅ）単位の周期で発光する方式である。
【０００４】
以下，現在商用化されている重大型平板ディスプレイについて考察する。
【０００５】
ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）はアクティブマトリックス方式であり，新規表示素子として開発されているＯＬＥＤもアクティブ方式である。これに対し，新規のディスプレイ素子としての電子放出表示装置（Ｅｌｅｃｔｒｏｎ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）は，パッシブマトリックス方式でありながら，他の平板素子とは異なり非メモリ駆動方式であって，水平ラインを順次選択し，選択された水平ラインが選ばれたときにのみ発光するラインスキャン方式を適用する。すなわち，一定のデューティ比（Ｄｕｔｙ ｒａｔｉｏ）をもって駆動する方式である。
【０００６】
図１は従来の技術に係る電子放出表示装置を示す構造図である。図１を参照すると，電子放出表示装置は，画素部１０，データ駆動部２０，走査駆動部３０，タイミング制御部４０および電源供給部５０を含む。
【０００７】
画素部１０は，カソード電極Ｃ１，Ｃ２・・・Ｃｎとゲート電極Ｇ１，Ｇ２・・・Ｇｎとが交差する部分に画素１１が形成され，カソード電極から放出された電子がアノードに衝突して蛍光体を発光させることにより諧調を表示する。表示される映像の諧調は，入力されるデジタル映像信号の値に応じて変わる。デジタル映像信号の値に応じて表現される諧調を調節するために，一般にパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式または振幅変調（Ｐｕｌｓｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式を使用することができる。
【０００８】
データ駆動部２０は，カソード電極Ｃ１，Ｃ２・・・Ｃｎと連結され，データ信号を生成して画素部に伝達することにより，画素部がデータ信号に対応して発光するようにする。走査駆動部３０は，ゲート電極Ｇ１，Ｇ２・・・Ｇｎと連結され，走査信号を生成して画素部１０に伝達して画素部１０をラインスキャン方式によって水平ライン単位で一定の時間ずつ順次発光させることにより全体画面を表示する方式であって，回路コストおよび消費電力を減らしながら駆動することができる。
【０００９】
タイミング制御部４０は，データ駆動部２０と走査駆動部３０にそれぞれデータ駆動部制御信号と走査駆動部制御信号を伝達し，データ駆動部２０と走査駆動部３０の動作を制御する。
【００１０】
電源供給部５０は，画素部１０，データ駆動部２０，走査駆動部３０およびタイミング制御部４０に電源を供給して各部を動作させる。
【００１１】
このように構成された電子放出表示装置は，ラインスキャン方式を採用し，外部の衝撃やノイズなどにより回路に異常が発生してライン選択動作が停止する場合，特定のラインにＤＣに近い電流が流れることにより，パネルを損傷させるおそれがあるうえ，回路に激しい損傷または発熱を誘発するおそれがある。すなわち，一定のデューティ比で水平ラインを順次発光させる途中にスキャン動作が停止した場合には，一定のデューティ比を有するパルスが印加されず，殆どＤＣに近いパルスが印加されることにより，そのラインにのみ過度なエミッション電流（Ｅｍｉｓｓｉｏｎ Ｃｕｒｒｅｎｔ）が発生してパネルのカソードの寿命を急激に短縮させるうえ，場合によっては激しく損傷するという問題点が生ずる。
【００１２】
また，走査動作の停止した走査線に定格値以上の電流が流れることにより，駆動回路の発熱および損傷を発生させるという問題点が生ずる。
【００１３】
【特許文献１】大韓民国韓国特許公報２００５−００５２２２９号
【特許文献２】米国特許出願公開２００２／００７５２０６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで，本発明はこのような問題点に鑑みてなされたもので，その目的は，走査信号のパルスが所定の時間以上保たれると，走査駆動部または電源供給部の動作を制御して電子放出表示装置を保護することが可能な，新規かつ改良された電子放出表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために，本発明のある観点によれば，データ信号と走査信号の伝達を受けて画像を表示する画素部と，上記画素部にデータ信号を伝達するデータ駆動部と，上記画素部に走査信号を伝達する走査駆動部と，上記データ駆動部と上記走査駆動部の駆動信号を伝達するタイミング制御部と，上記走査駆動部からの走査信号の出力信号に応じて上記制御信号を出力する走査信号感知部と，上記各部に電源を供給し，上記制御信号によって電源供給を中断する電源供給部とを含む，電子放出表示装置を提供する。
【００１６】
上記走査信号感知部は，上記走査信号を感知し，上記走査信号がオン信号を所定の時間以上維持すると，上記電源供給部から駆動電源の出力を遮断することができる。
【００１７】
上記走査信号感知部は，上記走査信号に対応して上記制御信号を出力するＩＣ部を含み，上記制御信号に対応して上記電源供給部の動作を制御することができる。
【００１８】
上記電源供給部は，上記制御信号に対応して上記画素部に伝達する駆動電源，上記データ駆動部に伝達する駆動電源，上記走査駆動部に伝達する駆動電源，および上記タイミング制御部に伝達する駆動電源の少なくとも一つを遮断することができる。
【００１９】
上記制御信号のパルス幅は，上記走査信号のパルス幅に対応することができる。
【００２０】
上記画素部は，下部基板と上記下部基板上にストライプ状に配列されるカソード電極と上記下部基板と上記カソード電極上に形成され，上記カソード電極の一部を露出させる第１開口部を備える第１絶縁膜と上記第１絶縁膜上に上記カソード電極と交差して形成され，上記第１開口部に対応する第２開口部を備えるゲート電極と上記第１開口部と上記第２開口部に対応し，上記カソード電極上に形成される電子放出部と上記下部基板と所定の距離を維持し，上記電子放出部から放出された電子によって発光する蛍光膜および高電圧の印加されたアノード電極を含む上部基板と上記下部基板と上記上部基板間の距離を維持させるスペーサとを含むことができる。
【００２１】
上記課題を解決するために，本発明の別の観点によれば，走査信号による制御信号を生成する段階と，上記制御信号に基づいて電源供給部の動作を制御する段階とを含む，電子放出表示装置の駆動方法を提供する。
【００２２】
上記電源供給部は，複数の駆動電源を生成し，上記制御信号によって上記複数の駆動電源の少なくとも一つが遮断されることができる。
【発明の効果】
【００２３】
以上説明したように，本発明によれば，スキャン動作が停止する場合に簡単な論理回路を用いて走査駆動部の出力を制御したり，あるいは電源供給部の動作を制御することにより，パネルだけでなく駆動回路に対する保護ができる。
【発明を実施するための最良の形態】
【００２４】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
【００２５】
図２は本発明の実施形態に係る電子放出表示装置の構造を示す構造図である。図２を参照すると，電子放出表示装置は，画素部１００，データ駆動部２００，走査駆動部３００，タイミング制御部４００，走査信号感知部５００および電源供給部６００を含む。
【００２６】
画素部１００は，複数のカソード電極Ｃ１，Ｃ２・・・Ｃｎが列方向に配列され，複数のゲート電極Ｇ１，Ｇ２・・・Ｇｎが行方向に配列され，カソード電極Ｃ１，Ｃ２・・・Ｃｎとゲート電極Ｇ１，Ｇ２・・・Ｇｎとが交差する部分ごとに電子放出源が設けられて画素１０１を形成する。また，ゲート電極Ｇ１，Ｇ２・・・Ｇｎが列方向に配列され，カソード電極Ｃ１，Ｃ２・・・Ｃｎが行方向に配列されてもよい。以下では，カソード電極Ｃ１，Ｃ２・・・Ｃｎは列方向に配列され，ゲート電極Ｇ１，Ｇ２・・・Ｇｎは行方向に配列されていると仮定して説明する。
【００２７】
データ駆動部２００は，カソード電極Ｃ１，Ｃ２・・・Ｃｎと連結され，データ信号をカソード電極Ｃ１，Ｃ２・・・Ｃｎに伝達する。データ駆動部２００は，選択されたカソード電極Ｃ１，Ｃ２・・・Ｃｎとゲート電極Ｇ１，Ｇ２・・・Ｇｎとが交差する部分に形成された画素に対するＯＮ／ＯＦＦのための電極信号を発生させる。
【００２８】
走査駆動部３００は，ゲート電極Ｇ１，Ｇ２・・・Ｇｎと連結され，行方向に配列されている複数のゲート電極Ｇ１，Ｇ２・・・Ｇｎのいずれか一つを選択し，ゲート電極Ｇ１，Ｇ２・・・Ｇｎに連結されている画素に走査信号が伝達されるようにする。
【００２９】
タイミング制御部４００は，映像信号の入力を受けてデータ駆動部２００と走査駆動部３００を駆動するための制御信号を生成し，データ駆動部２００と走査駆動部３００に伝達する。さらに詳しく説明すると，タイミング制御部４００は，データ駆動部２００を駆動するための制御信号，および走査駆動部３００を駆動するための水平ラインを順次選択するための制御信号を発生させる。
【００３０】
走査信号感知部５００は，走査駆動部３００から出力される走査信号を感知し，走査信号のパルスが所定の時間以上保たれると，走査駆動部３００または電源供給部６００の動作を停止させて電子放出表示装置で画像を表示しないようにして電子放出表示装置を保護する。走査信号感知部５００は，論理ＩＣ回路を含み，走査信号と所定の信号とを演算して走査駆動部３００の動作または電源供給部６００の動作を制御する。
【００３１】
電源供給部６００は，各部分で必要とする電源を供給する部分であって，画素部１００にアノード電圧を伝達し，データ駆動部２００，走査駆動部３００，タイミング制御部４００および走査感知部５００に駆動電圧を供給する。
【００３２】
図３は図１に示した電子放出表示装置の画素部を示す斜視図，図４は図２に示した画素部の断面を示す断面図である。図３および図４を参照すると，電子放出表示装置は，下部基板１１０，上部基板１９０およびスペーサ１８０を含み，下部基板１１０上にはカソード電極１２０，絶縁層１３０，電子放出部１４０およびゲート電極１５０が形成され，上部基板１９０には前面基板，アノード電極および蛍光膜が形成される。
【００３３】
下部基板１１０上には，ストライプ状に少なくとも一つのカソード電極１２０が形成され，カソード電極１２０の上部には，カソード電極１２０の一部を露出させる複数の第１開口部１３１を有する絶縁層１３０が形成される。絶縁層１３０の上部にゲート電極１５０が形成される。ゲート電極１５０には一定のサイズの複数の第２開口部１５１が備えられる。第２開口部１５１は第１開口部１３１の上部に設けられる。カソード電極１２０の上部には第１開口部１３１と第２開口部１５１とが一致する領域に電子放出部１４０が位置する。
【００３４】
下部基板１１０は，ガラスまたはシリコン基板を使用し，電子放出部１４０は，ペーストを用いて背面露光によって形成する場合には，ガラス基板のような透明基板が好ましい。
【００３５】
カソード電極１２０は，データ駆動部（図示せず）または走査駆動部（図示せず）から印加されるそれぞれのデータ信号または走査信号を電子放出部１４０へ供給する。カソード電極１２０はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が使用される。
【００３６】
絶縁層１３０は，下部基板１１０とカソード電極１２０の上部に形成され，カソード電極１２０とゲート電極１５０とを電気的に絶縁させる。
【００３７】
ゲート電極１５０は，絶縁層１３０上に所定の形状に，例えばストライプ状にカソード電極１２０と交差する方向に配置され，データ駆動部２００または走査駆動部３００から印加されるそれぞれのデータ信号または走査信号を各画素に供給する。ゲート電極１５０は，伝導性が良好な金属，例えば金（Ａｕ），銀（Ａｇ），白金（Ｐｔ），アルミニウム（Ａｌ），クロム（Ｃｒ）およびこれらの合金の中から選択された少なくとも一つの導電性金属材料からなる。
【００３８】
電子放出部１４０は，絶縁層１３０の第１開口部１３１によって露出したカソード電極１２０上に電気的に接続されてそれぞれ位置し，電界が加えられると電子を放出する物質，例えばカーボン系物質またはナノメートルサイズ物質，カーボンナノチューブ，グラファイト，グラファイトナノファイバー，ダイヤモンドライクカーボン，Ｃ６０，シリコンナノワイヤまたはこれらの組み合わせ物質が好ましい。
【００３９】
上部基板１９０は，蛍光膜を備え，電子が蛍光膜に衝突すると光を発光するようにし，アノード電極を備え，電子放出部から放出された電子が上部基板に衝突することができるようにする。
【００４０】
スペーサ１８０は，下部基板１１０と上部基板１９０との間に一定の距離を保つようにする。
【００４１】
図５は本発明の実施形態に係る走査駆動部の入出力波形を示すタイミング図である。映像のフレーム周波数が６０Ｈｚの場合を例として説明する。図５を参照すると，Ｔは走査信号の周期（Ｐｅｒｉｏｄ）を示し，Ｔｐは１周期の間１本のラインが発光することが可能な最大時間を示し，Ｔｂはラインとライン間のブランク時間を示す。ここで，デューティ比はＴｐ／Ｔになる。
【００４２】
ラインスキャン駆動の際，１フレームごとに１回ずつラインをスキャンするためのＯＮ信号であるＳＤＩＮ信号が入力され，ＳＤＩＮ信号パルスの周期は約１６．７ｍｓになる。ＳＣＬＫ信号は，走査駆動部内のシフトレジスタのクロック信号であって，走査線をシフトする信号である。ＳＢＬＫは，ブランク（Ｂｌａｎｋ）信号であって，一般に走査駆動部の出力波形の立ち上り（Ｒｉｓｉｎｇ），立ち下り（Ｆａｌｌｉｎｇ）時の波形遅延による２本のラインが同時に選択されることを防止するために，ラインとラインとの間に一定の時間ブランキングが行われるように使用する。すなわち，ＳＢＬＫ信号がハイ信号であれば，全ての出力がオフ状態になる。ＳＤＯＵＴはＳＤＩＮ信号が入力され，シフトレジスタを通過して最後に出力される信号であり，直列データ出力信号であって，ＳＤＩＮ信号と同じ周期をもって出力される。
【００４３】
すなわち，ＳＤＩＮ信号がシフトレジスタに入力され，ＳＣＬＫによってシフトされてＳＤＯＵＴに出力されるので，ＳＤＯＵＴの周期はＳＤＩＮと同一であり，ＳＤＯＵＴのパルス幅はＳＣＬＫの周期と同一である。
【００４４】
前述したように，正常動作状態では１６．７ｍｓ毎にＳＤＯＵＴにパルスが出力されなければならない，もしスキャン動作が停止した場合には，ＳＤＯＵＴにはパルスが出力されず，ハイ信号またはロー信号が維持される。
【００４５】
電子放出表示装置の発光部分の明るさは放出される電子の量に比例し，放出される電子の量はデューティ比に比例する。すなわち，明るさとエミッション電流とデューティ比は比例する関係が成り立つ。言い換えれば，特定の走査線に引き続き走査信号の波形が印加されると，デューティ比が水平ラインの数だけ増加し，これにより過度なエミッション電流が発生することにより，該当ラインのみが非常に明るく発光する。これは電子放出部の寿命を短縮させるうえ，場合によっては回路と画素部に致命的な欠陥を誘発させるおそれがある。
【００４６】
図６は図２に示した走査信号感知部に使用される論理ＩＣの一例を示す構造図，図７は論理ＩＣの入出力波形のタイミング図を示す。図６および図７を参照すると，走査信号感知部５００は，走査駆動部３００の出力波形が周期的なパルス波形であるか否かを感知することが可能な回路であって，一定の時間内にパルス波形が発生しなければ，スキャン動作が停止したものと判断する回路である。走査信号感知部５００は，単安定マルチバイブレータ機能を用いて実現することができる。
【００４７】
論理ＩＣは，ＲＣｘ端子，Ｃｘ端子，Ｔ１端子，／ＣＬＲ端子，Ｑ端子および／Ｑ端子を備える。ＲＣｘ端子とＣｘ端子はパルス幅を決定する変数として使用される外部抵抗とキャパシタとを連結する端子であり，Ｔ１はパルスを出力するためのトリガー入力端子であり，／ＣＬＲは出力をリセットする端子である。Ｑ端子と／Ｑ端子はパルスを出力する出力端子である。
【００４８】
パルスを発生させる方法では，／ＣＬＲ端子を介してハイ信号が入力されているとき，Ｔ１端子にローレベルからハイレベルに変わる信号が入力されると，ＲＣｘ端子とＣｘ端子に連結された抵抗とキャパシタの値に応じて出力端子Ｑ，／Ｑを介してパルスを出力する。Ｔ１端子を介してパルスが入力されると，ローからハイに変わる時点に出力端子を介してパルスが発生する。パルスの幅Ｔｐは論理ＩＣの外部に連結されたＲｔ，Ｃｔによって決定される。一般に，単安定マルチバイブレータ論理ＩＣは，Ｔｐ≒ｋ×Ｒｔ×Ｃｔ特性を有し，ｋは定数係数であって，ＩＣによって異なり，普通０＜ｋ＜１の値に定められる。
例えば，Ｐｈｌｉｐｓ社の７４ＨＣ／ＨＣＴ４５３８の場合にはＴｐ≒０．７×Ｒｔ×Ｃｔ（Ｔｐ：ｎｓ，Ｒｔ：ｋΩ，Ｃｔ：ｐＦ）の特性を有し，Ｆａｉｒｃｈｉｌｄ社のＤＭ７４ＬＳ１２３の場合にはＴｐ≒０．３７×Ｒｔ×Ｃｔ（Ｔｐ：ｎｓ，Ｒｔ：ｋΩ，Ｃｔ：ｐＦ）の特性を示す。
【００４９】
出力端子Ｑを介して一番目のパルスが発生した後，パルスが維持される時点にＴ１端子を介して別のパルスが入力されると，パルスの入力時点からＴｐだけパルスが保たれる。そして，／ＣＬＲ端子を介してリセット信号が入力されると，論理ＩＣは入力に関係なく出力をリセットさせる。
【００５０】
図８ａおよび図８ｂは，本発明の実施形態に係る走査感知部の基本入出力波形特性を示す説明図である。図８ａおよび図８ｂを参照すると，トリガー信号が入力されると，出力端子は約ｋ×Ｒｔ×Ｃｔの一定の幅を有するパルスを出力する。
【００５１】
図８ａはＴ１端子に入力されるトリガーの間隔（Ｔｒｉｇｇｅｒ Ｉｎｔｅｒｖａｌ）が出力パルス幅（Ｐｕｌｓｅ Ｗｉｄｔｈ）より大きい場合のときを示す。すなわち，パルスを発生させ，基準レベルで待った後，次のトリガーが入力されると，さらにパルスを発生させる。図８ｂはＴ１端子に入力されるトリガーの間隔が出力パルス幅より小さい場合のときを示す。トリガーが入力されると，出力レベルが変わり，一定の時間だけパルス幅を維持するが，パルス幅に該当する時間間隔以前に再びトリガーが入力されると，そのときからさらに一定の時間そのレベルを維持する。したがって，パルス幅より小さい時間間隔でトリガーが引き続き入力されると，出力はパルスを発生させるためのレベルを保持する。
【００５２】
（第１の実施形態）
図９は本発明の第１の実施形態に係る走査信号感知部の連結関係を示す説明図，図１０は図９の走査感知部の動作を示すタイミング図である。図９および図１０を参照すると，走査感知部である論理ＩＣ５００のＴ１端子が走査駆動部３００のＳＤＯＵＴ端子に連結され，／Ｑ端子がＯＲゲート５１０の一入力端子に連結される。タイミング制御部４００のブランク信号出力端子ＢＬＫがＯＲゲートの他の入力端子に連結される。ＯＲゲート５１０は，演算によって生成された信号を走査駆動部３００のブランク信号端子ＳＢＬＫに出力させる。
【００５３】
したがって，スキャン動作が正常の場合には，論理ＩＣ５００の出力／Ｑがローレベルなので，タイミング制御部４００のＢＬＫ信号が走査駆動部のＳＢＬＫに伝達されて制御する。ところが，スキャン動作が停止すると，出力／Ｑはハイレベルになり，ＯＲゲート５１０によってタイミング制御部４００のＢＬＫ信号に関係なく，ＳＢＬＫはハイレベルが入力されるので，走査駆動部の全ての出力がオフ状態になる。
【００５４】
（第２の実施形態）
前述した第２の実施形態において，回路構成方式は，画素部の構造や走査駆動部の入出力信号特性などによって適切に調整可能である。例えば，走査駆動部のＳＢＬＫ信号特性が上記例示と反対の場合には，反転された出力が必要なので，ＯＲゲートの代わりにＮＯＲゲートを使用すればよい。
【００５５】
図１１は本発明の実施形態に係る走査信号感知部の連結関係を示す説明図である。図１１を参照すると，論理ＩＣ５００のＴ１端子は走査駆動部３００のＳＤＯＵＴ端子に連結され，Ｑ端子は電源供給部６００のＥＮＡＢＬＥ端子に連結される。論理ＩＣ５００のＴ１端子は，走査駆動部３００のＳＤＯＵＴ端子に連結され，タイミング制御部４００のブランク信号端子ＢＬＫは，走査駆動部３００のブランク信号端子ＳＢＬＫに連結される。
【００５６】
スキャン動作が正常の場合には，論理ＩＣ５００のＱ端子の出力がハイ状態なので，電源供給部６００の動作を正常的な状態に制御する。スキャン動作停止の場合には，Ｑ端子の出力がロー状態となるので，電源供給部６００の主要出力を遮断することにより，走査駆動部３００の発熱または画素部１００の異常発光を防ぐことができる。
【００５７】
ＥＮＡＢＬＥ信号に応じて電源供給部６００を制御する場合，主要制御電源は，スキャン電源Ｖ（ｓｃａｎ）のみを制御する方法，あるいはスキャン電源Ｖ（ｓｃａｎ）を含んだアノードＶ（ａｎｏｄｅ）電源，データ電源Ｖ（ｄａｔａ）を同時に制御する方法などの場合がある。
【００５８】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００５９】
本発明は，電子放出表示装置および電子放出表示装置の駆動方法に適用可能であり，特にスキャン信号が停止した場合にパネルが損傷することを防止する電子放出表示装置および電子放出表示装置の駆動方法に適用可能である。
【図面の簡単な説明】
【００６０】
【図１】従来の技術に係る電子放出表示装置を示すブロック図である。
【図２】本発明のある実施形態に係る電子放出表示装置の構造を示すブロック図である。
【図３】図１に採用された電子放出表示装置の画素部を示す斜視図である。
【図４】図２に示した画素部の断面を示す断面図である。
【図５】本発明のある実施形態に係る走査駆動部の入出力波形を示すタイミング図である。
【図６】図２に示した走査信号感知部に使用される論理ＩＣの一例を示す構造図である。
【図７】論理ＩＣの入出力波形を示すタイミング図である。
【図８ａ】本発明のある実施形態に係る走査感知部の基本入出力波形特性を示すタイミング図である。
【図８ｂ】本発明のある実施形態に係る走査感知部の基本入出力波形特性を示すタイミング図である。
【図９】本発明の第１実施形態に係る走査信号感知部の連結関係を示す説明図である。
【図１０】図９の走査感知部の動作を示すタイミング図である。
【図１１】本発明の第２実施形態に係る走査信号感知部の連結関係を示す説明図である。
【符号の説明】
【００６１】
１００ 画素部
１０１ 画素
１１０ 下部基板
１３０ 絶縁層
１３１ 第１開口部
１４０ 電子放出部
１５０ ゲート電極
１５１ 第２開口部
１８０ スペーサ
１９０ 上部基板
２００ データ駆動部
３００ 走査駆動部
４００ タイミング制御部
５００ 走査信号感知部
５１０ ＯＲゲート
６００ 電源供給部
【技術分野】
【０００１】
本発明は，電子放出表示装置および電子放出表示装置の駆動方法に係り，特にスキャン信号が停止した場合にパネルが損傷することを防止する電子放出表示装置および電子放出表示装置の駆動方法に関する。
【背景技術】
【０００２】
パーソナルコンピュータ，携帯電話機，ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）といった携帯情報端末機などの表示装置または各種情報機器のモニターとして薄型軽量の平板表示装置が用いられている。このような平板表示装置としては，液晶パネルを用いたＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ），有機発光素子を用いた有機発光表示装置，プラズマパネルを用いたＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などが知られている。
【０００３】
平板表示装置は，構造によってはアクティブマトリックス（Ａｃｔｉｖｅ Ｍａｔｒｉｘ）とパッシブマトリックス（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ）に区分され，発光原理によってはメモリ駆動方式と非メモリ駆動方式に区分される。一般に，アクティブマトリックス方式はメモリ駆動方式と意味が類似であり，パッシブマトリックス方式は非メモリ駆動方式と意味が類似であると言える。アクティブマトリックス方式とメモリ駆動方式はフレーム単位の周期で発光する方式であり，パッシブマトリックス方式と非メモリ駆動方式はライン（Ｌｉｎｅ）単位の周期で発光する方式である。
【０００４】
以下，現在商用化されている重大型平板ディスプレイについて考察する。
【０００５】
ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）はアクティブマトリックス方式であり，新規表示素子として開発されているＯＬＥＤもアクティブ方式である。これに対し，新規のディスプレイ素子としての電子放出表示装置（Ｅｌｅｃｔｒｏｎ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）は，パッシブマトリックス方式でありながら，他の平板素子とは異なり非メモリ駆動方式であって，水平ラインを順次選択し，選択された水平ラインが選ばれたときにのみ発光するラインスキャン方式を適用する。すなわち，一定のデューティ比（Ｄｕｔｙ ｒａｔｉｏ）をもって駆動する方式である。
【０００６】
図１は従来の技術に係る電子放出表示装置を示す構造図である。図１を参照すると，電子放出表示装置は，画素部１０，データ駆動部２０，走査駆動部３０，タイミング制御部４０および電源供給部５０を含む。
【０００７】
画素部１０は，カソード電極Ｃ１，Ｃ２・・・Ｃｎとゲート電極Ｇ１，Ｇ２・・・Ｇｎとが交差する部分に画素１１が形成され，カソード電極から放出された電子がアノードに衝突して蛍光体を発光させることにより諧調を表示する。表示される映像の諧調は，入力されるデジタル映像信号の値に応じて変わる。デジタル映像信号の値に応じて表現される諧調を調節するために，一般にパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式または振幅変調（Ｐｕｌｓｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式を使用することができる。
【０００８】
データ駆動部２０は，カソード電極Ｃ１，Ｃ２・・・Ｃｎと連結され，データ信号を生成して画素部に伝達することにより，画素部がデータ信号に対応して発光するようにする。走査駆動部３０は，ゲート電極Ｇ１，Ｇ２・・・Ｇｎと連結され，走査信号を生成して画素部１０に伝達して画素部１０をラインスキャン方式によって水平ライン単位で一定の時間ずつ順次発光させることにより全体画面を表示する方式であって，回路コストおよび消費電力を減らしながら駆動することができる。
【０００９】
タイミング制御部４０は，データ駆動部２０と走査駆動部３０にそれぞれデータ駆動部制御信号と走査駆動部制御信号を伝達し，データ駆動部２０と走査駆動部３０の動作を制御する。
【００１０】
電源供給部５０は，画素部１０，データ駆動部２０，走査駆動部３０およびタイミング制御部４０に電源を供給して各部を動作させる。
【００１１】
このように構成された電子放出表示装置は，ラインスキャン方式を採用し，外部の衝撃やノイズなどにより回路に異常が発生してライン選択動作が停止する場合，特定のラインにＤＣに近い電流が流れることにより，パネルを損傷させるおそれがあるうえ，回路に激しい損傷または発熱を誘発するおそれがある。すなわち，一定のデューティ比で水平ラインを順次発光させる途中にスキャン動作が停止した場合には，一定のデューティ比を有するパルスが印加されず，殆どＤＣに近いパルスが印加されることにより，そのラインにのみ過度なエミッション電流（Ｅｍｉｓｓｉｏｎ Ｃｕｒｒｅｎｔ）が発生してパネルのカソードの寿命を急激に短縮させるうえ，場合によっては激しく損傷するという問題点が生ずる。
【００１２】
また，走査動作の停止した走査線に定格値以上の電流が流れることにより，駆動回路の発熱および損傷を発生させるという問題点が生ずる。
【００１３】
【特許文献１】大韓民国韓国特許公報２００５−００５２２２９号
【特許文献２】米国特許出願公開２００２／００７５２０６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで，本発明はこのような問題点に鑑みてなされたもので，その目的は，走査信号のパルスが所定の時間以上保たれると，走査駆動部または電源供給部の動作を制御して電子放出表示装置を保護することが可能な，新規かつ改良された電子放出表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために，本発明のある観点によれば，データ信号と走査信号の伝達を受けて画像を表示する画素部と，上記画素部にデータ信号を伝達するデータ駆動部と，上記画素部に走査信号を伝達する走査駆動部と，上記データ駆動部と上記走査駆動部の駆動信号を伝達するタイミング制御部と，上記走査駆動部からの走査信号の出力信号に応じて上記制御信号を出力する走査信号感知部と，上記各部に電源を供給し，上記制御信号によって電源供給を中断する電源供給部とを含む，電子放出表示装置を提供する。
【００１６】
上記走査信号感知部は，上記走査信号を感知し，上記走査信号がオン信号を所定の時間以上維持すると，上記電源供給部から駆動電源の出力を遮断することができる。
【００１７】
上記走査信号感知部は，上記走査信号に対応して上記制御信号を出力するＩＣ部を含み，上記制御信号に対応して上記電源供給部の動作を制御することができる。
【００１８】
上記電源供給部は，上記制御信号に対応して上記画素部に伝達する駆動電源，上記データ駆動部に伝達する駆動電源，上記走査駆動部に伝達する駆動電源，および上記タイミング制御部に伝達する駆動電源の少なくとも一つを遮断することができる。
【００１９】
上記制御信号のパルス幅は，上記走査信号のパルス幅に対応することができる。
【００２０】
上記画素部は，下部基板と上記下部基板上にストライプ状に配列されるカソード電極と上記下部基板と上記カソード電極上に形成され，上記カソード電極の一部を露出させる第１開口部を備える第１絶縁膜と上記第１絶縁膜上に上記カソード電極と交差して形成され，上記第１開口部に対応する第２開口部を備えるゲート電極と上記第１開口部と上記第２開口部に対応し，上記カソード電極上に形成される電子放出部と上記下部基板と所定の距離を維持し，上記電子放出部から放出された電子によって発光する蛍光膜および高電圧の印加されたアノード電極を含む上部基板と上記下部基板と上記上部基板間の距離を維持させるスペーサとを含むことができる。
【００２１】
上記課題を解決するために，本発明の別の観点によれば，走査信号による制御信号を生成する段階と，上記制御信号に基づいて電源供給部の動作を制御する段階とを含む，電子放出表示装置の駆動方法を提供する。
【００２２】
上記電源供給部は，複数の駆動電源を生成し，上記制御信号によって上記複数の駆動電源の少なくとも一つが遮断されることができる。
【発明の効果】
【００２３】
以上説明したように，本発明によれば，スキャン動作が停止する場合に簡単な論理回路を用いて走査駆動部の出力を制御したり，あるいは電源供給部の動作を制御することにより，パネルだけでなく駆動回路に対する保護ができる。
【発明を実施するための最良の形態】
【００２４】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
【００２５】
図２は本発明の実施形態に係る電子放出表示装置の構造を示す構造図である。図２を参照すると，電子放出表示装置は，画素部１００，データ駆動部２００，走査駆動部３００，タイミング制御部４００，走査信号感知部５００および電源供給部６００を含む。
【００２６】
画素部１００は，複数のカソード電極Ｃ１，Ｃ２・・・Ｃｎが列方向に配列され，複数のゲート電極Ｇ１，Ｇ２・・・Ｇｎが行方向に配列され，カソード電極Ｃ１，Ｃ２・・・Ｃｎとゲート電極Ｇ１，Ｇ２・・・Ｇｎとが交差する部分ごとに電子放出源が設けられて画素１０１を形成する。また，ゲート電極Ｇ１，Ｇ２・・・Ｇｎが列方向に配列され，カソード電極Ｃ１，Ｃ２・・・Ｃｎが行方向に配列されてもよい。以下では，カソード電極Ｃ１，Ｃ２・・・Ｃｎは列方向に配列され，ゲート電極Ｇ１，Ｇ２・・・Ｇｎは行方向に配列されていると仮定して説明する。
【００２７】
データ駆動部２００は，カソード電極Ｃ１，Ｃ２・・・Ｃｎと連結され，データ信号をカソード電極Ｃ１，Ｃ２・・・Ｃｎに伝達する。データ駆動部２００は，選択されたカソード電極Ｃ１，Ｃ２・・・Ｃｎとゲート電極Ｇ１，Ｇ２・・・Ｇｎとが交差する部分に形成された画素に対するＯＮ／ＯＦＦのための電極信号を発生させる。
【００２８】
走査駆動部３００は，ゲート電極Ｇ１，Ｇ２・・・Ｇｎと連結され，行方向に配列されている複数のゲート電極Ｇ１，Ｇ２・・・Ｇｎのいずれか一つを選択し，ゲート電極Ｇ１，Ｇ２・・・Ｇｎに連結されている画素に走査信号が伝達されるようにする。
【００２９】
タイミング制御部４００は，映像信号の入力を受けてデータ駆動部２００と走査駆動部３００を駆動するための制御信号を生成し，データ駆動部２００と走査駆動部３００に伝達する。さらに詳しく説明すると，タイミング制御部４００は，データ駆動部２００を駆動するための制御信号，および走査駆動部３００を駆動するための水平ラインを順次選択するための制御信号を発生させる。
【００３０】
走査信号感知部５００は，走査駆動部３００から出力される走査信号を感知し，走査信号のパルスが所定の時間以上保たれると，走査駆動部３００または電源供給部６００の動作を停止させて電子放出表示装置で画像を表示しないようにして電子放出表示装置を保護する。走査信号感知部５００は，論理ＩＣ回路を含み，走査信号と所定の信号とを演算して走査駆動部３００の動作または電源供給部６００の動作を制御する。
【００３１】
電源供給部６００は，各部分で必要とする電源を供給する部分であって，画素部１００にアノード電圧を伝達し，データ駆動部２００，走査駆動部３００，タイミング制御部４００および走査感知部５００に駆動電圧を供給する。
【００３２】
図３は図１に示した電子放出表示装置の画素部を示す斜視図，図４は図２に示した画素部の断面を示す断面図である。図３および図４を参照すると，電子放出表示装置は，下部基板１１０，上部基板１９０およびスペーサ１８０を含み，下部基板１１０上にはカソード電極１２０，絶縁層１３０，電子放出部１４０およびゲート電極１５０が形成され，上部基板１９０には前面基板，アノード電極および蛍光膜が形成される。
【００３３】
下部基板１１０上には，ストライプ状に少なくとも一つのカソード電極１２０が形成され，カソード電極１２０の上部には，カソード電極１２０の一部を露出させる複数の第１開口部１３１を有する絶縁層１３０が形成される。絶縁層１３０の上部にゲート電極１５０が形成される。ゲート電極１５０には一定のサイズの複数の第２開口部１５１が備えられる。第２開口部１５１は第１開口部１３１の上部に設けられる。カソード電極１２０の上部には第１開口部１３１と第２開口部１５１とが一致する領域に電子放出部１４０が位置する。
【００３４】
下部基板１１０は，ガラスまたはシリコン基板を使用し，電子放出部１４０は，ペーストを用いて背面露光によって形成する場合には，ガラス基板のような透明基板が好ましい。
【００３５】
カソード電極１２０は，データ駆動部（図示せず）または走査駆動部（図示せず）から印加されるそれぞれのデータ信号または走査信号を電子放出部１４０へ供給する。カソード電極１２０はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が使用される。
【００３６】
絶縁層１３０は，下部基板１１０とカソード電極１２０の上部に形成され，カソード電極１２０とゲート電極１５０とを電気的に絶縁させる。
【００３７】
ゲート電極１５０は，絶縁層１３０上に所定の形状に，例えばストライプ状にカソード電極１２０と交差する方向に配置され，データ駆動部２００または走査駆動部３００から印加されるそれぞれのデータ信号または走査信号を各画素に供給する。ゲート電極１５０は，伝導性が良好な金属，例えば金（Ａｕ），銀（Ａｇ），白金（Ｐｔ），アルミニウム（Ａｌ），クロム（Ｃｒ）およびこれらの合金の中から選択された少なくとも一つの導電性金属材料からなる。
【００３８】
電子放出部１４０は，絶縁層１３０の第１開口部１３１によって露出したカソード電極１２０上に電気的に接続されてそれぞれ位置し，電界が加えられると電子を放出する物質，例えばカーボン系物質またはナノメートルサイズ物質，カーボンナノチューブ，グラファイト，グラファイトナノファイバー，ダイヤモンドライクカーボン，Ｃ６０，シリコンナノワイヤまたはこれらの組み合わせ物質が好ましい。
【００３９】
上部基板１９０は，蛍光膜を備え，電子が蛍光膜に衝突すると光を発光するようにし，アノード電極を備え，電子放出部から放出された電子が上部基板に衝突することができるようにする。
【００４０】
スペーサ１８０は，下部基板１１０と上部基板１９０との間に一定の距離を保つようにする。
【００４１】
図５は本発明の実施形態に係る走査駆動部の入出力波形を示すタイミング図である。映像のフレーム周波数が６０Ｈｚの場合を例として説明する。図５を参照すると，Ｔは走査信号の周期（Ｐｅｒｉｏｄ）を示し，Ｔｐは１周期の間１本のラインが発光することが可能な最大時間を示し，Ｔｂはラインとライン間のブランク時間を示す。ここで，デューティ比はＴｐ／Ｔになる。
【００４２】
ラインスキャン駆動の際，１フレームごとに１回ずつラインをスキャンするためのＯＮ信号であるＳＤＩＮ信号が入力され，ＳＤＩＮ信号パルスの周期は約１６．７ｍｓになる。ＳＣＬＫ信号は，走査駆動部内のシフトレジスタのクロック信号であって，走査線をシフトする信号である。ＳＢＬＫは，ブランク（Ｂｌａｎｋ）信号であって，一般に走査駆動部の出力波形の立ち上り（Ｒｉｓｉｎｇ），立ち下り（Ｆａｌｌｉｎｇ）時の波形遅延による２本のラインが同時に選択されることを防止するために，ラインとラインとの間に一定の時間ブランキングが行われるように使用する。すなわち，ＳＢＬＫ信号がハイ信号であれば，全ての出力がオフ状態になる。ＳＤＯＵＴはＳＤＩＮ信号が入力され，シフトレジスタを通過して最後に出力される信号であり，直列データ出力信号であって，ＳＤＩＮ信号と同じ周期をもって出力される。
【００４３】
すなわち，ＳＤＩＮ信号がシフトレジスタに入力され，ＳＣＬＫによってシフトされてＳＤＯＵＴに出力されるので，ＳＤＯＵＴの周期はＳＤＩＮと同一であり，ＳＤＯＵＴのパルス幅はＳＣＬＫの周期と同一である。
【００４４】
前述したように，正常動作状態では１６．７ｍｓ毎にＳＤＯＵＴにパルスが出力されなければならない，もしスキャン動作が停止した場合には，ＳＤＯＵＴにはパルスが出力されず，ハイ信号またはロー信号が維持される。
【００４５】
電子放出表示装置の発光部分の明るさは放出される電子の量に比例し，放出される電子の量はデューティ比に比例する。すなわち，明るさとエミッション電流とデューティ比は比例する関係が成り立つ。言い換えれば，特定の走査線に引き続き走査信号の波形が印加されると，デューティ比が水平ラインの数だけ増加し，これにより過度なエミッション電流が発生することにより，該当ラインのみが非常に明るく発光する。これは電子放出部の寿命を短縮させるうえ，場合によっては回路と画素部に致命的な欠陥を誘発させるおそれがある。
【００４６】
図６は図２に示した走査信号感知部に使用される論理ＩＣの一例を示す構造図，図７は論理ＩＣの入出力波形のタイミング図を示す。図６および図７を参照すると，走査信号感知部５００は，走査駆動部３００の出力波形が周期的なパルス波形であるか否かを感知することが可能な回路であって，一定の時間内にパルス波形が発生しなければ，スキャン動作が停止したものと判断する回路である。走査信号感知部５００は，単安定マルチバイブレータ機能を用いて実現することができる。
【００４７】
論理ＩＣは，ＲＣｘ端子，Ｃｘ端子，Ｔ１端子，／ＣＬＲ端子，Ｑ端子および／Ｑ端子を備える。ＲＣｘ端子とＣｘ端子はパルス幅を決定する変数として使用される外部抵抗とキャパシタとを連結する端子であり，Ｔ１はパルスを出力するためのトリガー入力端子であり，／ＣＬＲは出力をリセットする端子である。Ｑ端子と／Ｑ端子はパルスを出力する出力端子である。
【００４８】
パルスを発生させる方法では，／ＣＬＲ端子を介してハイ信号が入力されているとき，Ｔ１端子にローレベルからハイレベルに変わる信号が入力されると，ＲＣｘ端子とＣｘ端子に連結された抵抗とキャパシタの値に応じて出力端子Ｑ，／Ｑを介してパルスを出力する。Ｔ１端子を介してパルスが入力されると，ローからハイに変わる時点に出力端子を介してパルスが発生する。パルスの幅Ｔｐは論理ＩＣの外部に連結されたＲｔ，Ｃｔによって決定される。一般に，単安定マルチバイブレータ論理ＩＣは，Ｔｐ≒ｋ×Ｒｔ×Ｃｔ特性を有し，ｋは定数係数であって，ＩＣによって異なり，普通０＜ｋ＜１の値に定められる。
例えば，Ｐｈｌｉｐｓ社の７４ＨＣ／ＨＣＴ４５３８の場合にはＴｐ≒０．７×Ｒｔ×Ｃｔ（Ｔｐ：ｎｓ，Ｒｔ：ｋΩ，Ｃｔ：ｐＦ）の特性を有し，Ｆａｉｒｃｈｉｌｄ社のＤＭ７４ＬＳ１２３の場合にはＴｐ≒０．３７×Ｒｔ×Ｃｔ（Ｔｐ：ｎｓ，Ｒｔ：ｋΩ，Ｃｔ：ｐＦ）の特性を示す。
【００４９】
出力端子Ｑを介して一番目のパルスが発生した後，パルスが維持される時点にＴ１端子を介して別のパルスが入力されると，パルスの入力時点からＴｐだけパルスが保たれる。そして，／ＣＬＲ端子を介してリセット信号が入力されると，論理ＩＣは入力に関係なく出力をリセットさせる。
【００５０】
図８ａおよび図８ｂは，本発明の実施形態に係る走査感知部の基本入出力波形特性を示す説明図である。図８ａおよび図８ｂを参照すると，トリガー信号が入力されると，出力端子は約ｋ×Ｒｔ×Ｃｔの一定の幅を有するパルスを出力する。
【００５１】
図８ａはＴ１端子に入力されるトリガーの間隔（Ｔｒｉｇｇｅｒ Ｉｎｔｅｒｖａｌ）が出力パルス幅（Ｐｕｌｓｅ Ｗｉｄｔｈ）より大きい場合のときを示す。すなわち，パルスを発生させ，基準レベルで待った後，次のトリガーが入力されると，さらにパルスを発生させる。図８ｂはＴ１端子に入力されるトリガーの間隔が出力パルス幅より小さい場合のときを示す。トリガーが入力されると，出力レベルが変わり，一定の時間だけパルス幅を維持するが，パルス幅に該当する時間間隔以前に再びトリガーが入力されると，そのときからさらに一定の時間そのレベルを維持する。したがって，パルス幅より小さい時間間隔でトリガーが引き続き入力されると，出力はパルスを発生させるためのレベルを保持する。
【００５２】
（第１の実施形態）
図９は本発明の第１の実施形態に係る走査信号感知部の連結関係を示す説明図，図１０は図９の走査感知部の動作を示すタイミング図である。図９および図１０を参照すると，走査感知部である論理ＩＣ５００のＴ１端子が走査駆動部３００のＳＤＯＵＴ端子に連結され，／Ｑ端子がＯＲゲート５１０の一入力端子に連結される。タイミング制御部４００のブランク信号出力端子ＢＬＫがＯＲゲートの他の入力端子に連結される。ＯＲゲート５１０は，演算によって生成された信号を走査駆動部３００のブランク信号端子ＳＢＬＫに出力させる。
【００５３】
したがって，スキャン動作が正常の場合には，論理ＩＣ５００の出力／Ｑがローレベルなので，タイミング制御部４００のＢＬＫ信号が走査駆動部のＳＢＬＫに伝達されて制御する。ところが，スキャン動作が停止すると，出力／Ｑはハイレベルになり，ＯＲゲート５１０によってタイミング制御部４００のＢＬＫ信号に関係なく，ＳＢＬＫはハイレベルが入力されるので，走査駆動部の全ての出力がオフ状態になる。
【００５４】
（第２の実施形態）
前述した第２の実施形態において，回路構成方式は，画素部の構造や走査駆動部の入出力信号特性などによって適切に調整可能である。例えば，走査駆動部のＳＢＬＫ信号特性が上記例示と反対の場合には，反転された出力が必要なので，ＯＲゲートの代わりにＮＯＲゲートを使用すればよい。
【００５５】
図１１は本発明の実施形態に係る走査信号感知部の連結関係を示す説明図である。図１１を参照すると，論理ＩＣ５００のＴ１端子は走査駆動部３００のＳＤＯＵＴ端子に連結され，Ｑ端子は電源供給部６００のＥＮＡＢＬＥ端子に連結される。論理ＩＣ５００のＴ１端子は，走査駆動部３００のＳＤＯＵＴ端子に連結され，タイミング制御部４００のブランク信号端子ＢＬＫは，走査駆動部３００のブランク信号端子ＳＢＬＫに連結される。
【００５６】
スキャン動作が正常の場合には，論理ＩＣ５００のＱ端子の出力がハイ状態なので，電源供給部６００の動作を正常的な状態に制御する。スキャン動作停止の場合には，Ｑ端子の出力がロー状態となるので，電源供給部６００の主要出力を遮断することにより，走査駆動部３００の発熱または画素部１００の異常発光を防ぐことができる。
【００５７】
ＥＮＡＢＬＥ信号に応じて電源供給部６００を制御する場合，主要制御電源は，スキャン電源Ｖ（ｓｃａｎ）のみを制御する方法，あるいはスキャン電源Ｖ（ｓｃａｎ）を含んだアノードＶ（ａｎｏｄｅ）電源，データ電源Ｖ（ｄａｔａ）を同時に制御する方法などの場合がある。
【００５８】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００５９】
本発明は，電子放出表示装置および電子放出表示装置の駆動方法に適用可能であり，特にスキャン信号が停止した場合にパネルが損傷することを防止する電子放出表示装置および電子放出表示装置の駆動方法に適用可能である。
【図面の簡単な説明】
【００６０】
【図１】従来の技術に係る電子放出表示装置を示すブロック図である。
【図２】本発明のある実施形態に係る電子放出表示装置の構造を示すブロック図である。
【図３】図１に採用された電子放出表示装置の画素部を示す斜視図である。
【図４】図２に示した画素部の断面を示す断面図である。
【図５】本発明のある実施形態に係る走査駆動部の入出力波形を示すタイミング図である。
【図６】図２に示した走査信号感知部に使用される論理ＩＣの一例を示す構造図である。
【図７】論理ＩＣの入出力波形を示すタイミング図である。
【図８ａ】本発明のある実施形態に係る走査感知部の基本入出力波形特性を示すタイミング図である。
【図８ｂ】本発明のある実施形態に係る走査感知部の基本入出力波形特性を示すタイミング図である。
【図９】本発明の第１実施形態に係る走査信号感知部の連結関係を示す説明図である。
【図１０】図９の走査感知部の動作を示すタイミング図である。
【図１１】本発明の第２実施形態に係る走査信号感知部の連結関係を示す説明図である。
【符号の説明】
【００６１】
１００ 画素部
１０１ 画素
１１０ 下部基板
１３０ 絶縁層
１３１ 第１開口部
１４０ 電子放出部
１５０ ゲート電極
１５１ 第２開口部
１８０ スペーサ
１９０ 上部基板
２００ データ駆動部
３００ 走査駆動部
４００ タイミング制御部
５００ 走査信号感知部
５１０ ＯＲゲート
６００ 電源供給部
【特許請求の範囲】
【請求項１】
データ信号と走査信号の伝達を受けて画像を表示する画素部と；
前記画素部にデータ信号を伝達するデータ駆動部と；
前記画素部に走査信号を伝達する走査駆動部と；
前記データ駆動部と前記走査駆動部の駆動信号を伝達するタイミング制御部と；
前記走査駆動部からの走査信号の出力信号に応じて制御信号を出力する走査信号感知部と；
前記画素部，前記データ駆動部，前記走査駆動部，前記タイミング制御部，前記走査信号感知部に電源を供給し，前記制御信号によって電源供給を中断する電源供給部と；
を含むことを特徴とする，電子放出表示装置。
【請求項２】
前記走査信号感知部は，前記走査信号を感知し，前記走査信号がオン信号を所定の時間以上維持すると，前記電源供給部から駆動電源の出力を遮断すること；
を特徴とする，請求項１に記載の電子放出表示装置。
【請求項３】
前記走査信号感知部は，前記走査信号に対応して前記制御信号を出力するＩＣ部を含み，前記制御信号に対応して前記電源供給部の動作を制御すること；
を特徴とする，請求項１または２に記載の電子放出表示装置。
【請求項４】
前記電源供給部は，前記制御信号に対応して前記画素部に伝達する駆動電源，前記データ駆動部に伝達する駆動電源，前記走査駆動部に伝達する駆動電源，および前記タイミング制御部に伝達する駆動電源の少なくとも一つを遮断すること；
を特徴とする，請求項１〜３のいずれかに記載の電子放出表示装置。
【請求項５】
前記制御信号のパルス幅は，前記走査信号のパルス幅より大きいこと；
を特徴とする，請求項１〜４のいずれかに記載の電子放出表示装置。
【請求項６】
前記画素部は，
下部基板と；
前記下部基板上にストライプ状に配列されるカソード電極と；
前記下部基板と前記カソード電極上に形成され，前記カソード電極の一部を露出させる第１開口部を備える第１絶縁膜と；
前記第１絶縁膜上に前記カソード電極と交差して形成され，前記第１開口部に対応する第２開口部を備えるゲート電極と；
前記第１開口部と前記第２開口部に対応し，前記カソード電極上に形成される電子放出部と；
前記下部基板と所定の距離を維持し，前記電子放出部から放出された電子によって発光する蛍光膜および高電圧の印加されたアノード電極を含む上部基板と；
前記下部基板と前記上部基板間の距離を維持させるスペーサと；
を含むことを特徴とする，請求項１〜５のいずれかに記載の電子放出表示装置。
【請求項７】
走査信号による制御信号を生成する段階と；
前記制御信号に基づいて電源供給部の動作を制御する段階と；
を含むことを特徴とする，電子放出表示装置の駆動方法。
【請求項８】
前記電源供給部は，複数の駆動電源を生成し，前記制御信号によって前記複数の駆動電源の少なくとも一つが遮断されること；
を特徴とする，請求項７に記載の電子放出表示装置の駆動方法。
【請求項１】
データ信号と走査信号の伝達を受けて画像を表示する画素部と；
前記画素部にデータ信号を伝達するデータ駆動部と；
前記画素部に走査信号を伝達する走査駆動部と；
前記データ駆動部と前記走査駆動部の駆動信号を伝達するタイミング制御部と；
前記走査駆動部からの走査信号の出力信号に応じて制御信号を出力する走査信号感知部と；
前記画素部，前記データ駆動部，前記走査駆動部，前記タイミング制御部，前記走査信号感知部に電源を供給し，前記制御信号によって電源供給を中断する電源供給部と；
を含むことを特徴とする，電子放出表示装置。
【請求項２】
前記走査信号感知部は，前記走査信号を感知し，前記走査信号がオン信号を所定の時間以上維持すると，前記電源供給部から駆動電源の出力を遮断すること；
を特徴とする，請求項１に記載の電子放出表示装置。
【請求項３】
前記走査信号感知部は，前記走査信号に対応して前記制御信号を出力するＩＣ部を含み，前記制御信号に対応して前記電源供給部の動作を制御すること；
を特徴とする，請求項１または２に記載の電子放出表示装置。
【請求項４】
前記電源供給部は，前記制御信号に対応して前記画素部に伝達する駆動電源，前記データ駆動部に伝達する駆動電源，前記走査駆動部に伝達する駆動電源，および前記タイミング制御部に伝達する駆動電源の少なくとも一つを遮断すること；
を特徴とする，請求項１〜３のいずれかに記載の電子放出表示装置。
【請求項５】
前記制御信号のパルス幅は，前記走査信号のパルス幅より大きいこと；
を特徴とする，請求項１〜４のいずれかに記載の電子放出表示装置。
【請求項６】
前記画素部は，
下部基板と；
前記下部基板上にストライプ状に配列されるカソード電極と；
前記下部基板と前記カソード電極上に形成され，前記カソード電極の一部を露出させる第１開口部を備える第１絶縁膜と；
前記第１絶縁膜上に前記カソード電極と交差して形成され，前記第１開口部に対応する第２開口部を備えるゲート電極と；
前記第１開口部と前記第２開口部に対応し，前記カソード電極上に形成される電子放出部と；
前記下部基板と所定の距離を維持し，前記電子放出部から放出された電子によって発光する蛍光膜および高電圧の印加されたアノード電極を含む上部基板と；
前記下部基板と前記上部基板間の距離を維持させるスペーサと；
を含むことを特徴とする，請求項１〜５のいずれかに記載の電子放出表示装置。
【請求項７】
走査信号による制御信号を生成する段階と；
前記制御信号に基づいて電源供給部の動作を制御する段階と；
を含むことを特徴とする，電子放出表示装置の駆動方法。
【請求項８】
前記電源供給部は，複数の駆動電源を生成し，前記制御信号によって前記複数の駆動電源の少なくとも一つが遮断されること；
を特徴とする，請求項７に記載の電子放出表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８ａ】
【図８ｂ】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８ａ】
【図８ｂ】
【図９】
【図１０】
【図１１】
【公開番号】特開２００９−５８９８１（Ｐ２００９−５８９８１Ａ）
【公開日】平成２１年３月１９日（２００９．３．１９）
【国際特許分類】
【出願番号】特願２００８−３２０２７４（Ｐ２００８−３２０２７４）
【出願日】平成２０年１２月１６日（２００８．１２．１６）
【分割の表示】特願２００５−２５４６６２（Ｐ２００５−２５４６６２）の分割
【原出願日】平成１７年９月２日（２００５．９．２）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
【公開日】平成２１年３月１９日（２００９．３．１９）
【国際特許分類】
【出願日】平成２０年１２月１６日（２００８．１２．１６）
【分割の表示】特願２００５−２５４６６２（Ｐ２００５−２５４６６２）の分割
【原出願日】平成１７年９月２日（２００５．９．２）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
[ Back to top ]