電子時計用集積回路及び電子時計
【課題】 仕様確認のための特別な構成を付加することなく小型化可能で、短時間で確認ができるようにすること。
【解決手段】 制御回路１０３は、システムリセットポート１０９に入力されたシステムリセット信号ＲＥＳＥＴに応答して、汎用出力ポート１０８を高レベルにした後、電子時計用集積回路１００に仕様Ａが設定されているときには第１時間経過後に汎用出力ポート１０８を低レベルにし、仕様Ｂが設定されているときには第２時間経過後に汎用出力ポート１０８を低レベルにすることにより、仕様に応じたパルス幅の仕様情報信号が汎用出力ポート１０８から出力される。
【解決手段】 制御回路１０３は、システムリセットポート１０９に入力されたシステムリセット信号ＲＥＳＥＴに応答して、汎用出力ポート１０８を高レベルにした後、電子時計用集積回路１００に仕様Ａが設定されているときには第１時間経過後に汎用出力ポート１０８を低レベルにし、仕様Ｂが設定されているときには第２時間経過後に汎用出力ポート１０８を低レベルにすることにより、仕様に応じたパルス幅の仕様情報信号が汎用出力ポート１０８から出力される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子時計に使用する電子時計用集積回路及び前記電子時計用集積回路を用いた電子時計に関する。
【背景技術】
【０００２】
従来から、予め複数の仕様の中のいずれかを選択可能に構成しておき、使用する仕様を選択して設定することにより当該選択した仕様の電子時計用集積回路（ＩＣ）を構成するようにした電子時計用集積回路が開発されている（例えば特許文献１参照）。前記設定した仕様の電子時計用集積回路を用いて当該仕様の電子時計が製造される。
前記電子時計用集積回路にどの仕様が選択設定されているかの確認は、回路基板にマークを付けて目視やビジョン認識で行ったり、アナログ時計であればモータ駆動パルス波形をモニタしたり、デジタル時計であれば機種コード等を液晶表示（ＬＣＤ）パネルに表示する等、人手が必要であったり識別が複雑となって確認に時間がかかる等の問題があった。また、設定された仕様を確認するための専用の構成要素を付加するため大型化するという問題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−４６９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、前記問題点に鑑み成されたもので、仕様確認のための特別な構成を付加することなく小型化可能で、短時間で確認ができるようにすることを課題としている。
【課題を解決するための手段】
【０００５】
本発明によれば、選択可能に設けられた電子時計の複数の仕様の中からいずれかを選択して設定する電子時計用集積回路において、設定された仕様を表す仕様情報信号を、通常有する出力ポートから出力する仕様情報出力手段とを備えて成ることを特徴とする電子時計用集積回路が提供される。
また、本発明によれば、少なくとも時刻表示機能を備え電子時計用集積回路を有する電子時計において、前記電子時計用集積回路として、前記記載の電子時計用集積回路を用いて成ることを特徴とする電子時計が提供される。
【発明の効果】
【０００６】
本発明によれば、仕様確認のための特別な構成を付加することなく小型化可能で、短時間で確認が可能になる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１〜第４の実施の形態に係る電子時計用集積回路に共通するブロック図である。
【図２】本発明の第５の実施の形態に係る電子時計用集積回路のブロック図である。
【図３】本発明の第１の実施の形態に係る電子時計用集積回路のタイミング図である。
【図４】本発明の第２の実施の形態に係る電子時計用集積回路のタイミング図である。
【図５】本発明の第３の実施の形態に係る電子時計用集積回路のタイミング図である。
【図６】本発明の第４の実施の形態に係る電子時計用集積回路のタイミング図である。
【図７】本発明の第１の実施の形態に係る電子時計用集積回路のフローチャートである。
【図８】本発明の第２の実施の形態に係る電子時計用集積回路のフローチャートである。
【図９】本発明の第３の実施の形態に係る電子時計用集積回路のフローチャートである。
【図１０】本発明第４の実施の形態に係る電子時計用集積回路のフローチャートである。
【発明を実施するための形態】
【０００８】
図１は、本発明の実施の形態に係る電子時計用集積回路（ＩＣ）１００のブロック図で、第１〜第４の実施の形態に共通するブロック図であり、クロノグラフ時計用等を含むアナログ電子時計用集積回路の例を示している。
図１において、電子時計用集積回路１００は、所定周波数の信号を発生する発振回路１０１、発振回路１０１で発生した信号を分周して計時の基準となる時計信号を発生する分周回路１０２、計時動作や電子時計を構成する各電子回路要素の制御あるいは駆動パルスの変更制御等の制御を行う制御回路１０３、制御回路１０３からの制御信号に対応する駆動パルスを出力するモータ駆動パルス発生回路１０４、モータ駆動パルス発生回路１０４からの駆動パルスに基づいてステッピングモータ（図示せず）を回転駆動するためのモータ駆動信号を出力ポートの一種であるモータ駆動信号出力ポート１０６、１０７から出力するモータドライバ回路１０５を備えている。制御回路１０３は、中央処理装置（ＣＰＵ）及びプログラムを記憶した記憶部によって構成することができる。この場合、複数の仕様のプログラムを記憶させておき、これらの中のいずれかを選択することによって仕様選択するように構成してもよい。
【０００９】
発振回路１０１はポート１１０、１１１に接続される水晶振動子（図示せず）を源振に所定周波数で発振する。モータドライバ回路１０５は、モータ駆動信号出力ポート１０６、１０７に接続される時刻針駆動用あるいはクロノグラフ針駆動用のステッピングモータにモータ駆動信号を供給して回転制御する。１０８は出力ポートの一種であって種々の信号を出力するための汎用出力ポートである。汎用出力ポート１０８は、一般の電子時計用集積回路が通常備えているポートである。また、１０９はシステムリセット用ポートである。
尚、図示していないが、電子時計用集積回路１００は、選択可能に設けられた電子時計の複数の仕様の中からいずれかを選択して設定するように、複数種類の仕様部をその内部に備えている。
【００１０】
ここで、制御回路１０３は仕様情報出力手段を構成している。
仕様情報出力手段は、設定された仕様を表す仕様情報信号を、電子時計用集積回路１００が通常有する出力ポートから出力することができる。通常有する出力ポートとは、仕様情報信号を出力するための専用ポートを付加することを除外する趣旨であり、例えば、汎用ポート、時計の精度を調整するための時計精度調整用基準クロック出力ポート、モータ駆動信号出力ポートが挙げられるが、これ以外のポートでも電子時計用集積回路が調整、試験、測定等のために通常有するポートが含まれる。
また、仕様情報出力手段は、設定された仕様に応じたパルス幅の仕様情報信号を出力ポートから出力することができる。
また、仕様情報出力手段は、設定された仕様に応じた周波数の仕様情報信号を出力ポートから出力することができる。
出力ポートは、例えば、汎用ポート又は時計用信号の周波数を調整するための時計用信号調整用出力ポートが使用される。
【００１１】
また、出力ポートはモータ駆動信号を出力するためのモータ駆動信号出力ポートであり、仕様情報出力手段は、前記モータ駆動信号出力ポートから、モータ駆動信号を用いた仕様情報信号を出力することができる。
また、仕様情報出力手段は、モータ駆動信号出力ポートから、設定された仕様に応じたタイミングで発生するモータ駆動信号を仕様情報信号として出力することができる。
また、仕様情報出力手段は、仕様情報信号が直前に出力したモータ駆動信号と同相の識別パルス信号を含むか否かによって異なる仕様を表すことができる。
また、仕様情報出力手段は、システムリセット信号に応答して出力ポートから仕様情報信号を出力することができる。
【００１２】
図３は、本発明の第１の実施の形態に係る電子時計用集積回路のタイミング図である。また、図７は、本発明の第１の実施の形態に係る電子時計用集積回路のフローチャートである。
以下、図１、図３及び図７を用いて、本発明の第１の実施の形態に係る電子時計用集積回路の動作を説明する。
制御回路１０３は、システムリセットポート１０９に高（Ｈ）レベルのシステムリセット信号ＲＥＳＥＴが入力されると（図３参照）、システムリセット信号ＲＥＳＥＴに応答して、汎用出力ポート１０８を高（Ｈ）レベルにする（図７のステップＳ７０１）。
【００１３】
制御回路１０３は、設定されている仕様を判別し、設定されている仕様が仕様Ａのときには（ステップＳ７０２）、所定の第１時間（例えば１０ｍｓ）経過後に（ステップＳ７０５）、汎用出力ポート１０８を低（Ｌ）レベルにする（ステップＳ７０４）。これにより、電子時計用集積回路１００が仕様Ａに設定されている場合には、時間幅が第１時間の仕様情報信号（仕様Ａが設定されていることを表す仕様情報信号）が出力される。
【００１４】
一方、制御回路１０３は、設定されている仕様が仕様Ｂのときには（ステップＳ７０２）、前記第１時間とは所定時間（例えば時間Ｔ）長さが異なる第２時間（例えば１５ｍｓ）経過後に（ステップＳ７０３）、汎用出力ポート１０８を低（Ｌ）レベルにする（ステップＳ７０４）。これにより、電子時計用集積回路１００が仕様Ｂに設定されている場合には、時間幅が第２時間の仕様情報信号（仕様Ｂが設定されていることを表す仕様情報信号）が出力される。
【００１５】
このように、制御回路１０３は、システムリセットポート１０９に入力されたシステムリセット信号ＲＥＳＥＴに応答して、電子時計用集積回路１００に仕様Ａが設定されているときには第１時間幅の仕様情報信号を汎用出力ポート１０８から出力し、仕様Ｂが設定されているときには第２時間幅の仕様情報信号を汎用出力ポート１０８から出力する。これにより、仕様に応じてパルス幅の異なる仕様情報信号が汎用出力ポート１０８から出力される。前記仕様情報信号に基づいて、電子時計用集積回路１００に設定された仕様が判別される。
【００１６】
したがって、仕様確認のための特別な構成を付加することなく小型化可能で、短時間で確認することが可能になる。また、汎用出力ポート１０８から出力される仕様情報信号に基づいて、電子時計用集積回路１００が設定されている仕様を電気的に容易且つ短時間で確認することができる。また、仕様情報信号は集積回路が通常備えている出力ポートから出力されるため、仕様確認のための検査用端子等の専用の構成を付加する必要がないため、廉価で小型化が可能になる。また、システムリセット信号によるシステムリセット後、出力ポートから仕様毎に異なる信号の仕様情報信号が出力される。また、本実施の形態に係る電子時計用集積回路を搭載した電子時計を組み立てる際、異なる仕様の電子時計用集積回路を過って使用することを防止することが可能になる。
【００１７】
尚、制御回路１０３が設定された仕様を判別する処理は、設定された仕様自体に盛り込むことによって行っても、あるいは、設定された仕様の種類を制御回路１０３内の記憶部に記憶しておき、当該記憶内容に対応する設定情報信号を汎用出力ポート１０８から出力するように構成するなど、種々の方法が採用できる。この点は、以下の各実施の形態においても同様である。
【００１８】
図４は、本発明の第２の実施の形態に係る電子時計用集積回路のタイミング図である。また、図８は、本第２の実施の形態に係る電子時計用集積回路のフローチャートである。本第２の実施の形態のブロック図は図１と同じである。
以下、図１、図４及び図８を用いて、本第２の実施の形態に係る電子時計用集積回路の動作を説明する。
【００１９】
制御回路１０３は、システムリセットポート１０９に高（Ｈ）レベルのシステムリセット信号ＲＥＳＥＴが入力されると（図４参照）、設定されている仕様を判別し、設定されているが仕様Ａのときには（ステップＳ８０１）、分周回路１０２からの信号を利用して第１周波数（例えば２ｋＨｚ）の仕様情報信号（仕様Ａが設定されていることを表す仕様情報信号）を汎用出力ポート１０８から出力する（ステップＳ８０３）。
一方、制御回路１０３は、設定されている仕様が仕様Ｂと判定したときには（ステップＳ８０１）、前記第１周波数とは異なる第２周波数（例えば１ｋＨｚ）の仕様情報信号（仕様Ｂが設定されていることを表す仕様情報信号）を汎用出力ポート１０８から出力する（ステップＳ８０２）。
【００２０】
このように、仕様に応じて周波数の異なる仕様情報信号が汎用出力ポート１０８から出力される。したがって、前記第１の実施の形態と同様に、汎用出力ポート１０８から出力される仕様情報信号に基づいて、電子時計用集積回路１００が設定されている仕様を容易且つ短時間で確認することができる。また、仕様情報信号は出力ポートから出力されるため、専用の構成を付加する必要がないため、廉価で小型化が可能になる等の効果を奏する。
【００２１】
図５は、本発明の第３の実施の形態に係る電子時計用集積回路のタイミング図である。また、図９は、本第３の実施の形態に係る電子時計用集積回路のフローチャートである。本第３の実施の形態のブロック図は図１と同じである。
以下、図１、図５及び図９を用いて、本第３の実施の形態に係る電子時計用集積回路の動作を説明する。
制御回路１０３は、システムリセットポート１０９に高（Ｈ）レベルのシステムリセット信号ＲＥＳＥＴが入力されると（図５参照）、システムリセット信号ＲＥＳＥＴに応答して、モータ駆動信号出力ポート１０６、１０７からモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ９０１）。これにより、モータ駆動信号出力ポート１０６、１０７から１番目のモータ駆動信号が出力される。
【００２２】
制御回路１０３は、設定されている仕様を判別し、設定されている仕様が仕様Ａのときには（ステップＳ９０２）、ステッピングモータの駆動周期である所定の第３時間Ｔ１（例えば１５ｍｓ）経過後に（ステップＳ９０５）、モータ駆動信号出力ポート１０６、１０７から２番目のモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ９０４）。これにより、電子時計用集積回路１００が仕様Ａに設定されている場合には、システムリセット信号ＲＥＳＥＴに応答してモータ駆動信号出力ポート１０６、１０７から、第３時間Ｔ１間隔でモータ駆動信号が仕様情報信号として出力されることになる。
【００２３】
一方、制御回路１０３は、設定されている仕様が仕様Ｂと判定したときには（ステップＳ９０２）、前記第３時間Ｔ１とは異なる第４時間Ｔ２（例えば２０ｍｓ）経過後に（ステップＳ９０３）、モータ駆動信号出力ポート１０６、１０７から２番目のモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ９０４）。これにより、電子時計用集積回路１００が仕様Ｂに設定されている場合には、システムリセット信号ＲＥＳＥＴに応答してモータ駆動信号出力ポート１０６、１０７から、第４時間Ｔ２間隔で２つのモータ駆動信号が仕様情報信号として出力されることになる。その後は、ステッピングモータの駆動周期である第３時間Ｔ１経過毎にモータ駆動信号出力ポート１０６、１０７に出力してステッピングモータを駆動制御する。
通常、システムリセット後に正常動作することを示すためにクロノグラフ針駆動用のモータ駆動パルスを用いてクロノグラフ針を回転させる動作（デモ運針）を行うようにしたクロノグラフ時計では、システムリセット後の初期のクロノグラフ針駆動用のモータ駆動信号はデモ運針用として使用される。
【００２４】
設定された仕様に応じて、モータ駆動信号出力ポート１０６、１０７から出力されるデモ運針用のモータ駆動信号の間隔（周波数）を変えることにより、前記第１の実施の形態と同様に、汎用出力ポート１０８から出力される仕様情報信号に基づいて、電子時計用集積回路１００が設定されている仕様を容易且つ短時間で確認することができる。また、仕様情報信号は出力ポートから出力されるため、専用の構成を付加する必要がないため、廉価で小型化が可能になる等の効果を奏する。
【００２５】
図６は、本発明の第４の実施の形態に係る電子時計用集積回路のタイミング図である。また、図１０は、本第４の実施の形態に係る電子時計用集積回路のフローチャートである。本第４の実施の形態のブロック図は図１と同じである。
以下、図１、図６及び図１０を用いて、本第４の実施の形態に係る電子時計用集積回路の動作を説明する。
制御回路１０３は、システムリセットポート１０９に高（Ｈ）レベルのシステムリセット信号ＲＥＳＥＴが入力されると（図６参照）、システムリセット信号ＲＥＳＥＴに応答して、モータ駆動信号出力ポート１０６、１０７からモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ１００１）。これにより、１番目のモータ駆動信号がモータ駆動信号出力ポート１０６、１０７から出力される。
【００２６】
次に制御回路１０３は、設定されている仕様を判別して設定されている仕様が仕様Ａのときには（ステップＳ１００２）、ステッピングモータの通常のモータ駆動信号をモータ駆動信号出力ポート１０６、１０７からモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ１００４）。これにより、電子時計用集積回路１００が仕様Ａに設定されている場合には、モータ駆動信号出力ポート１０６、１０７から、通常のモータ駆動信号が仕様情報信号として出力されることになる。
【００２７】
一方、制御回路１０３は、設定されている仕様が仕様Ｂと判定したときには（ステップＳ１００２）、直前に出力したモータ駆動信号（ステップＳ１００１で出力したモータ駆動信号）の後、モータ駆動信号出力ポート１０６、１０７から識別パルス信号ＳＫを出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ１００３）。前記識別パルス信号ＳＫは所定時間幅のパルス信号であり、直前に出力したモータ駆動信号（ステップＳ１００１で出力したモータ駆動信号）と同相の信号である。識別パルス信号ＳＫは直前に出力したモータ駆動信号と同相であるため、モータ駆動信号出力ポート１０６、１０７にステッピングモータが接続されていた場合でも、その回転には影響を与えることがない。
【００２８】
その後、制御回路１０３は、モータ駆動信号出力ポート１０６、１０７からモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ１００４）。
これにより、電子時計用集積回路１００が仕様Ａに設定されている場合には、モータ駆動信号出力ポート１０６、１０７から、通常のモータ駆動信号が仕様情報信号として出力されることになる。その一方、電子時計用集積回路１００が仕様Ｂに設定されている場合には、モータ駆動信号出力ポート１０６、１０７から、識別パルス信号ＳＫを含むモータ駆動信号が仕様情報信号として出力されることになる。
したがって、本第４の実施の形態においても、前記第１の実施の形態と同様の効果を奏することができる。また、直前のモータ駆動信号と同相の識別パルス信号ＳＫを用いるため、ステッピングモータの回転に影響を与えることがないという効果を奏する。
【００２９】
図２は、本発明の第５の実施の形態に係る電子時計用集積回路（ＩＣ）２００のブロック図で、クロノグラフ時計用等を含むアナログ電子時計用集積回路の例を示している。尚、図１と同一部分には同一符号を付している。
本第５の実施の形態では、仕様情報信号を出力する出力ポートとして、時計用信号の周波数（例えば発振回路１０１の発振周波数）を調整するために前記周波数信号を出力する時計用信号調整用出力ポート２０３を使用している。時計用信号調整用出力ポート２０３は周波数調整用のポートとして、電子時計用集積回路が一般に備えているポートである。
【００３０】
尚、図示していないが、電子時計用集積回路２００においても、選択可能に設けられた電子時計の複数の仕様の中からいずれかを選択して設定するように、複数の仕様部をその内部に備えている。
制御回路２０１は周波数調整時には、時計用信号調整用出力ポート２０３から分周回路１０２からの信号を出力する。
【００３１】
一方、制御回路２０１は、システムリセット用ポート１０９に高レベルのシステムリセット信号が入力されると、切替部２０２を切替制御することによって時計用信号調整用出力ポート２０３を仕様識別信号出力用のポートとして機能させる。以後、第１、第２実施の形態と同様にして、仕様識別信号が時計用信号調整用出力ポート２０３から出力される。これにより、前記第１、第２実施の形態と同様の効果が得られる。
【００３２】
尚、前記各実施の形態において、電子時計用集積回路として、アナログ電子時計やデジタル電子時計用の集積回路に採用できる。
また、単一又は複数のステッピングモータを有するアナログ時計、カレンダ機能付き電子時計、クロノグラフ時計等の各種の電子時計用の集積回路に適用することが可能である。
また、モータ駆動信号出力ポートは、時刻針駆動用モータを駆動するためのモータ駆動信号出力ポート、あるいはクロノグラフ針駆動用モータを駆動するためのモータ駆動信号出力ポートを使用する等、電子時計用集積回路の構成に応じて適時選定することができる。
【産業上の利用可能性】
【００３３】
本発明は、デジタル電子時計用、アナログ電子時計用、クロノグラフ時計用、カレンダ機能付き電子時計用等の各種電子時計用の集積回路やこれを利用した電子時計に適用可能である。
【符号の説明】
【００３４】
１００、２００・・・電子時計用集積回路
１０１・・・発振回路
１０２・・・分周回路
１０３、２０１・・・制御回路
１０４・・・モータ駆動パルス発生回路
１０５・・・モータドライバ回路
１０６、１０７・・・モータ駆動信号出力ポート
１０８・・・汎用出力ポート
１０９・・・システムリセット用ポート
２０２・・・切替部
２０３・・・時計用信号調整用出力ポート
【技術分野】
【０００１】
本発明は、電子時計に使用する電子時計用集積回路及び前記電子時計用集積回路を用いた電子時計に関する。
【背景技術】
【０００２】
従来から、予め複数の仕様の中のいずれかを選択可能に構成しておき、使用する仕様を選択して設定することにより当該選択した仕様の電子時計用集積回路（ＩＣ）を構成するようにした電子時計用集積回路が開発されている（例えば特許文献１参照）。前記設定した仕様の電子時計用集積回路を用いて当該仕様の電子時計が製造される。
前記電子時計用集積回路にどの仕様が選択設定されているかの確認は、回路基板にマークを付けて目視やビジョン認識で行ったり、アナログ時計であればモータ駆動パルス波形をモニタしたり、デジタル時計であれば機種コード等を液晶表示（ＬＣＤ）パネルに表示する等、人手が必要であったり識別が複雑となって確認に時間がかかる等の問題があった。また、設定された仕様を確認するための専用の構成要素を付加するため大型化するという問題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−４６９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、前記問題点に鑑み成されたもので、仕様確認のための特別な構成を付加することなく小型化可能で、短時間で確認ができるようにすることを課題としている。
【課題を解決するための手段】
【０００５】
本発明によれば、選択可能に設けられた電子時計の複数の仕様の中からいずれかを選択して設定する電子時計用集積回路において、設定された仕様を表す仕様情報信号を、通常有する出力ポートから出力する仕様情報出力手段とを備えて成ることを特徴とする電子時計用集積回路が提供される。
また、本発明によれば、少なくとも時刻表示機能を備え電子時計用集積回路を有する電子時計において、前記電子時計用集積回路として、前記記載の電子時計用集積回路を用いて成ることを特徴とする電子時計が提供される。
【発明の効果】
【０００６】
本発明によれば、仕様確認のための特別な構成を付加することなく小型化可能で、短時間で確認が可能になる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１〜第４の実施の形態に係る電子時計用集積回路に共通するブロック図である。
【図２】本発明の第５の実施の形態に係る電子時計用集積回路のブロック図である。
【図３】本発明の第１の実施の形態に係る電子時計用集積回路のタイミング図である。
【図４】本発明の第２の実施の形態に係る電子時計用集積回路のタイミング図である。
【図５】本発明の第３の実施の形態に係る電子時計用集積回路のタイミング図である。
【図６】本発明の第４の実施の形態に係る電子時計用集積回路のタイミング図である。
【図７】本発明の第１の実施の形態に係る電子時計用集積回路のフローチャートである。
【図８】本発明の第２の実施の形態に係る電子時計用集積回路のフローチャートである。
【図９】本発明の第３の実施の形態に係る電子時計用集積回路のフローチャートである。
【図１０】本発明第４の実施の形態に係る電子時計用集積回路のフローチャートである。
【発明を実施するための形態】
【０００８】
図１は、本発明の実施の形態に係る電子時計用集積回路（ＩＣ）１００のブロック図で、第１〜第４の実施の形態に共通するブロック図であり、クロノグラフ時計用等を含むアナログ電子時計用集積回路の例を示している。
図１において、電子時計用集積回路１００は、所定周波数の信号を発生する発振回路１０１、発振回路１０１で発生した信号を分周して計時の基準となる時計信号を発生する分周回路１０２、計時動作や電子時計を構成する各電子回路要素の制御あるいは駆動パルスの変更制御等の制御を行う制御回路１０３、制御回路１０３からの制御信号に対応する駆動パルスを出力するモータ駆動パルス発生回路１０４、モータ駆動パルス発生回路１０４からの駆動パルスに基づいてステッピングモータ（図示せず）を回転駆動するためのモータ駆動信号を出力ポートの一種であるモータ駆動信号出力ポート１０６、１０７から出力するモータドライバ回路１０５を備えている。制御回路１０３は、中央処理装置（ＣＰＵ）及びプログラムを記憶した記憶部によって構成することができる。この場合、複数の仕様のプログラムを記憶させておき、これらの中のいずれかを選択することによって仕様選択するように構成してもよい。
【０００９】
発振回路１０１はポート１１０、１１１に接続される水晶振動子（図示せず）を源振に所定周波数で発振する。モータドライバ回路１０５は、モータ駆動信号出力ポート１０６、１０７に接続される時刻針駆動用あるいはクロノグラフ針駆動用のステッピングモータにモータ駆動信号を供給して回転制御する。１０８は出力ポートの一種であって種々の信号を出力するための汎用出力ポートである。汎用出力ポート１０８は、一般の電子時計用集積回路が通常備えているポートである。また、１０９はシステムリセット用ポートである。
尚、図示していないが、電子時計用集積回路１００は、選択可能に設けられた電子時計の複数の仕様の中からいずれかを選択して設定するように、複数種類の仕様部をその内部に備えている。
【００１０】
ここで、制御回路１０３は仕様情報出力手段を構成している。
仕様情報出力手段は、設定された仕様を表す仕様情報信号を、電子時計用集積回路１００が通常有する出力ポートから出力することができる。通常有する出力ポートとは、仕様情報信号を出力するための専用ポートを付加することを除外する趣旨であり、例えば、汎用ポート、時計の精度を調整するための時計精度調整用基準クロック出力ポート、モータ駆動信号出力ポートが挙げられるが、これ以外のポートでも電子時計用集積回路が調整、試験、測定等のために通常有するポートが含まれる。
また、仕様情報出力手段は、設定された仕様に応じたパルス幅の仕様情報信号を出力ポートから出力することができる。
また、仕様情報出力手段は、設定された仕様に応じた周波数の仕様情報信号を出力ポートから出力することができる。
出力ポートは、例えば、汎用ポート又は時計用信号の周波数を調整するための時計用信号調整用出力ポートが使用される。
【００１１】
また、出力ポートはモータ駆動信号を出力するためのモータ駆動信号出力ポートであり、仕様情報出力手段は、前記モータ駆動信号出力ポートから、モータ駆動信号を用いた仕様情報信号を出力することができる。
また、仕様情報出力手段は、モータ駆動信号出力ポートから、設定された仕様に応じたタイミングで発生するモータ駆動信号を仕様情報信号として出力することができる。
また、仕様情報出力手段は、仕様情報信号が直前に出力したモータ駆動信号と同相の識別パルス信号を含むか否かによって異なる仕様を表すことができる。
また、仕様情報出力手段は、システムリセット信号に応答して出力ポートから仕様情報信号を出力することができる。
【００１２】
図３は、本発明の第１の実施の形態に係る電子時計用集積回路のタイミング図である。また、図７は、本発明の第１の実施の形態に係る電子時計用集積回路のフローチャートである。
以下、図１、図３及び図７を用いて、本発明の第１の実施の形態に係る電子時計用集積回路の動作を説明する。
制御回路１０３は、システムリセットポート１０９に高（Ｈ）レベルのシステムリセット信号ＲＥＳＥＴが入力されると（図３参照）、システムリセット信号ＲＥＳＥＴに応答して、汎用出力ポート１０８を高（Ｈ）レベルにする（図７のステップＳ７０１）。
【００１３】
制御回路１０３は、設定されている仕様を判別し、設定されている仕様が仕様Ａのときには（ステップＳ７０２）、所定の第１時間（例えば１０ｍｓ）経過後に（ステップＳ７０５）、汎用出力ポート１０８を低（Ｌ）レベルにする（ステップＳ７０４）。これにより、電子時計用集積回路１００が仕様Ａに設定されている場合には、時間幅が第１時間の仕様情報信号（仕様Ａが設定されていることを表す仕様情報信号）が出力される。
【００１４】
一方、制御回路１０３は、設定されている仕様が仕様Ｂのときには（ステップＳ７０２）、前記第１時間とは所定時間（例えば時間Ｔ）長さが異なる第２時間（例えば１５ｍｓ）経過後に（ステップＳ７０３）、汎用出力ポート１０８を低（Ｌ）レベルにする（ステップＳ７０４）。これにより、電子時計用集積回路１００が仕様Ｂに設定されている場合には、時間幅が第２時間の仕様情報信号（仕様Ｂが設定されていることを表す仕様情報信号）が出力される。
【００１５】
このように、制御回路１０３は、システムリセットポート１０９に入力されたシステムリセット信号ＲＥＳＥＴに応答して、電子時計用集積回路１００に仕様Ａが設定されているときには第１時間幅の仕様情報信号を汎用出力ポート１０８から出力し、仕様Ｂが設定されているときには第２時間幅の仕様情報信号を汎用出力ポート１０８から出力する。これにより、仕様に応じてパルス幅の異なる仕様情報信号が汎用出力ポート１０８から出力される。前記仕様情報信号に基づいて、電子時計用集積回路１００に設定された仕様が判別される。
【００１６】
したがって、仕様確認のための特別な構成を付加することなく小型化可能で、短時間で確認することが可能になる。また、汎用出力ポート１０８から出力される仕様情報信号に基づいて、電子時計用集積回路１００が設定されている仕様を電気的に容易且つ短時間で確認することができる。また、仕様情報信号は集積回路が通常備えている出力ポートから出力されるため、仕様確認のための検査用端子等の専用の構成を付加する必要がないため、廉価で小型化が可能になる。また、システムリセット信号によるシステムリセット後、出力ポートから仕様毎に異なる信号の仕様情報信号が出力される。また、本実施の形態に係る電子時計用集積回路を搭載した電子時計を組み立てる際、異なる仕様の電子時計用集積回路を過って使用することを防止することが可能になる。
【００１７】
尚、制御回路１０３が設定された仕様を判別する処理は、設定された仕様自体に盛り込むことによって行っても、あるいは、設定された仕様の種類を制御回路１０３内の記憶部に記憶しておき、当該記憶内容に対応する設定情報信号を汎用出力ポート１０８から出力するように構成するなど、種々の方法が採用できる。この点は、以下の各実施の形態においても同様である。
【００１８】
図４は、本発明の第２の実施の形態に係る電子時計用集積回路のタイミング図である。また、図８は、本第２の実施の形態に係る電子時計用集積回路のフローチャートである。本第２の実施の形態のブロック図は図１と同じである。
以下、図１、図４及び図８を用いて、本第２の実施の形態に係る電子時計用集積回路の動作を説明する。
【００１９】
制御回路１０３は、システムリセットポート１０９に高（Ｈ）レベルのシステムリセット信号ＲＥＳＥＴが入力されると（図４参照）、設定されている仕様を判別し、設定されているが仕様Ａのときには（ステップＳ８０１）、分周回路１０２からの信号を利用して第１周波数（例えば２ｋＨｚ）の仕様情報信号（仕様Ａが設定されていることを表す仕様情報信号）を汎用出力ポート１０８から出力する（ステップＳ８０３）。
一方、制御回路１０３は、設定されている仕様が仕様Ｂと判定したときには（ステップＳ８０１）、前記第１周波数とは異なる第２周波数（例えば１ｋＨｚ）の仕様情報信号（仕様Ｂが設定されていることを表す仕様情報信号）を汎用出力ポート１０８から出力する（ステップＳ８０２）。
【００２０】
このように、仕様に応じて周波数の異なる仕様情報信号が汎用出力ポート１０８から出力される。したがって、前記第１の実施の形態と同様に、汎用出力ポート１０８から出力される仕様情報信号に基づいて、電子時計用集積回路１００が設定されている仕様を容易且つ短時間で確認することができる。また、仕様情報信号は出力ポートから出力されるため、専用の構成を付加する必要がないため、廉価で小型化が可能になる等の効果を奏する。
【００２１】
図５は、本発明の第３の実施の形態に係る電子時計用集積回路のタイミング図である。また、図９は、本第３の実施の形態に係る電子時計用集積回路のフローチャートである。本第３の実施の形態のブロック図は図１と同じである。
以下、図１、図５及び図９を用いて、本第３の実施の形態に係る電子時計用集積回路の動作を説明する。
制御回路１０３は、システムリセットポート１０９に高（Ｈ）レベルのシステムリセット信号ＲＥＳＥＴが入力されると（図５参照）、システムリセット信号ＲＥＳＥＴに応答して、モータ駆動信号出力ポート１０６、１０７からモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ９０１）。これにより、モータ駆動信号出力ポート１０６、１０７から１番目のモータ駆動信号が出力される。
【００２２】
制御回路１０３は、設定されている仕様を判別し、設定されている仕様が仕様Ａのときには（ステップＳ９０２）、ステッピングモータの駆動周期である所定の第３時間Ｔ１（例えば１５ｍｓ）経過後に（ステップＳ９０５）、モータ駆動信号出力ポート１０６、１０７から２番目のモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ９０４）。これにより、電子時計用集積回路１００が仕様Ａに設定されている場合には、システムリセット信号ＲＥＳＥＴに応答してモータ駆動信号出力ポート１０６、１０７から、第３時間Ｔ１間隔でモータ駆動信号が仕様情報信号として出力されることになる。
【００２３】
一方、制御回路１０３は、設定されている仕様が仕様Ｂと判定したときには（ステップＳ９０２）、前記第３時間Ｔ１とは異なる第４時間Ｔ２（例えば２０ｍｓ）経過後に（ステップＳ９０３）、モータ駆動信号出力ポート１０６、１０７から２番目のモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ９０４）。これにより、電子時計用集積回路１００が仕様Ｂに設定されている場合には、システムリセット信号ＲＥＳＥＴに応答してモータ駆動信号出力ポート１０６、１０７から、第４時間Ｔ２間隔で２つのモータ駆動信号が仕様情報信号として出力されることになる。その後は、ステッピングモータの駆動周期である第３時間Ｔ１経過毎にモータ駆動信号出力ポート１０６、１０７に出力してステッピングモータを駆動制御する。
通常、システムリセット後に正常動作することを示すためにクロノグラフ針駆動用のモータ駆動パルスを用いてクロノグラフ針を回転させる動作（デモ運針）を行うようにしたクロノグラフ時計では、システムリセット後の初期のクロノグラフ針駆動用のモータ駆動信号はデモ運針用として使用される。
【００２４】
設定された仕様に応じて、モータ駆動信号出力ポート１０６、１０７から出力されるデモ運針用のモータ駆動信号の間隔（周波数）を変えることにより、前記第１の実施の形態と同様に、汎用出力ポート１０８から出力される仕様情報信号に基づいて、電子時計用集積回路１００が設定されている仕様を容易且つ短時間で確認することができる。また、仕様情報信号は出力ポートから出力されるため、専用の構成を付加する必要がないため、廉価で小型化が可能になる等の効果を奏する。
【００２５】
図６は、本発明の第４の実施の形態に係る電子時計用集積回路のタイミング図である。また、図１０は、本第４の実施の形態に係る電子時計用集積回路のフローチャートである。本第４の実施の形態のブロック図は図１と同じである。
以下、図１、図６及び図１０を用いて、本第４の実施の形態に係る電子時計用集積回路の動作を説明する。
制御回路１０３は、システムリセットポート１０９に高（Ｈ）レベルのシステムリセット信号ＲＥＳＥＴが入力されると（図６参照）、システムリセット信号ＲＥＳＥＴに応答して、モータ駆動信号出力ポート１０６、１０７からモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ１００１）。これにより、１番目のモータ駆動信号がモータ駆動信号出力ポート１０６、１０７から出力される。
【００２６】
次に制御回路１０３は、設定されている仕様を判別して設定されている仕様が仕様Ａのときには（ステップＳ１００２）、ステッピングモータの通常のモータ駆動信号をモータ駆動信号出力ポート１０６、１０７からモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ１００４）。これにより、電子時計用集積回路１００が仕様Ａに設定されている場合には、モータ駆動信号出力ポート１０６、１０７から、通常のモータ駆動信号が仕様情報信号として出力されることになる。
【００２７】
一方、制御回路１０３は、設定されている仕様が仕様Ｂと判定したときには（ステップＳ１００２）、直前に出力したモータ駆動信号（ステップＳ１００１で出力したモータ駆動信号）の後、モータ駆動信号出力ポート１０６、１０７から識別パルス信号ＳＫを出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ１００３）。前記識別パルス信号ＳＫは所定時間幅のパルス信号であり、直前に出力したモータ駆動信号（ステップＳ１００１で出力したモータ駆動信号）と同相の信号である。識別パルス信号ＳＫは直前に出力したモータ駆動信号と同相であるため、モータ駆動信号出力ポート１０６、１０７にステッピングモータが接続されていた場合でも、その回転には影響を与えることがない。
【００２８】
その後、制御回路１０３は、モータ駆動信号出力ポート１０６、１０７からモータ駆動信号を出力するようにモータ駆動パルス発生回路１０４及びモータドライバ回路１０５を制御する（ステップＳ１００４）。
これにより、電子時計用集積回路１００が仕様Ａに設定されている場合には、モータ駆動信号出力ポート１０６、１０７から、通常のモータ駆動信号が仕様情報信号として出力されることになる。その一方、電子時計用集積回路１００が仕様Ｂに設定されている場合には、モータ駆動信号出力ポート１０６、１０７から、識別パルス信号ＳＫを含むモータ駆動信号が仕様情報信号として出力されることになる。
したがって、本第４の実施の形態においても、前記第１の実施の形態と同様の効果を奏することができる。また、直前のモータ駆動信号と同相の識別パルス信号ＳＫを用いるため、ステッピングモータの回転に影響を与えることがないという効果を奏する。
【００２９】
図２は、本発明の第５の実施の形態に係る電子時計用集積回路（ＩＣ）２００のブロック図で、クロノグラフ時計用等を含むアナログ電子時計用集積回路の例を示している。尚、図１と同一部分には同一符号を付している。
本第５の実施の形態では、仕様情報信号を出力する出力ポートとして、時計用信号の周波数（例えば発振回路１０１の発振周波数）を調整するために前記周波数信号を出力する時計用信号調整用出力ポート２０３を使用している。時計用信号調整用出力ポート２０３は周波数調整用のポートとして、電子時計用集積回路が一般に備えているポートである。
【００３０】
尚、図示していないが、電子時計用集積回路２００においても、選択可能に設けられた電子時計の複数の仕様の中からいずれかを選択して設定するように、複数の仕様部をその内部に備えている。
制御回路２０１は周波数調整時には、時計用信号調整用出力ポート２０３から分周回路１０２からの信号を出力する。
【００３１】
一方、制御回路２０１は、システムリセット用ポート１０９に高レベルのシステムリセット信号が入力されると、切替部２０２を切替制御することによって時計用信号調整用出力ポート２０３を仕様識別信号出力用のポートとして機能させる。以後、第１、第２実施の形態と同様にして、仕様識別信号が時計用信号調整用出力ポート２０３から出力される。これにより、前記第１、第２実施の形態と同様の効果が得られる。
【００３２】
尚、前記各実施の形態において、電子時計用集積回路として、アナログ電子時計やデジタル電子時計用の集積回路に採用できる。
また、単一又は複数のステッピングモータを有するアナログ時計、カレンダ機能付き電子時計、クロノグラフ時計等の各種の電子時計用の集積回路に適用することが可能である。
また、モータ駆動信号出力ポートは、時刻針駆動用モータを駆動するためのモータ駆動信号出力ポート、あるいはクロノグラフ針駆動用モータを駆動するためのモータ駆動信号出力ポートを使用する等、電子時計用集積回路の構成に応じて適時選定することができる。
【産業上の利用可能性】
【００３３】
本発明は、デジタル電子時計用、アナログ電子時計用、クロノグラフ時計用、カレンダ機能付き電子時計用等の各種電子時計用の集積回路やこれを利用した電子時計に適用可能である。
【符号の説明】
【００３４】
１００、２００・・・電子時計用集積回路
１０１・・・発振回路
１０２・・・分周回路
１０３、２０１・・・制御回路
１０４・・・モータ駆動パルス発生回路
１０５・・・モータドライバ回路
１０６、１０７・・・モータ駆動信号出力ポート
１０８・・・汎用出力ポート
１０９・・・システムリセット用ポート
２０２・・・切替部
２０３・・・時計用信号調整用出力ポート
【特許請求の範囲】
【請求項１】
選択可能に設けられた電子時計の複数の仕様の中からいずれかを選択して設定する電子時計用集積回路において、
設定された仕様を表す仕様情報信号を、通常有する出力ポートから出力する仕様情報出力手段とを備えて成ることを特徴とする電子時計用集積回路。
【請求項２】
前記仕様情報出力手段は、設定された仕様に応じたパルス幅の仕様情報信号を前記出力ポートから出力することを特徴とする請求項１記載の電子時計用集積回路。
【請求項３】
前記仕様情報出力手段は、設定された仕様に応じた周波数の仕様情報信号を前記出力ポートから出力することを特徴とする請求項１記載の電子時計用集積回路。
【請求項４】
前記出力ポートは、汎用ポート又は時計の精度を調整するための時計精度調整用基準クロック出力ポートであることを特徴とする請求項１乃至３のいずれか一に記載の電子時計用集積回路。
【請求項５】
前記出力ポートはモータ駆動信号を出力するためのモータ駆動信号出力ポートであり、前記仕様情報出力手段は、前記モータ駆動信号出力ポートから、モータ駆動信号を用いた前記仕様情報信号を出力することを特徴とする請求項１載の電子時計用集積回路。
【請求項６】
前記仕様情報出力手段は、前記モータ駆動信号出力ポートから、設定された仕様に応じたタイミングで発生するモータ駆動信号を前記仕様情報信号として出力することを特徴とする請求項５載の電子時計用集積回路。
【請求項７】
前記仕様情報出力手段は、前記仕様情報信号が直前に出力したモータ駆動信号と同相の識別パルス信号を含むか否かによって異なる仕様を表すことを特徴とする請求項５又は６記載の電子時計用集積回路。
【請求項８】
前記仕様情報出力手段は、システムリセット信号に応答して前記出力ポートから前記仕様情報信号を出力することを特徴とする請求項１乃至７のいずれか一に記載の電子時計用集積回路。
【請求項９】
少なくとも時刻表示機能を備え電子時計用集積回路を有する電子時計において、
前記電子時計用集積回路として請求項１乃至８のいずれか一に記載の電子時計用集積回路を用いて成ることを特徴とする電子時計。
【請求項１】
選択可能に設けられた電子時計の複数の仕様の中からいずれかを選択して設定する電子時計用集積回路において、
設定された仕様を表す仕様情報信号を、通常有する出力ポートから出力する仕様情報出力手段とを備えて成ることを特徴とする電子時計用集積回路。
【請求項２】
前記仕様情報出力手段は、設定された仕様に応じたパルス幅の仕様情報信号を前記出力ポートから出力することを特徴とする請求項１記載の電子時計用集積回路。
【請求項３】
前記仕様情報出力手段は、設定された仕様に応じた周波数の仕様情報信号を前記出力ポートから出力することを特徴とする請求項１記載の電子時計用集積回路。
【請求項４】
前記出力ポートは、汎用ポート又は時計の精度を調整するための時計精度調整用基準クロック出力ポートであることを特徴とする請求項１乃至３のいずれか一に記載の電子時計用集積回路。
【請求項５】
前記出力ポートはモータ駆動信号を出力するためのモータ駆動信号出力ポートであり、前記仕様情報出力手段は、前記モータ駆動信号出力ポートから、モータ駆動信号を用いた前記仕様情報信号を出力することを特徴とする請求項１載の電子時計用集積回路。
【請求項６】
前記仕様情報出力手段は、前記モータ駆動信号出力ポートから、設定された仕様に応じたタイミングで発生するモータ駆動信号を前記仕様情報信号として出力することを特徴とする請求項５載の電子時計用集積回路。
【請求項７】
前記仕様情報出力手段は、前記仕様情報信号が直前に出力したモータ駆動信号と同相の識別パルス信号を含むか否かによって異なる仕様を表すことを特徴とする請求項５又は６記載の電子時計用集積回路。
【請求項８】
前記仕様情報出力手段は、システムリセット信号に応答して前記出力ポートから前記仕様情報信号を出力することを特徴とする請求項１乃至７のいずれか一に記載の電子時計用集積回路。
【請求項９】
少なくとも時刻表示機能を備え電子時計用集積回路を有する電子時計において、
前記電子時計用集積回路として請求項１乃至８のいずれか一に記載の電子時計用集積回路を用いて成ることを特徴とする電子時計。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１１−１３１２０（Ｐ２０１１−１３１２０Ａ）
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【出願番号】特願２００９−１５８２２０（Ｐ２００９−１５８２２０）
【出願日】平成２１年７月２日（２００９．７．２）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【出願日】平成２１年７月２日（２００９．７．２）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]