非可逆回路素子

【課題】小型化しても実装用の端子部分の強度に優れ、面実装性や電気的接続を損なわず、優れた挿入損失特性等の電気的特性を有する非可逆回路素子を提供することである。
【解決手段】
永久磁石を保持する第１ヨークと、フェライト部材に中心導体を備えた中心導体部と、前記中心導体部を実装しキャパシタンス素子を構成する電極パターンを備える多層基板と、前記多層基板を実装するプリント基板により構成され、前記プリント基板の前記多層基板を実装する第１主面の周縁には、前記第１ヨークを実装する第１電極パターンを備えた。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号に対して非可逆伝送特性を有する非可逆回路素子に関し、特に携帯電話等の移動体通信システムの中で使用され、一般にアイソレータやサーキュレータと呼ばれる非可逆回路素子に関する。
【背景技術】
【０００２】
数百ＭＨｚから十数ＧＨｚの周波数帯を利用した、携帯電話基地局や携帯電話の端末機等の移動体通信機器には、アイソレータやサーキュレータと呼ばれる非可逆回路素子が用いられている。移動体通信機器等の電力増幅器とアンテナとの間に配置される非可逆回路素子は、送信時における電力増幅器への不要信号の逆流防止、電力増幅器の負荷側のインピーダンスの安定化等を行うため、挿入損失特性、反射損失特性及びアイソレーション特性に優れていることが要求される。
【０００３】
このような非可逆回路素子として、従来から図１７に示す３端子対タイプのアイソレータが良く知られている。このアイソレータは、フェリ磁性体であるマイクロ波フェライトの一主面に、電気的絶縁状態で１２０°の交差角で配置された３つの中心導体Ｌ１，Ｌ２，Ｌ３を有する。以下マイクロ波フェライトと中心導体とでなる部分を中心導体部３０と呼ぶ。
各中心導体Ｌ１，Ｌ２，Ｌ３の一端はアースに接続され、他端には整合コンデンサＣ１〜Ｃ３が接続されている。各中心導体Ｌ１，Ｌ２，Ｌ３の何れか１つのポート（例えばＰ３）に終端抵抗Ｒｔが接続されている。マイクロ波フェライトの軸方向に、永久磁石（図示せず）からの直流磁界Ｈｄｃが印加される。
この非可逆回路素子は、ポートＰ１から入力した高周波信号をポートＰ２に伝送し、ポートＰ２から進入する反射波を終端抵抗Ｒｔで吸収してポートＰ１へ伝送するのを阻止するように機能し、もってアンテナのインピーダンス変動に伴う不要な反射波が電力増幅器等に逆進入するのを防止する。
【０００４】
最近、従来の３端子対アイソレータとは異なる等価回路で構成され、挿入損失特性及び反射特性に優れた２端子対タイプのアイソレータが注目されるようになった。例えば特許文献１に記載されているアイソレータは、２つの中心導体を具備し、２端子対アイソレータと呼ばれる。図１８はその基本構成の等価回路を示す。この２端子対アイソレータは、ポートＰ１とポートＰ２との間に電気的に接続された第一中心導体Ｌ１（第一インダクタンス素子）と、前記第一中心導体Ｌ１と電気的絶縁状態で交差して配置され、第二入出力ポートＰ２とアース電位との間に電気的に接続された第二中心導体Ｌ２（第二インダクタンス素子）と、前記ポートＰ１と前記ポートＰ２の間に電気的に接続され、前記第一中心導体Ｌ１と第一並列共振回路を構成する第一キャパシタンス素子Ｃ１と、抵抗素子Ｒと、前記ポートＰ２とアース電位の間に電気的に接続され、前記第二中心導体Ｌ２と第二並列共振回路を構成する第二キャパシタンス素子Ｃ２とを有する。
【０００５】
第一並列共振回路でアイソレーション特性（逆方向減衰特性）が最大となる周波数が設定され、第二並列共振回路で挿入損失特性が最小となる周波数が設定される。ポートＰ１からポートＰ２に高周波信号が伝搬する際には、ポートＰ１とポートＰ２との間の第一並列共振回路は共振しないが、第二並列共振回路が共振するため、伝送損失が少なく挿入損失特性に優れたものとなる。またポートＰ１とポートＰ２の間に接続された抵抗素子Ｒにより、ポートＰ２からポートＰ１に逆流する電流は吸収される。
【０００６】
この様な非可逆回路素子は様々な構造で実現されるが、その構成例として例えば特許文献２には端子電極をプリント基板で構成して面実装可能とした非可逆回路素子が開示されている。この非可逆回路素子は３端子対アイソレータを構成する。
図１９はアイソレータの構造の具体例を示す。なおこの展開図ではアイソレータの上下を逆にして示している。このアイソレータ１は、軟鉄等の強磁性体からなり磁気回路を構成する金属ケース（第１ヨーク１０ａ、第２ヨーク１０ｂ）と、永久磁石４０と、マイクロ波フェライトに中心導体が重ねられてなる中心導体部３０と、単板コンデンサＣや抵抗素子Ｒ、前記抵抗素子Ｒと接続される金属板５７と、前記単板コンデンサＣや抵抗素子Ｒと中心導体部３０と永久磁石４０などを収容する樹脂ケース５５と、入出力端子とグランド端子を含む端子部が形成されたプリント基板５を備える。
前記プリント基板５には単板コンデンサＣや抵抗素子Ｒ、第２ヨーク１０ｂが半田接続される。またマイクロ波フェライトに設けられた各中心導体は単板コンデンサＣ等と半田接続されている。
【０００７】
携帯電話を多機能化及び軽量化するために、その構成部品の小型化の要求は著しい。非可逆回路素子については、２．０ｍｍ×２．０ｍｍ×１．２ｍｍ程度まで小型・低背化が要求される。この為、プリント基板５は小面積であるとともに、厚みが薄いことが求められていた。
【０００８】
しかしながら、プリント基板５の厚みを薄くするほど、その強度が低下するとともに撓み易くなる。図１９に示すアイソレータでは、プリント基板５は第２ヨーク１０ｂに固着される。プリント基板５の中央部を含む領域は、第２ヨーク１０ｂの剛性によってその強度を保つが、入出力端子とグランド端子が形成された周辺部には平板コンデンサＣが接続されるのみである。平板コンデンサＣは通常脆い誘電体セラミックを主体として構成され、その厚みは薄く、外力に対してプリント基板５の強度を向上するには十分では無い。
このためアイソレータをプリント基板５に実装した後、プリント基板５に撓みなどの変形が生じた場合に、プリント基板５の周辺部がそれに倣って変形し、平板コンデンサＣが破壊したり、中心導体との接続が切断したりする場合があった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−８８７４３号
【特許文献２】特開平８−４６４０９号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従って、本発明の目的は、小型化しても実装用の端子部分の強度に優れ面実装性や電気的接続を損なわず、優れた挿入損失特性等の電気的特性を有する非可逆回路素子を提供することである。
【課題を解決するための手段】
【００１１】
本発明の非可逆回路素子は、永久磁石と、前記永久磁石を保持する第１ヨークと、フェライト部材に中心導体を備えた中心導体部と、前記中心導体部を実装しキャパシタンス素子を構成する電極パターンを備える多層基板と、前記多層基板を実装し端子部を備えたプリント基板により構成され、前記プリント基板の前記多層基板を実装する第１主面の周縁には、前記第１ヨークを実装する第１電極パターンを備えたことを特徴とする。
【００１２】
前記プリント基板は平面視が矩形状で構成するのが好ましく、第１主面の四隅のそれぞれに前記第１電極パターンを備えるのが好ましい。第１主面の周縁には高周波信号用の第２電極パターンを有し、前記第２電極パターンは前記第１電極パターンに挟まれて位置するのも好ましい。
対向する二側面側に第２電極パターンが設けられ、前記第２電極パターンを分ける様に、前記プリンド基板の第１主面において、その中央部を含む領域に第３電極パターンを備えるのが好ましい。前記第３電極パターンは前記第１電極パターンと共通の電極パターンであっても良い。前記第３電極パターンは前記プリント基板の第１主面に形成された窪み部５０に形成するのが好ましい。
【発明の効果】
【００１３】
本発明により、小型化しても、実装用の端子部分の強度に優れ面実装性や電気的接続を損なわず、優れた挿入損失特性等の電気的特性を有する非可逆回路素子が得られる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例による非可逆回路素子の構造を示す分解斜視図である。
【図２】本発明の実施例による非可逆回路素子に用いるプリント基板の斜視図である。
【図３】本発明の実施例による非可逆回路素子に用いるプリント基板の平面図である。
【図４】本発明の実施例による非可逆回路素子に用いるプリント基板の窪み部５０に第２ヨークを配置した状態を示す斜視図である。
【図５】本発明の実施例による非可逆回路素子におけるプリント基板への多層基板の実装構造を示す分解斜視図である。
【図６】本発明の実施例による非可逆回路素子に用いる多層基板の斜視図である。
【図７】本発明の実施例による非可逆回路素子に用いる多層基板の平面図である。
【図８】本発明の実施例による非可逆回路素子に用いる中心導体部の斜視図である。
【図９】本発明の実施例による非可逆回路素子に用いる中心導体部の平面図である。
【図１０】本発明の実施例による非可逆回路素子の斜視図である。
【図１１】本発明の実施例による非可逆回路素子に用いるプリント基板の集合基板の斜視図である。
【図１２】本発明の実施例による非可逆回路素子に用いるプリント基板の集合基板の部分拡大図である。
【図１３】本発明の実施例による非可逆回路素子の製造工程を説明する為の図である。
【図１４】本発明の実施例による非可逆回路素子の帯域外減衰量を示す周波数特性図である。
【図１５】本発明の実施例による非可逆回路素子の挿入損失と入力側Ｖ．Ｓ．Ｗ．Ｒを示す周波数特性図である。
【図１６】本発明の実施例による非可逆回路素子のアイソレーションと出力側Ｖ．Ｓ．Ｗ．Ｒを示す周波数特性図である。
【図１７】公知の非可逆回路素子の一例を示す等価回路を示す図である。
【図１８】公知の非可逆回路素子のその他の例を示す等価回路を示す図である。
【図１９】従来の非可逆回路素子を示す分解斜視図である。
【発明を実施するための形態】
【００１５】
以下本発明の非可逆回路素子について説明する。
図１は非可逆回路素子の内部構造を示す。
非可逆回路素子は、永久磁石４０と、前記永久磁石４０を保持する第１ヨーク１０ａと、マイクロ波フェライト（フェライト部材）に中心導体３１ａ〜３１ｆ、３２を備えた中心導体部３０と、前記中心導体部３０と抵抗素子Ｒを実装し、キャパシタンス素子を構成する電極パターンを備える多層基板２０と、前記多層基板を実装するプリント基板５と、プリント基板５に形成された窪み部５０に配置された第２ヨーク１０ｂにより構成され、前記プリント基板５の前記多層基板を実装する第１主面の周縁には、前記第１ヨークを実装する第１電極パターンを備える。また図示していないが、第１主面と対向する第２主面には実装用の端子部が設けられており、適宜第１電極パターン等と電気的に接続されている。
【００１６】
この非可逆回路素子は２端子対アイソレータであって、その等価回路の構成は図１８に示すものとほぼ同じであるので説明を省略するが、ポートＰ１とポートＰ２との間に電気的に接続された第一中心導体Ｌ１（第一インダクタンス素子）は、図１における電極パターン３１ａ〜３１ｆに対応し、ポートＰ２とアース電位との間に電気的に接続された第二中心導体Ｌ２（第二インダクタンス素子）は電極パターン３２と対応する。第一キャパシタンス素子Ｃ１と第二キャパシタンス素子Ｃ２とは多層基板２０に構成される。
【００１７】
図２はプリント基板５の斜視図であり、図３はプリント基板５の回路基板への実装面側の平面図である。多層基板２０が実装されるプリント基板５の第１主面には、複数の電極パターンが形成されるとともに、その中央部を含む領域には窪み部５０が形成されている。プリント基板５は方形板状に形成されており、前記窪み部５０は対向する二側面にまで及んだ溝状となっている。
窪み部５０の底部には第３電極パターンＧが設けられ、前記第３電極パターンＧを挟んで位置する部位であり第１主面の四隅には第１電極パターンＧ，ＮＣが形成され、第１電極パターンＧ，ＮＣに挟まれる位置に高周波信号用の第２電極パターンＰが設けられる。なお図中、符号Ｇが付与された各電極パターンはアース電位の電極パターンであり、符号ＮＣが付与された各電極パターンは他の電極パターンと電気的に接続されていない、所謂、浮き状態の電極パターンである。
【００１８】
プリント基板５の回路基板への実装面（第２主面）には、第１主面の第２電極パターンＰとビアホールＴＨ（図中黒丸で表示）を介して接続した第４電極パターンＰで構成される第１端子と、第１電極パターンＧ及び第３電極パターンＧとビアホールを介して接続した第５電極パターンＧで構成される第２端子が設けられている。
図４に示す様に、プリント基板５の窪み部５０には第２ヨーク１０ｂは矩形板状に形成された第２ヨーク１０ｂが配置される。前記第２ヨーク１０ｂは窪み部５０に設けられた第３電極パターンＧと半田接続される。窪み部５０の深さは第２ヨーク１０ｂの厚み以上に形成され、第２ヨーク１０ｂは窪み部５０の略全面を覆う程度の大きさとなっている。窪み部５０によりプリント基板５自体の強度が低下するものの、第２ヨーク１０ｂはＳＰＣＣ等の磁性金属材料にて形成される為、第２ヨーク１０ｂによって補強される。
【００１９】
図５に第１ヨーク１０ａと永久磁石４０を分離した状態での斜視図を示す。
プリント基板５にはその第１主面の略前面を覆うように多層基板２０が実装されるが、多層基板２０もまたプリント基板５と同様に方形板状に構成される。なおその大きさは、多層基板２０の下部に位置する第２ヨーク１０ｂの両端側が現れる様に、プリント基板５よりも外形を一回り小さく形成している。
【００２０】
図６は多層基板の斜視図であり、図７はプリント基板５と面する側の平面図である。多層基板２０のプリント基板５と面する側の第１主面には、高周波信号が入出力する第１電極パターン２２ａ，２２ｂを分ける様に、中央部を含む領域にアルファベットの“Ｈ”字状に第２電極パターン２３を備える。
多層基板２０の内部には、キャパシタンス素子Ｃ１，Ｃ２を構成する電極パターンが形成され、第１主面側の電極パターン２２ａ，２２ｂ，２３や第２主面に形成された電極パターン２１ａ〜２１ｅとビアホール（図中黒丸表示）を介して接続されるが、詳細な説明は省略する。
多層基板２０の第１電極パターン２２ａ，２２ｂは前記プリント基板５に設けられた第２電極パターンＰと半田接続され、多層基板２０の第２電極パターン２３は、第２ヨーク１０ｂとプリント基板５の第１電極パターンＧ（第１電極パターンＮＣ除く）とに半田接続される。
多層基板２０はセラミック材料やガラスエポキシ樹脂等によって構成することが出来、プリント基板５に設けられた各電極パターンと第２ヨーク１０ｂとに半田接続することで、プリント基板５は変形し難くなる。
【００２１】
図８は多層基板２０に実装される中心導体部３０の斜視図であり、図９は多層基板２０への実装側の平面図である。多層基板２０への実装側の第１主面には第１電極パターン３５ａ，３５ｂ，３６ａ，３６ｂが設けられ、対向する第２主面にはインダクタンス素子Ｌ１，Ｌ２を構成する中心導体用の電極パターン３１，３２が形成される。
第２主面に形成された中心導体用の電極パターン３１は電極パターン３２によって分割されて位置するが、電極パターン３２の下部であって中心導体部３０の内部に形成された電極パターンを介して接続されている。電極パターン３１の端部はそれぞれ第１電極パターン３５ａ，３５ｂとビアホール（図中黒丸表示）を介して接続し、電極パターン３２の端部はそれぞれ第１電極パターン３６ａ，３６ｂとビアホールを介して接続する。中心導体部３０は多層基板２０に実装されて、第１電極パターン３５ａ，３５ｂが多層基板２０の第２主面に設けられた第２電極パターン２１ａ、２１ｅと半田接続され、第１電極パターン３６ａ，３６ｂが多層基板２０の第２主面に設けられた第２電極パターン２１ａ、２１ｃと半田接続される。第２電極パターン２１ｂと２１ｃとの間に抵抗素子Ｒが実装される。なお本実施例では第２電極パターン２１ｄを利用していないが、多層基板２０内の電極パターンで形成されるキャパシタンス素子の容量値が不足する場合に、第２電極パターン２１ｃとの間にキャパシタンス素子を実装して容量値を増すことが出来る。
【００２２】
図１０は非可逆回路素子の斜視図である。第１ヨーク１０ａは永久磁石４０が取り付けられる天板と、前記永久磁石４０を囲う様に設けられた壁部を有する。第１ヨーク１０ａの天板と壁部は一体のＳＰＣＣ等の磁性金属板からなり、磁石形状と同じで平面視で方形あるいは矩形の天板部と、その四側面側から立設する壁部となるように加工されている。
対向する壁部の内の一対は、プリント基板５の第１電極パターンＧ，ＮＣと接続可能な様に、その端部が長く設けられている。第１ヨーク１０ａはプリント基板５に載置され、その壁部の端部を含む部分をプリント基板５の隅部に位置する第１電極パターンＧ，ＮＣと半田接続される。なお図１０では、背面に隠れた部位を除く３箇所の接続箇所について符号ｈｓとして示した。
磁気ヨークは容易に変形し難い金属材料で構成されるため、プリント基板５に設けられた電極パターンと半田接続することで、プリント基板５が変形し難くなる。特にプリント基板５の隅部は変形時に応力が集中し易い部分であるため、その４隅を磁気ヨークで保持することによって、小型化しても端子部において優れた強度を発揮し、面実装性や電気的接続を損なわず、もって優れた挿入損失特性等の電気的特性を有する非可逆回路素子が得られる。
なお、ヨークによる磁気シールド効果を増し、更に強度を増すように第１ヨーク１０ａと第２ヨーク１０ｂとの間を半田接続しても良い。ヨーク間を半田接続する場合は、中心導体に流れる高周波電流により誘起された電流がヨーク間に流れるループ電流を形成する場合がある。ループ電流による磁界が中心導体に流れる高周波電流へ影響を与える場合にはヨーク間の接続を一箇所として、ループ電流の発生を防ぐのが好ましい。
【実施例】
【００２３】
プリント基板５は、例えば平面視２ｍｍ×２ｍｍの範囲に収まる大きさに形成する。このように小さなプリント基板５を一枚毎に形成するのは実用的ではないので、複数のプリント基板を集合した状態のガラスエポキシ樹脂基板として形成される。以下この様な基板を集合基板１００と呼ぶ。
図１１に集合基板１００の斜視図を示す。破線で区画された各部分がプリント基板５となる。破線部分に対応するように適宜設けられた切断線３００によって個片に分割される。
【００２４】
図１２は集合基板１００の部分拡大図である。集合基板１００はプリント基板５の窪み部５０となる複数の溝を有する。集合基板１００は複数の層を積層してなるが、溝となる部分が抜かれ、その周囲に電極パターンＧ，ＮＣ，Ｐが設けられた第１基板と、窪み部５０の底部に位置する電極パターンＧが形成され、反対面には端子等となる電極パターンＧ，Ｐを備えた平板の第２基板を積層して構成される。
前記電極パターンＧ，ＮＣ，Ｐはフォトリソグラフィ法により高精度に形成することができる。具体的には、ガラスエポキシ樹脂基板の両面に形成された金属箔上に感光性レジストを塗布した後パターニング露光し、形成すべき電極パターン部分以外のレジスト膜を除去し、ケミカルエッチングにより金属箔を除去することにより形成する。残ったレジスト膜を除去した後、必要に応じて、防錆、半田付け性、電気的特性等を向上させるため、帯状導体パターンに変色防止処理や、Ｎｉ、Ａｕ、Ａｇ等の電気めっきを施す。
【００２５】
図１３は非可逆回路素子の組立て方法を説明するための図である。以下工程Ａ〜工程Ｆに分けて説明する。
先ず工程Ａにてプリント基板が４００個集合した集合基板１００を準備する。集合基板１００の外形は６０ｍｍ×６０ｍｍ×０．２ｍｍとした。またプリント基板の窪み部５０となる溝の深さは０．１ｍｍとしている。
集合基板１００の一面側にアセンブリテープ４００を貼付して一面側の略全面を覆った。アセンブリテープ４００は支持フィルムとして厚み１００μｍのポリイミドフィルムを備え、接着性を有する樹脂層として、厚み２０μｍの芳香族ポリエーテルアミドイミド接着剤を備えるものを用いた。アセンブリテープ４００と集合基板１００を重ね、温度２００℃、５Ｍｐａの圧力で１０秒間加圧して接着した。
【００２６】
次に工程Ｂにて集合基板１００の破線で示した部分を外形寸法が２ｍｍ×２ｍｍ×０．２ｍｍのプリント基板５となるようにカッティングソーで切断した。本実施例では切断手段としてカッティングソーを用いたが、ウォーター・ジェットやレーザを用いて切断・分割することも出来る。ここではアセンブリテープ４００を切断しない。このため、個片のプリント基板５は分割溝３１０を介して並んだ状態でアセンブリテープ４００に保持されている。
また、集合基板１００の外周縁も切断せず、繋がった状態で残す。これによって集合基板１００の取り扱いを容易とするとともに、個片化されたプリント基板５が以降の工程で集合基板１００から脱落するのを防いでいる。
更に洗浄、乾燥を経た集合基板１００を部品実装機のテーブルへ配置してアセンブリテープ４００側を吸着固定した。
【００２７】
集合基板１００の溝に半田ディスペンサにて半田ペーストが塗布され、そこに矩形板状の第２ヨーク１０ｂが配置される。第２ヨーク１０ｂの基材はＳＰＣＣで構成され、その表面に低電気抵抗の金属めっき（Ｎｉめっき、Ａｇめっき等）が施される。更に防錆処理される場合もある。金属めっきを含めた第２ヨーク１０ｂの厚みは９０μｍとした。
【００２８】
工程Ｃにて集合基板１００の電極パターンと第２ヨーク１０ｂに半田ペーストが塗布され、そこに矩形板状の多層基板２０が配置される。なおここでの半田ペーストの塗布は、工程Ｂにて行なっても構わない。
多層基板２０は複数層の誘電体シートが積層一体化されて構成されている。各誘電体シートには導電ペーストが印刷されて、電極パターンが形成されている。各誘電体シート上の電極パターンは、導電ペーストを充填したビアホールで電気的に接続されて第一キャパシタンス素子Ｃ１、第二キャパシタンス素子Ｃ２を構成する。
本実施例では多層基板２０をセラミック基板で構成した。誘電体シートに用いるセラミックは、Ａｇ等の導電ペーストと同時焼成できる低温焼結セラミックス（ＬＴＣＣ）が好ましい。環境上の観点から、鉛を含有しない低温焼結セラミックスが好ましい。多層基板２０が高いＱ値を有する低温焼結セラミックスからなる場合、Ａｇ、Ｃｕ、Ａｕ等の高導電率の金属を電極パターンに使用でき、極めて低損失の非可逆回路素子を構成できる。
使用した多層基板２０は、１．９ｍｍ×１．６ｍｍ×０．１８ｍｍ程度か、それ以下と小さいので、複数の多層基板６０が分割溝を介して連結したマザー多層基板を作製し、分割溝に沿って折って個々の多層基板６０に分離するのが好ましい。勿論、マザー多層基板に分割溝を設けず、ダイサーやレーザで切断しても良い。
【００２９】
更に工程Ｄにおいて、多層基板２０の電極パターンに半田ペーストを塗布し、中心導体部３０とキャパシタンス素子Ｃを実装した。使用した中心導体部３０の外形寸法は１．５ｍｍ×１．２ｍｍ×０．１６ｍｍである。
中心導体部３０はマイクロ波フェライトを基材とするが、永久磁石４０からの直流磁界に対して非可逆回路素子としての機能を果たす磁性体材料であれば良い。マイクロ波フェライトは好ましくはガーネット構造を有し、ＹＩＧ（イットリウム・鉄・ガーネット）等からなる。ＹＩＧのＹの一部をＣｄ，Ｃａ，Ｖ等で置換しても良く、Ｆｅの一部をＡｌ，Ｇａ等で置換しても良い。また使用周波数によっては、Ｎｉ系フェライトでも良い。
【００３０】
工程Ｅにて第１ヨーク１０ａがプリント基板５に実装される。本実施例では第１ヨーク１０ａの対向する一対の壁部の端部と半田塗布されたプリント基板５の第１電極パターンＧ，ＮＣとが重なる様に配置した。
第１ヨーク１０ａには永久磁石４０が貼り付けられており、中心導体部３０に直流磁界を印加する永久磁石４０は、ほぼ箱形状の第１ヨーク１０ａの内壁面に接着剤等により固定される。貼付には耐熱性のエポキシ系接着剤等が使用される。使用した永久磁石４０の外形寸法は１．７８ｍｍ×１．６７ｍｍ×０．３４ｍｍである。永久磁石４０は、安価でマイクロ波フェライト２０との温度特性の相性が良いフェライト磁石（ＳｒＯ・ｎＦｅ２Ｏ３）を用いるのが好ましい。フェライト磁石は、４２０ｍＴ以上の残留磁束密度Ｂｒ、及び３００ｋＡ／ｍ以上の保持力ｉＨｃを有するのが好ましい。なおＳｍ−Ｃｏ系磁石、Ｓｍ−Ｆｅ−Ｎ系磁石、Ｎｆ−Ｆｅ−Ｂ系磁石等の希土類磁石も使用できる。
第１ヨーク１０ａは第２ヨーク１０ｂと同様にＳＰＣＣで構成され、その表面に金属めっきが施されている。そのめっきを含む厚みは１００μｍである。
【００３１】
工程Ｆにて、第１ヨーク１０ａがプリント基板５に搭載された状態で、２５０℃で５分加熱してリフロー半田付けを行った。
ついでアセンブリテープ６０を引き剥がして非可逆回路素子を得た。この際に、プリント基板５にアセンブリテープの樹脂層が残らないことが好ましく、２００℃程度に加温した状態で剥離すれば、樹脂層の残留を防ぐことが出来る。なお、樹脂層が残留した場合でも溶剤等で容易に除去することが出来る。
【００３２】
得られた非可逆回路素子は外形寸法が２．０ｍｍ×２．０ｍｍ×１．２ｍｍ、周波数１９２０〜１９８０ＭＨｚに対応する。この非可逆回路素子について、帯域外減衰特性、挿入損失、アイソレーション、入力側及び出力側ＶＳＷＲをネットワーク・アナライザにより測定した。
【００３３】
図１４は帯域外減衰特性を、図１５は挿入損失特性と入力側ＶＳＷＲを、図１６はアイソレーション特性と入力側ＶＳＷＲを示すグラフである。実施例の非可逆回路素子は、各特性において要求される高周波特性を満足するものであることが分った。
【００３４】
また得られた非可逆回路素子について捻り試験を行った。
非可逆回路素子を１００ｍｍ×４０ｍｍの評価用プリント基板の中央部に配置し、評価用プリント基板に形成された５箇所のランドと非可逆回路素子の端子部とを共晶はんだではんだ付けした。評価用プリント基板の短手側の一端をネジ止め固定し、他端の一方側を変位自在なようにダンパーで固定して、他方側を自由端とし、非可逆回路素子が搭載される側にて、非可逆回路素子にθ＝１０°の捻りが生じるまでプリント基板の自由端に圧力を加えた。
試験後において、非可逆回路素子のプリント基板部分を実体顕微鏡にて拡大して目視にて確認したが、端子剥離やクラック等の破壊は生じていなかった。また試験後の非可逆回路素子を評価用プリント基板から取り外して高周波特性を評価したが、試験前後での特定変化は無かった。
【符号の説明】
【００３５】
５プリント基板
１０ａ第１ヨーク
１０ｂ第２ヨーク
２０多層基板
３０中心導体部
４０永久磁石
５０窪み部
１００集合基板
３００切断線
３１０分割溝
４００アセンブリテープ

【特許請求の範囲】
【請求項１】
永久磁石と、前記永久磁石を保持する第１ヨークと、フェライト部材に中心導体を備えた中心導体部と、前記中心導体部を実装しキャパシタンス素子を構成する電極パターンを備える多層基板と、前記多層基板を実装し端子部を備えたプリント基板により構成され、
前記プリント基板の前記多層基板を実装する第１主面の周縁に、前記第１ヨークを実装する第１電極パターンを備えたことを特徴とする非可逆回路素子。
【請求項２】
前記プリント基板は平面視が矩形状であって、第１主面の四隅のそれぞれに前記第１電極パターンを備えることを特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
第１主面の周縁には高周波信号用の第２電極パターンを有し、前記第２電極パターンは前記第１電極パターンに挟まれて位置することを特徴とする請求項２に記載の非可逆回路素子。
【請求項４】
対向する二側面側に第２電極パターンが設けられ、前記第２電極パターンを分ける様に、前記プリンド基板の第１主面において、その中央部を含む領域に第３電極パターンを備えることを特徴とする請求項３に記載の非可逆回路素子。
【請求項５】
前記プリント基板の第１主面に窪み部を有し、前記第３電極パターンを前記窪み部の底部に形成したことを特徴とする請求項４に記載の非可逆回路素子。

【図１】