高速半導体導波路位相シフタ
半導体導波路は、電気信号の制御の下にビームの経路内に進入させ、あるいはそこから取り去ることができる、電子または正孔の自由電荷を含む部分を備える。可動の電荷は、電気的制御の下で満たされるか、空乏化されてよいポテンシャル井戸から生じる。井戸が満たされると、電荷がビームの伝搬を速め、位相変化を持ち込む。井戸が空になると、ビームはさらに遅延を伴って伝搬する。本位相シフタは、ビームの非常に高速の変調を低電圧、かつ低電力回路を用いて可能にする。本デバイスは、標準のシリコン加工技術を用いて作製し、スプリッタ、振幅変調器を作製するためのコンバイナ、減衰器、および他の光デバイスなど他の光構成部品と集積化されてよい。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２００４年８月１６日に仮出願された、参照により本明細書にその全てが組み込まれる米国特許仮出願第６０／６０１，７２３号と、２００５年８月１５日に仮出願された、参照により本明細書にその全てが組み込まれる米国特許仮出願第１１／１６１，７４４号に基づき優先権を主張する。
本発明は、高速光通信、詳しくは、電気信号に従って光信号の位相を変化できる位相シフタ・デバイスに関する。
【背景技術】
【０００２】
光通信ではデータは、多くの場合光ビームの強度を変調することによって符号化される。そのような振幅変調は、光ビーム自身と、選択的に遅延された光ビームを結合させることによって達成されてよい。光ビームのコピーが、ｐラジアンの位相遅延を受け、元の光ビームと結合されると弱め合う干渉が生じ、最小の出力強度をもたらす。光ビームのコピーが位相の遅延を受けなければ、強め合う干渉が生じ、最大の出力をもたらす。電気信号の制御の下で光位相シフタ・デバイスは、データ・ストリームに従って光ビームを選択的に遅延させるように用いられ、それによってデータに従って出力光を振幅変調することが可能になる。
【特許文献１】米国特許仮出願第６０／６０１，７２３号
【特許文献２】米国特許仮出願第１１／１６１，７４４号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
種々のデバイスが、光ビームの強度を変調するために開発されている。ニオブ酸リチウム（ＬｉＮｂＯ３）光変調器は、速くでき、妥当な電圧要求を有しているが、偏光無依存でなく、駆動回路および光構成部品の集積化に向いてない。シリコン光学ベンチ構成部品（ｂｅｎｃｈ ｃｏｍｐｏｎｅｎｔ）としても知られている集積化ドープ・シリカ導波路は、偏光無依存で、高い集積度を提供するが、最高のスイッチング速度がたかだか１ＭＨｚの範囲内である。半導体光変調器（ＩｎＰまたはＧａＡｓ）は、帯域幅４０ＧＨｚを有することもできるが、偏光無依存で、多チャネルおよび他の構成部品の広範囲な集積化は、この技術で容易には達成されない。シリカ中に埋め込まれたシリコン光導波路からなるシリコン光変調器は、広範囲な集積化が可能であるが、高い動作電圧か大きなデバイスを必要とするので、今までの設計では、単位電圧および長さ当たりの段階の変化はむしろ低いものがある。現存の設計では、例えば一様なキャリア濃度を保つためにデバイスを通して継続的な電流の流れがあるＰ−Ｉ−Ｎデバイスなど高水準の静止電力の消費もある。
【課題を解決するための手段】
【０００４】
本発明によるデバイスの例示的実施形態では、半導体導波路が、光ビームの経路内に、選択的に光ビームに遅延をかけるために電気信号の制御の下で自由電荷キャリアを充満させたり空乏化させることができる少なくとも１つの領域を含む。少なくとも１つの領域がキャリアで満たされている場合、キャリアがビーム伝搬を速め、それによって光ビームは最小の遅延を受ける。しかし、少なくとも１つの領域が自由電荷キャリアが空である場合は、光ビーム伝搬はさらに遅れ、したがって最小の遅延状態と比較して位相シフトされる。少なくとも１つの領域が、１つまたは複数の導波路の部分を中程度にドープすることによって形成される。逆バイアスが領域に近接するＰＮ接合に印加されると、少なくとも１つの領域が自由電荷キャリアを空乏化される。逆バイアスを取り除くことにより自由電荷キャリアを領域に再び満たすことが可能になる。自由電荷キャリアは、電子または正孔であるように選択されてよい。
【０００５】
有利なことに、本発明による位相シフタ・デバイスは、高速で、低い光損失を有し、かつ低電圧と低電力消費で、広い範囲にわたって光ビームの位相を変調できる。さらに有利なことに、本発明によるデバイスは、直交偏光された光ビームを同じか異なるレートで変調するように容易に設計可能である。本発明のデバイスは、導波路、スプリッタ、コンバイナおよび集積回路など他の構成部品と共に集積化するのに向いており、実用的で、信頼できる、また費用効率の高い製造方法を用いて製造することができる。
【０００６】
本発明による位相シフト・デバイス１００の例示的実施形態が、図１に断面図、図２に平面図で図示されている。図示されている例示的デバイスは、シリカ（ＳｉＯ２）のバッファ層１２０上にシリコン・リブ導波路１１０を用いる。リブ１０５は、シリコン・リブ導波路１１０の上面上に形成される。
【発明を実施するための最良の形態】
【０００７】
図１および２に図示されたように、シリコン・リブ導波路１１０は、高濃度にＮ型ドープされた内部領域１１４を取り囲む高濃度にＰ型ドープされた外側領域１１２および底部領域１１３を有する。高濃度Ｐ型ドープ外側領域１１２は、高濃度Ｐ型ドープ底部領域１１３まで下方に延在するが、高濃度Ｎ型ドープ内部領域１１４は、シリコン導波路１１０中へ下方に部分的に延在する。接点が、以下にさらに十分説明されるように、それらの両端に電圧を印加可能とするように領域１１２および１１４に対し設けられる。リーク電流を防止するために、好ましくは高濃度ドープ領域１１２および１１４が、互いに直接接触しないように狭いギャップによって分離される。
【０００８】
図１に図示されたように、高濃度Ｎドープ領域１１４は、ドープされた領域１１５ａ、１１５ｂを取り囲み、それらの領域は、一般にリブ１０５の下にあるコア領域１１６によって分離されている。図示された例示的実施形態では、領域１１５ａ、１１５ｂは、中程度の濃度にＰ型ドープされており、さらに十分以下で説明される。高濃度ドープ領域１１２、１１４とは違って、領域１１５ａ、１１５ｂは、電気接点を備えず、したがって外部電気接点を作らない。高濃度Ｎドープ領域１１４、中程度のＰドープ領域１１５ａ、１１５ｂおよびコア領域１１６は、領域１１８の上に位置する。リブ１０５、コア領域１１６および領域１１８は、好ましくはアン・ドープか、ごくわずかドープされる。図２に図示されたように、「光学モード」１５０とも呼ばれる光ビームの経路の断面は、最初、領域１１５ａ、１１５ｂおよび１１６に制限され、おそらく部分的に上のリブ１０５と、下の領域１１８内に延在することになる。光学モード１５０は、部分的に高濃度ドープ領域中の限られた範囲にも延在することがある。光学モード１５０の形状は、リブ１０５の幅と高さを含めて主に導波路の形状によって決まる。光学モードが伝搬する速度は、そこを通って伝搬する領域内の自由キャリアの濃度と共に変化することになる。
【０００９】
ＰとＮ領域１１２と１１４の間のＰＮ接合は、少なくとも部分的に光学モード１５０内に位置する領域１１５ａと１１５ｂからキャリアを取り除き、あるいはそこにキャリアを追加することを可能にする。コア領域１１６の両側の中程度ドープ領域１１５ａ、１１５ｂが、自由キャリアを集めるポテンシャル井戸を提供する。ＰＮ接合の間に逆バイアスが印加されていないと、これらのポテンシャル井戸が、キャリア、この実施形態では正孔で満たされる。その結果、デバイスを通過する光ビームが、最小の遅延を受ける。逆バイアスが印加され、つまりＮドープ領域１１４が、Ｐドープ領域１１２と１１３より高いポテンシャルであると、キャリアが領域１１５ａ、１１５ｂの中から空乏化される。その結果、デバイスを通過する光ビームが、より大きな遅延を受け、したがって最小遅延状態と比較して位相シフトされる。
【００１０】
図１および２の例示的デバイスの様々なフィーチャの最適の寸法は、いろいろ考慮することによって決まることになる。例えば以下に説明されるように、井戸領域１１５ａと１１５ｂの幅は、キャリア領域を空乏化するのに必要な逆バイアス電圧に影響することになる。一例示的実施形態では、領域１１５ａ、１１５ｂは、約０．０８μｍ幅である。領域１１４および１１５ａ、１１５ｂは、それらの底がシリカ層１２０の上に約０．７μｍを有して、約０．３μｍ深さである。リブ１０５の幅は約０．５μｍであり、デバイス１００の長さは約１．０ｍｍである。
【００１１】
井戸領域１１５ａ、１１５ｂの導波路コアからの最適な間隔は、競合することの検討結果に従う。井戸が光学モード１５０に近付けば近付く程、光学モードのテールが、いっそう領域１１４内の高濃度ドープに重なることになり、また、より多くの吸収ロスがあることになる。井戸がコアからさらに離れて移動すればする程、伝搬の速度に対してそれだけ影響が小さくなる。一例示的実施形態では、各井戸１１５ａ、１１５ｂの端部は、リブ１０５の近接端部、リブのフットプリントの内側か、フットプリントの外側の０．１μｍ以内にある。井戸領域１１５ａ、１１５ｂと高濃度ドープ領域１１４の縦の高さは、埋め込みｐ型層１１３が井戸の静電的制御を保持することを可能にしながら、光学モード１５０と十分に重なるのを可能にするように約０．１〜１μｍに選択される。
【００１２】
前述した寸法に加えて、本発明によるデバイスを設計する際に他に考慮することは、自由キャリアの選択とそれらの濃度である。前述した実施形態では、自由キャリアとして正孔が用いられたが、電子か正孔が用いられてよい。電子が自由キャリアであるように設計されている場合、種々の領域（１１２、１１４、１１５ａ、ｂ）のドープ極性は、逆転される必要がある。より高濃度ドープ・レベルでは、井戸の空乏化によって起こる位相の変化が、それだけ顕著になる。しかし、ドープ濃度を増加させると、キャリアの空乏化を達成するのにより高い電圧を必要とすることになり、また導波路内で吸収損失を増加させることになる。正孔濃度の増加では、吸収での変化が、屈折率の変化より大きい、一方電子では、両パラメータがほぼ同じ比率で増加する。
【００１３】
ｐラジアンの位相シフトを達成するのに必要な導波路の長さを、Ｌｐと称す。これから、自由キャリア濃度によって決まる長さ当たりの吸収損失Δａを用いて、ΔａＬｐの全吸収損失を得る。光学モード導波路を横切る均一な自由キャリア・プロファイルに対して、これらのパラメータのための例示の値が、自由キャリアとして正孔と電子について表１に示されている。
【表１】
【００１４】
表１に記載された値は、自由キャリアとして正孔を用いると、電子を用いたときよりｐラジアンの位相変化に必要な長さが短いことも、その長さで生じる吸収が小さいことも示す。さらに、長さがより長く、またドープ濃度がより低くなると、正孔に対する位相変化と吸収の間はトレイド・オフで改善する。本発明による例示的デバイスは表１に記載された値を超えて広い範囲のドープ濃度を有してよい（例えば１０１６から１０１９ｉｏｎｓ／ｃｍ３）。
【００１５】
上に示された濃度にドープされたポテンシャル井戸は、妥当な例えば、４０ｖｏｌｔまたはそれ未満の逆バイアス電圧を用いて容易に空乏化されてよい。ドープ濃度Ｎで幅Ｗの範囲を空乏化するのに必要な電圧は、約ｑＮＷ２／２ｅであり、ここでｅはシリコンの誘電率、ｑは電子電荷である。例えば、ドープ濃度１０１８ｃｍ−３で、幅０．０８μｍに対し必要な電圧は、約５Ｖである。
【００１６】
図３Ａおよび３Ｂは、高濃度Ｎドープ領域（１１４）とポテンシャル井戸（１１５ａ、１１５ｂ）を含めて、本発明による例示的デバイスの中央部分のポテンシャル図を図示している。縦軸は、静電ポテンシャルであり、２つの横軸はミクロン寸法で、左から右と、後から前の位置である。デバイスの底は、前に向いており、デバイスの頂部（リブ領域）は部分的に隠されている。図３Ａのポテンシャル図は、バイアスが印加されてない場合のポテンシャルを示す。２つのＮ＋領域（１１４）が、左と右の高いポテンシャル領域に一致するのに対し、高濃度Ｐドープ領域（１１３）は、最低のポテンシャル領域に一致する。井戸領域（１１５ａ、１１５ｂ）は、中央の両側、Ｎ＋領域（１１４）の内側および下方のポテンシャル・ディップに一致する。逆バイアスが印加された場合、図３Ｂに図示されたように、中央領域が背後に対して上昇し、ディップは平坦になり、正孔は追い出される。
【００１７】
本発明による位相シフタ・デバイスは非常に高速にできる。キャリアは、約Ｌ／ｖｓａｔの時間内にポテンシャル井戸に到達でき、ここでｖｓａｔは、飽和速度であり、Ｌは領域１１５ａ、１１５ｂと近くの高濃度ドープ層１１３の間の間隔である。したがって、ポテンシャル井戸を満たし、あるいは空乏化するための時間は、約数ピコ秒である。
【００１８】
スイッチング事象当たりのエネルギーは、約ＶΔＱ、ここでΔＱは、移動される全電荷である。したがって、１ＧＨｚで５Ｖの逆バイアス電圧を用いて動作する、前述の寸法を有する例示のデバイスによって消費される電力は、約２５ｍＷである。本発明のデバイスの特徴は、接合が、逆バイアスか、ノー・バイアスであることである。これは、オン状態では順方向バイアスで動作され、それによって相当の電流が生じる一般に見られるＰ−Ｉ−Ｎデバイスとは異なる。本発明のデバイスでは、オン状態で（逆バイアス）も、オフ状態（無電圧）も電流は流れず、ただ２つの状態間の遷移の間に流れる。
【００１９】
例示的位相シフタ・デバイスの電気的シミュレーションの結果が、図３Ｃにグラフで図示されている。シミュレーションでは、逆バイアスのパルスがデバイスに印加され、次いで取り除かれる。上の軌跡は、パルスの立ち上がりエッジでデバイスに流れ込む電流を示すのに対して、下の軌跡はパルスの立ち下がりエッジでデバイスの中から外へ流れる電流を示す。シミュレーションは、前述した予測結果を支持する。オンとオフの過渡電流共に１ｎｓより相当短い間に終わり、過渡応答当たりのエネルギーは、約１０ｐＪである。
【００２０】
表１の位相シフトおよび吸収は、光学モード内の一様な自由キャリアに対して求められた。図１のデバイスでは、光ビームは一様なキャリア濃度に出会うことはないことになる。むしろキャリアおよびキャリア濃度の変化が、井戸内に局在化される傾向があることになり、誘起された屈折率と吸収損失の変化はある程度、偏光依存である。制御された、部分的なポテンシャル井戸（１１５ａ、１１５ｂ）の導波路コア（１１６）との重なりがある。位相シフトと吸収は、自由キャリアの光学モードとの重なりの量に比例し同様に高いことになる。
【００２１】
本発明のデバイスを通る垂直および水平偏光した光の伝搬が、導波路の特性とドーピングを調整することによって同様にあるいは異なるように調整されてよい。図１の実施形態の例示の両側井戸構造では、水平偏光した光が、垂直偏光した光より大きな位相シフトを受けることになる。したがって井戸のフィリング（ｆｉｌｌｉｎｇ）の程度により水平偏光した光に対し１８０°位相シフトを生ずるように調整されてよい（および遅延されなかった分離されたビームと混合された場合、ほぼ完全にキャンセルされる）、一方垂直偏光した光は小さな位相シフトで伝搬することになる（および、したがって、その分離されたビームと混合された場合、完全にキャンセルされないことになる）。さらに対照的な井戸構造が、例えばコアの左右と同様に上下にも井戸を伴って使用された場合（例えば図６Ｃを参照のこと）、両方向の偏光が同程度にシフトされることになる。水平方向と垂直方向に於ける重なりの程度を調整することによって、水平に偏光した光と垂直に偏光した光の間の位相差が意のままに調整されてよい。
【００２２】
図１の例示的実施形態では、リブ１０５の高さを増加すると、説明した例示的導波路寸法に対し、一般に、ＴＥ（ｔｒａｎｓｖｅｒｓｅ ｅｌｅｃｔｒｉｃ）モードよりＴＭモード（ｔｒａｎｓｖｅｒｓｅ ｍａｇｎｅｔｉｃ）を遅くする傾向があることになる。一般にＴＥおよびＴＭ偏光は、導波路寸法つまり形状を変えることよって異なって影響され、高くない広い幅の導波路はＴＥ偏光を遅くし（高いＴＥ実効屈折率）、ＴＭを速める（低いＴＭ屈折率）のに対し、高い狭い幅の構造は逆の影響があることになる。無歪みの正方形導波路はＴＭおよびＴＥ偏光に対し同じ実効屈折率を有することになる。リブ構造は、この一般的ルールに従うが、構造がさらに複雑なので影響は少し明白でない。ドープ領域１１５ａ、１１５ｂの光学モード１５０との重なりは、光学モード内のキャリア濃度の変化の関数として、各偏光に対する実効屈折率の変化に影響する。リブ導波路とドーピング・プロファイルを適切に変更することによって、デバイス応答の偏光依存が、最小化され、あるいは最大化されてよい。
【００２３】
次に、本発明によるデバイス５００を形成する例示的方法が、図４Ａから４Ｄを参照して説明されることになる。
図４Ａでは、リブ５０５が、シリカなどの絶縁基板５２０の上に配置されたシリコン５１０の層の上面上に形成される。リブ５０５は、シリコン加工で一般に用いられる誘電体材料製のハード・マスク５２５を使用してパターン化される。誘電体ハード・マスク５２５は、リブ５０５が形成された後も所定の位置に残され、以下に説明される後続の側壁形成のためのテンプレートとして働く。
【００２４】
シリコン層５１０は、その底に沿った所以外はアン・ドープかごくわずかドープされ、その底は高濃度のＰ型ドーパントで形成された導電層５３０が配置される。ドーパントは、当業者には良く知られたイオン注入または別の方法によって導入されてよい。
【００２５】
次いで、第２誘電体がデバイス上に堆積され、そしてエッチングされる。第２誘電体の材料は、ハード・マスク５２５に使用された第１誘電体を取り除かずに選択的にエッチング可能であるように選択される。例えば、第１誘電体は窒化ケイ素（Ｓｉ３Ｎ４）でよく、第２誘電体は二酸化ケイ素（ＳｉＯ２）でよい。エッチングは、第２誘電体が、デバイスの水平表面から除去されているが、リブ５０５の垂直側面上には残っているときに停止される。図４Ｂに図示されたように、それによって、第２誘電体で作られた側壁５３５が、リブ５０５の両側面上に形成される。側壁５３５は、少なくとも部分的にハード・マスク５２５の垂直面まで上に延在しても、しなくてもよい。
【００２６】
側壁５３５が形成された後、Ｐ型ドーパント・イオンが中程度の注入量にイオン注入され、Ｐ型領域５４０を作製する。好ましくは、得られたＰ型領域５４０のドーパント・イオン濃度は、約１０１７から１０１８ｉｏｎｓ／ｃｍ３である。誘電体ハード・マスク５２５と側壁５３５は、リブ５０５に対してＰ型領域５４０の横配置を指定する側壁５３５の厚さによって、Ｐ型ドーパント・イオンを導波路のコアから排除する。
【００２７】
導波路コアに隣接する領域５４０の部分は、図２の例示的デバイスの前述した無接点（ｕｎｃｏｎｔａｃｔｅｄ）Ｐドープ領域１１５ａ、１１５ｂに一致する。ドーパント・イオン注入の横方向散乱、ならびにドーパントの拡散のせいで、領域５４０（また、したがって１１５ａ、１１５ｂ）が、横方向、ならびに、おそらくリブ１０５の下の領域に広がっている可能性がある。側壁５３５の幅、ドーパント・イオン注入およびアニーリング処方が、ドープ領域５４０と光学モードとの所望の重なりを得るために調整されてよい。
【００２８】
側壁５３５の幅は、前述した側壁形成の手順を用いてフィルム厚さのほんの端数以内まで制御可能である。これは、リソグラフィの許容誤差よりはるかによく、優れた横方向位置の制御を可能にする。この技法を用いると、自由キャリアの無接点ドープ領域（図２の領域１１５ａ、１１５ｂ）は、約０．１μｍの幅に、約０．０１μｍより良い制御で、約０．５μｍより精密なリソグラフィ・フィーチャを必要とせずに作製することができる。
【００２９】
前述した側壁形成手順が、第１側壁の形成手順内より大きな厚さに適用される第２誘電体で繰り返される。次いで第２誘電体が、デバイスの水平表面からエッチング除去され、図４Ｃに図示されたように第２組の側壁５４５が形成され、その第２側壁５４５は第１側壁５３５より幅が広い。側壁５４５は、側壁５３５の上に形成されても、側壁５４５が形成される前に側壁５３５が除去されてもよい。
【００３０】
次いでイオン注入用マスク５５０が適用され、Ｎ型ドーパント・イオンが、高い濃度でイオン注入されＮドープ領域５５５を形成する（図１の領域１１４に相当する）。側壁５４５の厚さが大きいことで、得られたＮ型領域５５５が、導波路コアからさらに離れて形成されるようになり、それによって導波路コア内の静電損失を最小限にする。
【００３１】
次いで図４Ｄに図示されたように、さらなるイオン注入用マスク５６０が適用され、Ｐ型ドーパントが高い濃度でイオン注入され領域５６５を形成し、この領域は埋め込まれたＰ型導電層５３０まで下に延在させる。その結果が、図１に図示されたような構造を有するデバイスである。
【００３２】
次いでデバイスは周知の技術を用いて完成することができる。誘電体層がデバイスを覆うために用いられ、ビア・ホールが、金属配線が高濃度ドープＮ型層およびＰ型層と接点形成するために必要とされるその誘電体中に作製されてよい。金属層が堆積され、パターン化され、標準的な加工方法を用いて必要な配線を作製する。
【００３３】
図２に図示されたように、本発明の例示的位相シフタ・デバイス１００は、デバイス１００を形成するために導波路に選択的にドープすることによって、半導体導波路１０１の長さの一部分全体に実装することができる。したがって、例えば、半導体導波路の長さ沿って直列に配置された多数位相シフタ・デバイスや、単一のシリコン層上に位相シフタを有する並列の多数導波路を含めて、種々の構成により形成されてよい。
【００３４】
本発明が、特定のプロセス・フローに関して図示され、説明されたが、多くの別の類似プロセス・フローが、実質的に同様の構造を達成するのに用いられてよく、あるいは本発明の範囲から逸脱せずに用いられてよいことを理解されたい。
【００３５】
本発明の例示的実施形態が、シリコン導波路ならびにシリコンと両立できる誘電体と金属に関して図示され、説明されたが、本発明の範囲から逸脱せずに任意の半導体材料システムが用いられてよいことを理解されたい。
【００３６】
さらに、本発明が、シリコン・オン・インシュレータ（ＳＯＩ）基板の実施形態に関して図示され、説明されたが、本発明の範囲を逸脱することなく、通常のシリコン基板が使用されてもよい。その基板は誘電体材料で覆われることになり、次いで通常の誘電体パターン化および選択エピタキシャル横方向成長（ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ，ＥＬＯ）プロセスが、誘電体層の上に単結晶シリコン導波路を作製するために用いられてよい。そのような実施形態が、図５に図示されている。
【００３７】
図５の実施形態では、シリコン基板６１０がシリカ層６２０で覆われる。穴がシリカ中に形成され、選択エピタキシャル横方向成長（ＥＬＯ）によって、シリコン・リブ６０５が、穴を貫通して上に成長され、さらに横方向に外に向かって成長される６２５。化学機械研磨が、必要に応じてシリコン導波路の上面を平坦化するために用いられてよい。図１の実施形態の領域１１２と１１４に相当する高濃度Ｐドープ領域６１２と高濃度Ｎドープ領域６１４が、通常のイオン注入とアニーリングのプロセスによってシリコン層６２５内に形成される。Ｐドープ領域６１５ａ、６１５ｂは、高濃度ドープＰおよびＮ領域６１２と６１４の逆バイアスによって空乏化される自由キャリアの井戸をもたらす。光学モードは、６５０として図示されている。
【００３８】
他の実施形態のように、電子が正孔の代わりに自由キャリアとして用いられ、デバイスのドープ極性が逆転されてよい。さらには、本発明は単結晶シリコン導波路に関して図示され、説明されたが、本発明の範囲を逸脱せずにポリシリコンまたはアモルファス・シリコン導波路が使用されてもよい。
【００３９】
本発明は、導波路コアの両側に２つの井戸（例えば１１５ａ、１１５ｂ）を有するドーピング・プロファイルに関して図示され、説明されたが、本発明の範囲を逸脱せずに、ポテンシャル井戸が外部電極の制御の下で空にされ、あるいは満たされることになる、ポテンシャル井戸の導波路との部分的あるいは完全な重なりを可能にする任意のドーピング・プロファイルが用いられてよいことを理解されたい。例えば、導波路コアに重なる単一の中央井戸が使用されてもよい。そのような実施形態が、図６Ａに図示されており、単一中央井戸７１５が、実質的に導波路コアと重なっている。図６Ｂは、導波路コアと重なる「Ｔ」字の縦部分（つまり凸縁）を伴ってＴ字型にされた単一中央井戸７１５を有する位相シフト・デバイスのまた別の例示的実施形態を図示している。
【００４０】
図６Ｃは、導波路コアの左右に井戸７１５ａと７１５ｂ、また導波路コアの上下に７１５ｃと７１５ｄを伴う４井戸プロファイルを有する例示的実施形態を図示している。
Ｎが２以上であり、その数で井戸が導波路コアを取り囲むＮ井戸プロファイルを有する例示的デバイスは、本発明の範囲内である。
【００４１】
図７は、ギャップが高濃度Ｐドープ底部領域１１３内に設けられる図１の実施形態の変更形態を図示している。ギャップは、ポテンシャル井戸１１５ａ、１１５ｂへ、またポテンシャル井戸からの自由キャリアの移動を最小限にさせながら導波路を通過する光ビームの吸収を減少させる。図７の例示的デバイスでは、領域１１５ａと１１５ｂは約０．０８μｍ幅である。シリコン層１１０の厚さ（リブ１０５なしで）は約０．２μｍである。領域１１４、１１５ａおよび１１５ｂの深さは約０．０８μｍである。
【００４２】
本発明の位相シフタ・デバイスは、変調器を作製するために他の構成部品と結合されてよい。図８は、分離されたビームの一アーム中に位相シフト・デバイス１２を使用する典型的な変調器１０のブロック図を示す。スプリッタ１４が、入射ビームを２つのアームに分離し、その１つは、それと共にイン・ラインに位相シフタ・デバイス１２を有し、位相シフタは選択的にビームのそれぞれの部分を位相シフトにかける。他方のアームは、位相シフト・デバイスを含まず、名目上は位相シフトを持ち込まない。２つのアームの位相シフトされたビームおよび位相シフトされないビームが、コンバイナ１６によって結合され、変調器１０から出力される。位相シフト・アーム中のビームが、ｐラジアン位相シフトされると、そのビームは他方のアームのビームと弱め合って干渉し、出力がないか、出力がほとんどないことになる。ビームが位相シフトされないと、そのビームは強め合って干渉し、導波路でのカップリングによる避けられない損失ならびに導波路と位相シフト・デバイス内の伝搬損失は別として入射ビームのほとんど完全な複製が出力の所に現われることになる。
【００４３】
任意選択で、ヌル位相シフタ２２が、変調器１０の位相シフトされないアーム中に含まれてよい。ヌル位相シフタ２２は、好ましくは位相シフタ１２の複製であるが、その位相シフタは、そこを通る遅延が最小化される動作状態におかれる。それ故、位相シフタ１２が遅延を持ち込むように作動されないと、２つのアームは、同じ伝搬遅延と損失を受け、したがって最大化した強め合う再結合になる。
【００４４】
前述した実施形態は、本発明の用途を表現し得るほんのわずかな実行可能な特定の実施形態の例示であることを理解されたい。本発明の趣旨と範囲を逸脱せずに多くの、また変更した他の構成が当業者によって為されてよい。
【図面の簡単な説明】
【００４５】
【図１】本発明による位相シフタ・デバイスの例示的実施形態の断面図である。
【図２】図１の位相シフタ・デバイスの平面図である。
【図３Ａ】本発明の例示的デバイスの中央部分を横切る静電ポテンシャルのシミュレーション結果のポテンシャル図であり、それぞれ逆バイアスが印加されてない状態と、逆バイアスが印加された状態である。
【図３Ｂ】本発明の例示的デバイスの中央部分を横切る静電ポテンシャルのシミュレーション結果のポテンシャル図であり、それぞれ逆バイアスが印加されてない状態と、逆バイアスが印加された状態である。
【図３Ｃ】シミュレーションによって予測された、本発明の例示的位相シフタ・デバイスの動作速度の図である。
【図４Ａ】本発明による例示的位相シフタ・デバイスを作製する例示的プロセス・フローの概略図である。
【図４Ｂ】本発明による例示的位相シフタ・デバイスを作製する例示的プロセス・フローの概略図である。
【図４Ｃ】本発明による例示的位相シフタ・デバイスを作製する例示的プロセス・フローの概略図である。
【図４Ｄ】本発明による例示的位相シフタ・デバイスを作製する例示的プロセス・フローの概略図である。
【図５】本発明による位相シフタ・デバイスのさらなる例示的実施形態の断面図である。
【図６Ａ】種々の空乏井戸構成を有する本発明による位相シフタ・デバイスのさらなる例示的実施形態の図である。
【図６Ｂ】種々の空乏井戸構成を有する本発明による位相シフタ・デバイスのさらなる例示的実施形態の図である。
【図６Ｃ】種々の空乏井戸構成を有する本発明による位相シフタ・デバイスのさらなる例示的実施形態の図である。
【図７】本発明による位相シフタ・デバイスのさらなる例示的実施形態の断面図である。
【図８】位相シフタ・デバイスと任意選択のヌル位相シフタを組み込んだ典型的な変調器の概略図である。
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２００４年８月１６日に仮出願された、参照により本明細書にその全てが組み込まれる米国特許仮出願第６０／６０１，７２３号と、２００５年８月１５日に仮出願された、参照により本明細書にその全てが組み込まれる米国特許仮出願第１１／１６１，７４４号に基づき優先権を主張する。
本発明は、高速光通信、詳しくは、電気信号に従って光信号の位相を変化できる位相シフタ・デバイスに関する。
【背景技術】
【０００２】
光通信ではデータは、多くの場合光ビームの強度を変調することによって符号化される。そのような振幅変調は、光ビーム自身と、選択的に遅延された光ビームを結合させることによって達成されてよい。光ビームのコピーが、ｐラジアンの位相遅延を受け、元の光ビームと結合されると弱め合う干渉が生じ、最小の出力強度をもたらす。光ビームのコピーが位相の遅延を受けなければ、強め合う干渉が生じ、最大の出力をもたらす。電気信号の制御の下で光位相シフタ・デバイスは、データ・ストリームに従って光ビームを選択的に遅延させるように用いられ、それによってデータに従って出力光を振幅変調することが可能になる。
【特許文献１】米国特許仮出願第６０／６０１，７２３号
【特許文献２】米国特許仮出願第１１／１６１，７４４号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
種々のデバイスが、光ビームの強度を変調するために開発されている。ニオブ酸リチウム（ＬｉＮｂＯ３）光変調器は、速くでき、妥当な電圧要求を有しているが、偏光無依存でなく、駆動回路および光構成部品の集積化に向いてない。シリコン光学ベンチ構成部品（ｂｅｎｃｈ ｃｏｍｐｏｎｅｎｔ）としても知られている集積化ドープ・シリカ導波路は、偏光無依存で、高い集積度を提供するが、最高のスイッチング速度がたかだか１ＭＨｚの範囲内である。半導体光変調器（ＩｎＰまたはＧａＡｓ）は、帯域幅４０ＧＨｚを有することもできるが、偏光無依存で、多チャネルおよび他の構成部品の広範囲な集積化は、この技術で容易には達成されない。シリカ中に埋め込まれたシリコン光導波路からなるシリコン光変調器は、広範囲な集積化が可能であるが、高い動作電圧か大きなデバイスを必要とするので、今までの設計では、単位電圧および長さ当たりの段階の変化はむしろ低いものがある。現存の設計では、例えば一様なキャリア濃度を保つためにデバイスを通して継続的な電流の流れがあるＰ−Ｉ−Ｎデバイスなど高水準の静止電力の消費もある。
【課題を解決するための手段】
【０００４】
本発明によるデバイスの例示的実施形態では、半導体導波路が、光ビームの経路内に、選択的に光ビームに遅延をかけるために電気信号の制御の下で自由電荷キャリアを充満させたり空乏化させることができる少なくとも１つの領域を含む。少なくとも１つの領域がキャリアで満たされている場合、キャリアがビーム伝搬を速め、それによって光ビームは最小の遅延を受ける。しかし、少なくとも１つの領域が自由電荷キャリアが空である場合は、光ビーム伝搬はさらに遅れ、したがって最小の遅延状態と比較して位相シフトされる。少なくとも１つの領域が、１つまたは複数の導波路の部分を中程度にドープすることによって形成される。逆バイアスが領域に近接するＰＮ接合に印加されると、少なくとも１つの領域が自由電荷キャリアを空乏化される。逆バイアスを取り除くことにより自由電荷キャリアを領域に再び満たすことが可能になる。自由電荷キャリアは、電子または正孔であるように選択されてよい。
【０００５】
有利なことに、本発明による位相シフタ・デバイスは、高速で、低い光損失を有し、かつ低電圧と低電力消費で、広い範囲にわたって光ビームの位相を変調できる。さらに有利なことに、本発明によるデバイスは、直交偏光された光ビームを同じか異なるレートで変調するように容易に設計可能である。本発明のデバイスは、導波路、スプリッタ、コンバイナおよび集積回路など他の構成部品と共に集積化するのに向いており、実用的で、信頼できる、また費用効率の高い製造方法を用いて製造することができる。
【０００６】
本発明による位相シフト・デバイス１００の例示的実施形態が、図１に断面図、図２に平面図で図示されている。図示されている例示的デバイスは、シリカ（ＳｉＯ２）のバッファ層１２０上にシリコン・リブ導波路１１０を用いる。リブ１０５は、シリコン・リブ導波路１１０の上面上に形成される。
【発明を実施するための最良の形態】
【０００７】
図１および２に図示されたように、シリコン・リブ導波路１１０は、高濃度にＮ型ドープされた内部領域１１４を取り囲む高濃度にＰ型ドープされた外側領域１１２および底部領域１１３を有する。高濃度Ｐ型ドープ外側領域１１２は、高濃度Ｐ型ドープ底部領域１１３まで下方に延在するが、高濃度Ｎ型ドープ内部領域１１４は、シリコン導波路１１０中へ下方に部分的に延在する。接点が、以下にさらに十分説明されるように、それらの両端に電圧を印加可能とするように領域１１２および１１４に対し設けられる。リーク電流を防止するために、好ましくは高濃度ドープ領域１１２および１１４が、互いに直接接触しないように狭いギャップによって分離される。
【０００８】
図１に図示されたように、高濃度Ｎドープ領域１１４は、ドープされた領域１１５ａ、１１５ｂを取り囲み、それらの領域は、一般にリブ１０５の下にあるコア領域１１６によって分離されている。図示された例示的実施形態では、領域１１５ａ、１１５ｂは、中程度の濃度にＰ型ドープされており、さらに十分以下で説明される。高濃度ドープ領域１１２、１１４とは違って、領域１１５ａ、１１５ｂは、電気接点を備えず、したがって外部電気接点を作らない。高濃度Ｎドープ領域１１４、中程度のＰドープ領域１１５ａ、１１５ｂおよびコア領域１１６は、領域１１８の上に位置する。リブ１０５、コア領域１１６および領域１１８は、好ましくはアン・ドープか、ごくわずかドープされる。図２に図示されたように、「光学モード」１５０とも呼ばれる光ビームの経路の断面は、最初、領域１１５ａ、１１５ｂおよび１１６に制限され、おそらく部分的に上のリブ１０５と、下の領域１１８内に延在することになる。光学モード１５０は、部分的に高濃度ドープ領域中の限られた範囲にも延在することがある。光学モード１５０の形状は、リブ１０５の幅と高さを含めて主に導波路の形状によって決まる。光学モードが伝搬する速度は、そこを通って伝搬する領域内の自由キャリアの濃度と共に変化することになる。
【０００９】
ＰとＮ領域１１２と１１４の間のＰＮ接合は、少なくとも部分的に光学モード１５０内に位置する領域１１５ａと１１５ｂからキャリアを取り除き、あるいはそこにキャリアを追加することを可能にする。コア領域１１６の両側の中程度ドープ領域１１５ａ、１１５ｂが、自由キャリアを集めるポテンシャル井戸を提供する。ＰＮ接合の間に逆バイアスが印加されていないと、これらのポテンシャル井戸が、キャリア、この実施形態では正孔で満たされる。その結果、デバイスを通過する光ビームが、最小の遅延を受ける。逆バイアスが印加され、つまりＮドープ領域１１４が、Ｐドープ領域１１２と１１３より高いポテンシャルであると、キャリアが領域１１５ａ、１１５ｂの中から空乏化される。その結果、デバイスを通過する光ビームが、より大きな遅延を受け、したがって最小遅延状態と比較して位相シフトされる。
【００１０】
図１および２の例示的デバイスの様々なフィーチャの最適の寸法は、いろいろ考慮することによって決まることになる。例えば以下に説明されるように、井戸領域１１５ａと１１５ｂの幅は、キャリア領域を空乏化するのに必要な逆バイアス電圧に影響することになる。一例示的実施形態では、領域１１５ａ、１１５ｂは、約０．０８μｍ幅である。領域１１４および１１５ａ、１１５ｂは、それらの底がシリカ層１２０の上に約０．７μｍを有して、約０．３μｍ深さである。リブ１０５の幅は約０．５μｍであり、デバイス１００の長さは約１．０ｍｍである。
【００１１】
井戸領域１１５ａ、１１５ｂの導波路コアからの最適な間隔は、競合することの検討結果に従う。井戸が光学モード１５０に近付けば近付く程、光学モードのテールが、いっそう領域１１４内の高濃度ドープに重なることになり、また、より多くの吸収ロスがあることになる。井戸がコアからさらに離れて移動すればする程、伝搬の速度に対してそれだけ影響が小さくなる。一例示的実施形態では、各井戸１１５ａ、１１５ｂの端部は、リブ１０５の近接端部、リブのフットプリントの内側か、フットプリントの外側の０．１μｍ以内にある。井戸領域１１５ａ、１１５ｂと高濃度ドープ領域１１４の縦の高さは、埋め込みｐ型層１１３が井戸の静電的制御を保持することを可能にしながら、光学モード１５０と十分に重なるのを可能にするように約０．１〜１μｍに選択される。
【００１２】
前述した寸法に加えて、本発明によるデバイスを設計する際に他に考慮することは、自由キャリアの選択とそれらの濃度である。前述した実施形態では、自由キャリアとして正孔が用いられたが、電子か正孔が用いられてよい。電子が自由キャリアであるように設計されている場合、種々の領域（１１２、１１４、１１５ａ、ｂ）のドープ極性は、逆転される必要がある。より高濃度ドープ・レベルでは、井戸の空乏化によって起こる位相の変化が、それだけ顕著になる。しかし、ドープ濃度を増加させると、キャリアの空乏化を達成するのにより高い電圧を必要とすることになり、また導波路内で吸収損失を増加させることになる。正孔濃度の増加では、吸収での変化が、屈折率の変化より大きい、一方電子では、両パラメータがほぼ同じ比率で増加する。
【００１３】
ｐラジアンの位相シフトを達成するのに必要な導波路の長さを、Ｌｐと称す。これから、自由キャリア濃度によって決まる長さ当たりの吸収損失Δａを用いて、ΔａＬｐの全吸収損失を得る。光学モード導波路を横切る均一な自由キャリア・プロファイルに対して、これらのパラメータのための例示の値が、自由キャリアとして正孔と電子について表１に示されている。
【表１】
【００１４】
表１に記載された値は、自由キャリアとして正孔を用いると、電子を用いたときよりｐラジアンの位相変化に必要な長さが短いことも、その長さで生じる吸収が小さいことも示す。さらに、長さがより長く、またドープ濃度がより低くなると、正孔に対する位相変化と吸収の間はトレイド・オフで改善する。本発明による例示的デバイスは表１に記載された値を超えて広い範囲のドープ濃度を有してよい（例えば１０１６から１０１９ｉｏｎｓ／ｃｍ３）。
【００１５】
上に示された濃度にドープされたポテンシャル井戸は、妥当な例えば、４０ｖｏｌｔまたはそれ未満の逆バイアス電圧を用いて容易に空乏化されてよい。ドープ濃度Ｎで幅Ｗの範囲を空乏化するのに必要な電圧は、約ｑＮＷ２／２ｅであり、ここでｅはシリコンの誘電率、ｑは電子電荷である。例えば、ドープ濃度１０１８ｃｍ−３で、幅０．０８μｍに対し必要な電圧は、約５Ｖである。
【００１６】
図３Ａおよび３Ｂは、高濃度Ｎドープ領域（１１４）とポテンシャル井戸（１１５ａ、１１５ｂ）を含めて、本発明による例示的デバイスの中央部分のポテンシャル図を図示している。縦軸は、静電ポテンシャルであり、２つの横軸はミクロン寸法で、左から右と、後から前の位置である。デバイスの底は、前に向いており、デバイスの頂部（リブ領域）は部分的に隠されている。図３Ａのポテンシャル図は、バイアスが印加されてない場合のポテンシャルを示す。２つのＮ＋領域（１１４）が、左と右の高いポテンシャル領域に一致するのに対し、高濃度Ｐドープ領域（１１３）は、最低のポテンシャル領域に一致する。井戸領域（１１５ａ、１１５ｂ）は、中央の両側、Ｎ＋領域（１１４）の内側および下方のポテンシャル・ディップに一致する。逆バイアスが印加された場合、図３Ｂに図示されたように、中央領域が背後に対して上昇し、ディップは平坦になり、正孔は追い出される。
【００１７】
本発明による位相シフタ・デバイスは非常に高速にできる。キャリアは、約Ｌ／ｖｓａｔの時間内にポテンシャル井戸に到達でき、ここでｖｓａｔは、飽和速度であり、Ｌは領域１１５ａ、１１５ｂと近くの高濃度ドープ層１１３の間の間隔である。したがって、ポテンシャル井戸を満たし、あるいは空乏化するための時間は、約数ピコ秒である。
【００１８】
スイッチング事象当たりのエネルギーは、約ＶΔＱ、ここでΔＱは、移動される全電荷である。したがって、１ＧＨｚで５Ｖの逆バイアス電圧を用いて動作する、前述の寸法を有する例示のデバイスによって消費される電力は、約２５ｍＷである。本発明のデバイスの特徴は、接合が、逆バイアスか、ノー・バイアスであることである。これは、オン状態では順方向バイアスで動作され、それによって相当の電流が生じる一般に見られるＰ−Ｉ−Ｎデバイスとは異なる。本発明のデバイスでは、オン状態で（逆バイアス）も、オフ状態（無電圧）も電流は流れず、ただ２つの状態間の遷移の間に流れる。
【００１９】
例示的位相シフタ・デバイスの電気的シミュレーションの結果が、図３Ｃにグラフで図示されている。シミュレーションでは、逆バイアスのパルスがデバイスに印加され、次いで取り除かれる。上の軌跡は、パルスの立ち上がりエッジでデバイスに流れ込む電流を示すのに対して、下の軌跡はパルスの立ち下がりエッジでデバイスの中から外へ流れる電流を示す。シミュレーションは、前述した予測結果を支持する。オンとオフの過渡電流共に１ｎｓより相当短い間に終わり、過渡応答当たりのエネルギーは、約１０ｐＪである。
【００２０】
表１の位相シフトおよび吸収は、光学モード内の一様な自由キャリアに対して求められた。図１のデバイスでは、光ビームは一様なキャリア濃度に出会うことはないことになる。むしろキャリアおよびキャリア濃度の変化が、井戸内に局在化される傾向があることになり、誘起された屈折率と吸収損失の変化はある程度、偏光依存である。制御された、部分的なポテンシャル井戸（１１５ａ、１１５ｂ）の導波路コア（１１６）との重なりがある。位相シフトと吸収は、自由キャリアの光学モードとの重なりの量に比例し同様に高いことになる。
【００２１】
本発明のデバイスを通る垂直および水平偏光した光の伝搬が、導波路の特性とドーピングを調整することによって同様にあるいは異なるように調整されてよい。図１の実施形態の例示の両側井戸構造では、水平偏光した光が、垂直偏光した光より大きな位相シフトを受けることになる。したがって井戸のフィリング（ｆｉｌｌｉｎｇ）の程度により水平偏光した光に対し１８０°位相シフトを生ずるように調整されてよい（および遅延されなかった分離されたビームと混合された場合、ほぼ完全にキャンセルされる）、一方垂直偏光した光は小さな位相シフトで伝搬することになる（および、したがって、その分離されたビームと混合された場合、完全にキャンセルされないことになる）。さらに対照的な井戸構造が、例えばコアの左右と同様に上下にも井戸を伴って使用された場合（例えば図６Ｃを参照のこと）、両方向の偏光が同程度にシフトされることになる。水平方向と垂直方向に於ける重なりの程度を調整することによって、水平に偏光した光と垂直に偏光した光の間の位相差が意のままに調整されてよい。
【００２２】
図１の例示的実施形態では、リブ１０５の高さを増加すると、説明した例示的導波路寸法に対し、一般に、ＴＥ（ｔｒａｎｓｖｅｒｓｅ ｅｌｅｃｔｒｉｃ）モードよりＴＭモード（ｔｒａｎｓｖｅｒｓｅ ｍａｇｎｅｔｉｃ）を遅くする傾向があることになる。一般にＴＥおよびＴＭ偏光は、導波路寸法つまり形状を変えることよって異なって影響され、高くない広い幅の導波路はＴＥ偏光を遅くし（高いＴＥ実効屈折率）、ＴＭを速める（低いＴＭ屈折率）のに対し、高い狭い幅の構造は逆の影響があることになる。無歪みの正方形導波路はＴＭおよびＴＥ偏光に対し同じ実効屈折率を有することになる。リブ構造は、この一般的ルールに従うが、構造がさらに複雑なので影響は少し明白でない。ドープ領域１１５ａ、１１５ｂの光学モード１５０との重なりは、光学モード内のキャリア濃度の変化の関数として、各偏光に対する実効屈折率の変化に影響する。リブ導波路とドーピング・プロファイルを適切に変更することによって、デバイス応答の偏光依存が、最小化され、あるいは最大化されてよい。
【００２３】
次に、本発明によるデバイス５００を形成する例示的方法が、図４Ａから４Ｄを参照して説明されることになる。
図４Ａでは、リブ５０５が、シリカなどの絶縁基板５２０の上に配置されたシリコン５１０の層の上面上に形成される。リブ５０５は、シリコン加工で一般に用いられる誘電体材料製のハード・マスク５２５を使用してパターン化される。誘電体ハード・マスク５２５は、リブ５０５が形成された後も所定の位置に残され、以下に説明される後続の側壁形成のためのテンプレートとして働く。
【００２４】
シリコン層５１０は、その底に沿った所以外はアン・ドープかごくわずかドープされ、その底は高濃度のＰ型ドーパントで形成された導電層５３０が配置される。ドーパントは、当業者には良く知られたイオン注入または別の方法によって導入されてよい。
【００２５】
次いで、第２誘電体がデバイス上に堆積され、そしてエッチングされる。第２誘電体の材料は、ハード・マスク５２５に使用された第１誘電体を取り除かずに選択的にエッチング可能であるように選択される。例えば、第１誘電体は窒化ケイ素（Ｓｉ３Ｎ４）でよく、第２誘電体は二酸化ケイ素（ＳｉＯ２）でよい。エッチングは、第２誘電体が、デバイスの水平表面から除去されているが、リブ５０５の垂直側面上には残っているときに停止される。図４Ｂに図示されたように、それによって、第２誘電体で作られた側壁５３５が、リブ５０５の両側面上に形成される。側壁５３５は、少なくとも部分的にハード・マスク５２５の垂直面まで上に延在しても、しなくてもよい。
【００２６】
側壁５３５が形成された後、Ｐ型ドーパント・イオンが中程度の注入量にイオン注入され、Ｐ型領域５４０を作製する。好ましくは、得られたＰ型領域５４０のドーパント・イオン濃度は、約１０１７から１０１８ｉｏｎｓ／ｃｍ３である。誘電体ハード・マスク５２５と側壁５３５は、リブ５０５に対してＰ型領域５４０の横配置を指定する側壁５３５の厚さによって、Ｐ型ドーパント・イオンを導波路のコアから排除する。
【００２７】
導波路コアに隣接する領域５４０の部分は、図２の例示的デバイスの前述した無接点（ｕｎｃｏｎｔａｃｔｅｄ）Ｐドープ領域１１５ａ、１１５ｂに一致する。ドーパント・イオン注入の横方向散乱、ならびにドーパントの拡散のせいで、領域５４０（また、したがって１１５ａ、１１５ｂ）が、横方向、ならびに、おそらくリブ１０５の下の領域に広がっている可能性がある。側壁５３５の幅、ドーパント・イオン注入およびアニーリング処方が、ドープ領域５４０と光学モードとの所望の重なりを得るために調整されてよい。
【００２８】
側壁５３５の幅は、前述した側壁形成の手順を用いてフィルム厚さのほんの端数以内まで制御可能である。これは、リソグラフィの許容誤差よりはるかによく、優れた横方向位置の制御を可能にする。この技法を用いると、自由キャリアの無接点ドープ領域（図２の領域１１５ａ、１１５ｂ）は、約０．１μｍの幅に、約０．０１μｍより良い制御で、約０．５μｍより精密なリソグラフィ・フィーチャを必要とせずに作製することができる。
【００２９】
前述した側壁形成手順が、第１側壁の形成手順内より大きな厚さに適用される第２誘電体で繰り返される。次いで第２誘電体が、デバイスの水平表面からエッチング除去され、図４Ｃに図示されたように第２組の側壁５４５が形成され、その第２側壁５４５は第１側壁５３５より幅が広い。側壁５４５は、側壁５３５の上に形成されても、側壁５４５が形成される前に側壁５３５が除去されてもよい。
【００３０】
次いでイオン注入用マスク５５０が適用され、Ｎ型ドーパント・イオンが、高い濃度でイオン注入されＮドープ領域５５５を形成する（図１の領域１１４に相当する）。側壁５４５の厚さが大きいことで、得られたＮ型領域５５５が、導波路コアからさらに離れて形成されるようになり、それによって導波路コア内の静電損失を最小限にする。
【００３１】
次いで図４Ｄに図示されたように、さらなるイオン注入用マスク５６０が適用され、Ｐ型ドーパントが高い濃度でイオン注入され領域５６５を形成し、この領域は埋め込まれたＰ型導電層５３０まで下に延在させる。その結果が、図１に図示されたような構造を有するデバイスである。
【００３２】
次いでデバイスは周知の技術を用いて完成することができる。誘電体層がデバイスを覆うために用いられ、ビア・ホールが、金属配線が高濃度ドープＮ型層およびＰ型層と接点形成するために必要とされるその誘電体中に作製されてよい。金属層が堆積され、パターン化され、標準的な加工方法を用いて必要な配線を作製する。
【００３３】
図２に図示されたように、本発明の例示的位相シフタ・デバイス１００は、デバイス１００を形成するために導波路に選択的にドープすることによって、半導体導波路１０１の長さの一部分全体に実装することができる。したがって、例えば、半導体導波路の長さ沿って直列に配置された多数位相シフタ・デバイスや、単一のシリコン層上に位相シフタを有する並列の多数導波路を含めて、種々の構成により形成されてよい。
【００３４】
本発明が、特定のプロセス・フローに関して図示され、説明されたが、多くの別の類似プロセス・フローが、実質的に同様の構造を達成するのに用いられてよく、あるいは本発明の範囲から逸脱せずに用いられてよいことを理解されたい。
【００３５】
本発明の例示的実施形態が、シリコン導波路ならびにシリコンと両立できる誘電体と金属に関して図示され、説明されたが、本発明の範囲から逸脱せずに任意の半導体材料システムが用いられてよいことを理解されたい。
【００３６】
さらに、本発明が、シリコン・オン・インシュレータ（ＳＯＩ）基板の実施形態に関して図示され、説明されたが、本発明の範囲を逸脱することなく、通常のシリコン基板が使用されてもよい。その基板は誘電体材料で覆われることになり、次いで通常の誘電体パターン化および選択エピタキシャル横方向成長（ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ，ＥＬＯ）プロセスが、誘電体層の上に単結晶シリコン導波路を作製するために用いられてよい。そのような実施形態が、図５に図示されている。
【００３７】
図５の実施形態では、シリコン基板６１０がシリカ層６２０で覆われる。穴がシリカ中に形成され、選択エピタキシャル横方向成長（ＥＬＯ）によって、シリコン・リブ６０５が、穴を貫通して上に成長され、さらに横方向に外に向かって成長される６２５。化学機械研磨が、必要に応じてシリコン導波路の上面を平坦化するために用いられてよい。図１の実施形態の領域１１２と１１４に相当する高濃度Ｐドープ領域６１２と高濃度Ｎドープ領域６１４が、通常のイオン注入とアニーリングのプロセスによってシリコン層６２５内に形成される。Ｐドープ領域６１５ａ、６１５ｂは、高濃度ドープＰおよびＮ領域６１２と６１４の逆バイアスによって空乏化される自由キャリアの井戸をもたらす。光学モードは、６５０として図示されている。
【００３８】
他の実施形態のように、電子が正孔の代わりに自由キャリアとして用いられ、デバイスのドープ極性が逆転されてよい。さらには、本発明は単結晶シリコン導波路に関して図示され、説明されたが、本発明の範囲を逸脱せずにポリシリコンまたはアモルファス・シリコン導波路が使用されてもよい。
【００３９】
本発明は、導波路コアの両側に２つの井戸（例えば１１５ａ、１１５ｂ）を有するドーピング・プロファイルに関して図示され、説明されたが、本発明の範囲を逸脱せずに、ポテンシャル井戸が外部電極の制御の下で空にされ、あるいは満たされることになる、ポテンシャル井戸の導波路との部分的あるいは完全な重なりを可能にする任意のドーピング・プロファイルが用いられてよいことを理解されたい。例えば、導波路コアに重なる単一の中央井戸が使用されてもよい。そのような実施形態が、図６Ａに図示されており、単一中央井戸７１５が、実質的に導波路コアと重なっている。図６Ｂは、導波路コアと重なる「Ｔ」字の縦部分（つまり凸縁）を伴ってＴ字型にされた単一中央井戸７１５を有する位相シフト・デバイスのまた別の例示的実施形態を図示している。
【００４０】
図６Ｃは、導波路コアの左右に井戸７１５ａと７１５ｂ、また導波路コアの上下に７１５ｃと７１５ｄを伴う４井戸プロファイルを有する例示的実施形態を図示している。
Ｎが２以上であり、その数で井戸が導波路コアを取り囲むＮ井戸プロファイルを有する例示的デバイスは、本発明の範囲内である。
【００４１】
図７は、ギャップが高濃度Ｐドープ底部領域１１３内に設けられる図１の実施形態の変更形態を図示している。ギャップは、ポテンシャル井戸１１５ａ、１１５ｂへ、またポテンシャル井戸からの自由キャリアの移動を最小限にさせながら導波路を通過する光ビームの吸収を減少させる。図７の例示的デバイスでは、領域１１５ａと１１５ｂは約０．０８μｍ幅である。シリコン層１１０の厚さ（リブ１０５なしで）は約０．２μｍである。領域１１４、１１５ａおよび１１５ｂの深さは約０．０８μｍである。
【００４２】
本発明の位相シフタ・デバイスは、変調器を作製するために他の構成部品と結合されてよい。図８は、分離されたビームの一アーム中に位相シフト・デバイス１２を使用する典型的な変調器１０のブロック図を示す。スプリッタ１４が、入射ビームを２つのアームに分離し、その１つは、それと共にイン・ラインに位相シフタ・デバイス１２を有し、位相シフタは選択的にビームのそれぞれの部分を位相シフトにかける。他方のアームは、位相シフト・デバイスを含まず、名目上は位相シフトを持ち込まない。２つのアームの位相シフトされたビームおよび位相シフトされないビームが、コンバイナ１６によって結合され、変調器１０から出力される。位相シフト・アーム中のビームが、ｐラジアン位相シフトされると、そのビームは他方のアームのビームと弱め合って干渉し、出力がないか、出力がほとんどないことになる。ビームが位相シフトされないと、そのビームは強め合って干渉し、導波路でのカップリングによる避けられない損失ならびに導波路と位相シフト・デバイス内の伝搬損失は別として入射ビームのほとんど完全な複製が出力の所に現われることになる。
【００４３】
任意選択で、ヌル位相シフタ２２が、変調器１０の位相シフトされないアーム中に含まれてよい。ヌル位相シフタ２２は、好ましくは位相シフタ１２の複製であるが、その位相シフタは、そこを通る遅延が最小化される動作状態におかれる。それ故、位相シフタ１２が遅延を持ち込むように作動されないと、２つのアームは、同じ伝搬遅延と損失を受け、したがって最大化した強め合う再結合になる。
【００４４】
前述した実施形態は、本発明の用途を表現し得るほんのわずかな実行可能な特定の実施形態の例示であることを理解されたい。本発明の趣旨と範囲を逸脱せずに多くの、また変更した他の構成が当業者によって為されてよい。
【図面の簡単な説明】
【００４５】
【図１】本発明による位相シフタ・デバイスの例示的実施形態の断面図である。
【図２】図１の位相シフタ・デバイスの平面図である。
【図３Ａ】本発明の例示的デバイスの中央部分を横切る静電ポテンシャルのシミュレーション結果のポテンシャル図であり、それぞれ逆バイアスが印加されてない状態と、逆バイアスが印加された状態である。
【図３Ｂ】本発明の例示的デバイスの中央部分を横切る静電ポテンシャルのシミュレーション結果のポテンシャル図であり、それぞれ逆バイアスが印加されてない状態と、逆バイアスが印加された状態である。
【図３Ｃ】シミュレーションによって予測された、本発明の例示的位相シフタ・デバイスの動作速度の図である。
【図４Ａ】本発明による例示的位相シフタ・デバイスを作製する例示的プロセス・フローの概略図である。
【図４Ｂ】本発明による例示的位相シフタ・デバイスを作製する例示的プロセス・フローの概略図である。
【図４Ｃ】本発明による例示的位相シフタ・デバイスを作製する例示的プロセス・フローの概略図である。
【図４Ｄ】本発明による例示的位相シフタ・デバイスを作製する例示的プロセス・フローの概略図である。
【図５】本発明による位相シフタ・デバイスのさらなる例示的実施形態の断面図である。
【図６Ａ】種々の空乏井戸構成を有する本発明による位相シフタ・デバイスのさらなる例示的実施形態の図である。
【図６Ｂ】種々の空乏井戸構成を有する本発明による位相シフタ・デバイスのさらなる例示的実施形態の図である。
【図６Ｃ】種々の空乏井戸構成を有する本発明による位相シフタ・デバイスのさらなる例示的実施形態の図である。
【図７】本発明による位相シフタ・デバイスのさらなる例示的実施形態の断面図である。
【図８】位相シフタ・デバイスと任意選択のヌル位相シフタを組み込んだ典型的な変調器の概略図である。
【特許請求の範囲】
【請求項１】
光ビームがそこを通過することを可能にする光学モード部分、および自由電荷キャリアを含み、かつ前記光学モード部分に重なるドープ領域を含む導波路と、
外部電気制御に従って前記ドープ領域の自由電荷キャリア濃度を制御する半導体構造とを備える光位相シフタ・デバイス。
【請求項２】
前記ドープ領域がＰドープ領域を含み、前記自由電荷キャリアが正孔を含む請求項１に記載のデバイス。
【請求項３】
前記導波路の前記光学モード部分が実質的にドーパント・フリーであるコア領域を含み、前記導波路が前記コア領域の対向側面上に配置されている２つの前記ドープ領域を含む請求項１に記載のデバイス。
【請求項４】
前記導波路が、前記コア領域を取り囲む３つ以上のドープ領域を含む請求項３に記載のデバイス。
【請求項５】
前記導波路の前記光学モード部分が、前記ドープ領域に重なるコア領域を含む請求項１に記載のデバイス。
【請求項６】
前記ドープ領域が、約１０１６から１０１８ｉｏｎｓ／ｃｍ３のドーパント・イオン濃度を有する請求項１に記載のデバイス。
【請求項７】
前記半導体構造が、前記ドープ領域に近接して配置され、かつ前記ドープ領域の極性とは反対の極性にドープされる第１高濃度ドープ領域と、前記ドープ領域のドープと同じ極性にドープされる第２高濃度ドープ領域とを含み、前記ドープ領域の前記自由キャリア濃度が、逆バイアス電圧が前記第１と前記第２高濃度ドープ領域の間に印加されると減少する請求項１に記載のデバイス。
【請求項８】
前記第２高濃度ドープ領域が、実質的にアン・ドープ領域によって前記ドープ領域から分離され、かつ前記光学モード部分に近接して配置されているギャップをその中に含む下部層を備える請求項７に記載のデバイス。
【請求項９】
導波路を通り抜けて伝搬する速度が、前記導波路の領域内の自由電荷キャリアの量の関数である導波路の動作方法であって、前記領域内の前記自由電荷キャリアの量を制御可能に減少させる工程を含む方法。
【請求項１０】
前記自由キャリアの量を制御可能に減少させる前記工程が、前記領域に近接する半導体構造にポテンシャル差を印加する工程を含む請求項９に記載の方法。
【請求項１】
光ビームがそこを通過することを可能にする光学モード部分、および自由電荷キャリアを含み、かつ前記光学モード部分に重なるドープ領域を含む導波路と、
外部電気制御に従って前記ドープ領域の自由電荷キャリア濃度を制御する半導体構造とを備える光位相シフタ・デバイス。
【請求項２】
前記ドープ領域がＰドープ領域を含み、前記自由電荷キャリアが正孔を含む請求項１に記載のデバイス。
【請求項３】
前記導波路の前記光学モード部分が実質的にドーパント・フリーであるコア領域を含み、前記導波路が前記コア領域の対向側面上に配置されている２つの前記ドープ領域を含む請求項１に記載のデバイス。
【請求項４】
前記導波路が、前記コア領域を取り囲む３つ以上のドープ領域を含む請求項３に記載のデバイス。
【請求項５】
前記導波路の前記光学モード部分が、前記ドープ領域に重なるコア領域を含む請求項１に記載のデバイス。
【請求項６】
前記ドープ領域が、約１０１６から１０１８ｉｏｎｓ／ｃｍ３のドーパント・イオン濃度を有する請求項１に記載のデバイス。
【請求項７】
前記半導体構造が、前記ドープ領域に近接して配置され、かつ前記ドープ領域の極性とは反対の極性にドープされる第１高濃度ドープ領域と、前記ドープ領域のドープと同じ極性にドープされる第２高濃度ドープ領域とを含み、前記ドープ領域の前記自由キャリア濃度が、逆バイアス電圧が前記第１と前記第２高濃度ドープ領域の間に印加されると減少する請求項１に記載のデバイス。
【請求項８】
前記第２高濃度ドープ領域が、実質的にアン・ドープ領域によって前記ドープ領域から分離され、かつ前記光学モード部分に近接して配置されているギャップをその中に含む下部層を備える請求項７に記載のデバイス。
【請求項９】
導波路を通り抜けて伝搬する速度が、前記導波路の領域内の自由電荷キャリアの量の関数である導波路の動作方法であって、前記領域内の前記自由電荷キャリアの量を制御可能に減少させる工程を含む方法。
【請求項１０】
前記自由キャリアの量を制御可能に減少させる前記工程が、前記領域に近接する半導体構造にポテンシャル差を印加する工程を含む請求項９に記載の方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７】
【図８】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７】
【図８】
【公表番号】特表２００８−５１０２０３（Ｐ２００８−５１０２０３Ａ）
【公表日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願番号】特願２００７−５２７９３４（Ｐ２００７−５２７９３４）
【出願日】平成１７年８月１６日（２００５．８．１６）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０２９０６７
【国際公開番号】ＷＯ２００６／０３１３５４
【国際公開日】平成１８年３月２３日（２００６．３．２３）
【出願人】（５９６０９２６９８）ルーセント テクノロジーズ インコーポレーテッド (965)
【Ｆターム（参考）】
【公表日】平成２０年４月３日（２００８．４．３）
【国際特許分類】
【出願日】平成１７年８月１６日（２００５．８．１６）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０２９０６７
【国際公開番号】ＷＯ２００６／０３１３５４
【国際公開日】平成１８年３月２３日（２００６．３．２３）
【出願人】（５９６０９２６９８）ルーセント テクノロジーズ インコーポレーテッド (965)
【Ｆターム（参考）】
[ Back to top ]