１００ＢＡＳＥ−Ｔイーサネットのためのフォールトトレラントモード
１００ＢＡＳＥ−Ｔ接続を維持するためイーサネットケーブル内で残っており大きくダメージを受けていないツイストペアの利用を可能とするシステムが、費用のかかる修繕及び障害なしに提供される。説明される装置は、送信経路（１１０）に結合されるデジタル・アナログ・コンバータ（ＤＡＣ１０８）及び受信経路（１１８）に結合されるアナログ・デジタル・コンバータ（ＡＤＣ１１６）を含む。媒体依存インタフェース（ＭＤＩＸ１０６）が、ＤＡＣ及びＡＤＣに結合され、１００ＢＡＳＥ−Ｔイーサネット接続での通信のため第１のツイストペア（１０４−１）及び第２のツイストペア（１０４−２）を受信するよう適合される。ツイストペアフォールトが検出されると、ＭＤＩＸがフォールトトレランスモードに入り、フォールトのないアクティブツイストペアで物理的全二重１００ＢＡＳＥ−Ｔリンクがつくられる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般的にイーサネットに関し、更に特定して言えば、１００ＢＡＳＥ−Ｔイーサネットのためのフォールトモードに関連する。
【背景技術】
【０００２】
現在、イーサネットについて多数の電気電子技術者学会（ＩＥＥＥ）規格がある。それらの例の幾つかは、１０ＢＡＳＥ−Ｔ、１００ＢＡＳＥ−Ｔ、及び１０００ＢＡＳＥ−Ｔであり、これらは、幾つかの異なる種類の送信媒体（即ち、ツイストペア）を列挙し、それらについて説明している。具体的には、ツイストペア（これは、ＩＥＥＥ８０２．３ｕにより説明され、あらゆる目的のための参照のためここに組み込む）のための１００ＢＡＳＥ−Ｔは、一層高速の規格（即ち、１０００ＢＡＳＥ−Ｔ）が好まれるため、多くの産業用用途を除き、大部分は使われなくなっている。言い換えると、１００ＢＡＳＥ−Ｔは、産業用イーサネットにおいていまだに幅広く用いられている。
【０００３】
１００ＢＡＳＥ−Ｔの市場は限定され、比較的小さいため、問題点があるにも関わらず、あまり開発されてこなかった。例えば、イーサネットケーブルは、産業用の環境では実質的に乱用されており、これは、ケーブルへの損傷の可能性が高いことを意味する。また、イーサネット機能の途絶及びこれらのケーブルの交換はそれぞれ非常に費用が嵩み得る。そのため、ケーブル損傷に耐性のある１００ＢＡＳＥ−Ｔ接続で作動するシステムが求められている。
【０００４】
従来のシステムの幾つかの例は、米国特許番号第７，５８７，１８１号、米国特許公開番号２００４／０２１３１７０、及び米国特許公開番号２００８／０２５３３５６に記載されている。
【発明の概要】
【０００５】
従って、本発明の例示の一実施例は或る装置を提供する。この装置は、送信経路、受信経路、送信経路に結合されるデジタル・アナログ・コンバータ（ＤＡＣ）、受信経路に結合されるアナログ・デジタル・コンバータ（ＡＤＣ）、及びＤＡＣ及びＡＤＣに結合される媒体依存インタフェース（ＭＤＩ）を含み、１００ＢＡＳＥ−Ｔ接続で通信を提供するようにＭＤＩが第１のツイストペア及び第２のツイストペアを受信するよう適合され、第１及び第２のツイストペアの一つにフォールトが検出されるとＭＤＩがフォールトトレランスモードに入り、フォールトトレランスモードにおいて、アクティブツイストペアで全二重１００ＢＡＳＥ−Ｔリンクがつくられ、アクティブツイストペアが、フォールトのない第１及び第２のツイストペアの１つである。
【０００６】
本発明の例示の一実施例に従って、ＭＤＩは媒体依存インタフェースクロスバー（ＭＤＩＸ）である。
【０００７】
本発明の例示の一実施例に従って、この装置は、送信経路及び受信経路に結合されるエコーキャンセラ、及びＤＡＣ及びＡＤＣに結合されるハイブリッド回路を更に含む。
【０００８】
本発明の例示の一実施例に従って、所定の期間内で半／全二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、第１及び第２のツイストペアの一つがフォールトを有するか否かをＭＤＩが検出する。
【０００９】
本発明の例示の一実施例に従って、フォールトトレラントモードのアクティブツイストペアでＭＤＩが同期化を行なう。
【００１０】
本発明の例示の一実施例に従って或る方法が提供される。この方法は、第１のユニット及び第２のユニット間に結合される第１のツイストペア及び第２のツイストペアの一方にフォールトがあるか否かを検出すること、第１及び第２のツイストペアのどちらがアクティブツイストペアであるかを判定すること、及びアクティブツイストペアで半／全二重１００ＢＡＳＥ−Ｔリンクを成立させることを含む。
【００１１】
本発明の例示の一実施例に従って、検出するステップが、所定の期間内で半二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、第１及び第２のツイストペアの一つがフォールトを有するか否かを検出することを更に含む。
【００１２】
本発明の例示の一実施例に従って、この方法が、第１及び第２のユニットをマスタユニット及びスレーブユニットとして構成すること、及びマスタユニット及びスレーブユニットを同期化することを更に含む。
【００１３】
本発明の例示の一実施例に従って、構成するステップが、第１及び第２のユニットの各々によりランダムに送信時間スロット及び受信時間スロットの一方に入ること、送信時間スロットに対し、送信時間スロットの第１の部分の間、第１及び第２のユニットの少なくとも一方によりサイレントのままとすること、送信時間スロットに対し、送信時間スロットの第２の部分の間、第１及び第２のユニットの少なくとも一方に信号を送信することであって、送信時間スロットの第２の部分が送信時間スロットの第１の部分に続くこと、送信時間スロットに対し、送信時間スロットの第３の部分の間、第１及び第２のユニットの少なくとも一方をサイレントのままとすること、受信時間スロットに対し、第１及び第２のユニットの少なくとも一方のアイドルバースト（idle
burst）を検出すること、送信時間スロットの送信される期間の半分未満のアイドルバーストの識別を宣言するため、受信経路で検出された送信されたアイドルの最小時間期間を定義すること、及びマスタユニットをアイドルバーストを先に検出する第１及び第２のユニットの一つとして設定することを更に含む。
【００１４】
本発明の例示の一実施例に従って、成立させるステップが、マスタユニットの送信経路により一連の連続するアイドルを送信すること、マスタユニットのエコーキャンセラを調練すること、及びスレーブユニットのイコライザーを調練することを更に含む。
【００１５】
本発明の例示の一実施例に従って、成立させるステップが、スレーブユニットの少なくとも一部を調練すること、スレーブユニットの少なくとも一部を調練するステップの後にスレーブユニットの送信経路により一連の連続するアイドルを送信すること、スレーブユニットのエコーキャンセラを調練すること、及びマスタユニットの少なくとも一部を調練することを更に含む。
【００１６】
本発明の例示の一実施例に従って或る装置が提供される。この装置は、第１の送信経路と、第１の受信経路と、送信経路に結合される第１のＤＡＣと、受信経路に結合される第１のＡＤＣと、第１のＡＤＣ及び第１のＤＡＣに結合される第１のＭＤＩと、第１のＭＤＩに結合される第１のツイストペアと、第１のＭＤＩに結合される第２のツイストペアとを有する第１のユニット、第２の送信経路と、第２の受信経路と、送信経路に結合される第２のＤＡＣと、受信経路に結合される第２のＡＤＣと、第２のＤＡＣ及び第２のＡＤＣに結合される第２のＭＤＩとを有する第２のユニットを含み、第２のＭＤＩが、１００ＢＡＳＥ−Ｔ接続で第１のユニットとの通信を提供するように、第１及び第２のツイストペアに結合されており、第１及び第２のツイストペアの一方にフォールトが検出されると第１及び第２のＭＤＩがフォールトトレランスモードに入り、フォールトトレランスモードにおいて、アクティブツイストペアで全二重１００ＢＡＳＥ−Ｔリンクがつくられ、アクティブツイストペアが、フォールトのない第１及び第２のツイストペアの１つである。
【００１７】
本発明の例示の一実施例に従って、第１及び第２のＭＤＩの各々が、それぞれ、第１のＭＤＩＸ及び第２のＭＤＩＸを更に含む。
【００１８】
本発明の例示の一実施例に従って、第１のユニットが、第１の送信経路及び第１の受信経路に結合される第１のエコーキャンセラ、及び第１のＤＡＣ及び第１のＡＤＣに結合される第１のハイブリッド回路を更に含む。
【００１９】
本発明の例示の一実施例に従って、第２のユニットが、第２の送信経路及び第２の受信経路に結合される第２のエコーキャンセラ、及び第２のＤＡＣ及び第２のＡＤＣに結合される第２のハイブリッド回路を更に含む。
【００２０】
本発明の例示の一実施例に従って、所定の期間内で半／全二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、第１及び第２のツイストペアの一つがフォールトを有するか否かをＭＤＩが検出する。
【００２１】
本発明の例示の一実施例に従って、第１及び第２のＭＤＩが、第１及び第２のユニットをマスタユニット及びスレーブユニットとして構成し、マスタユニット及びスレーブユニットを同期化する。
【００２２】
本発明の例示の一実施例に従って、第１及び第２のＭＤＩの各々が、マスタユニットを、アイドルバーストを先に検出する第１及び第２のユニットの一つとして設定する。
【００２３】
例示の実施例を添付の図面を参照して説明する。
【図面の簡単な説明】
【００２４】
【図１】本発明の例示の一実施例に従ったシステムの一例のブロック図である。
【００２５】
【図２】図１のシステムに対するマスタユニット及びスレーブユニットの解像（resolution）を示すタイミング図である。
【図３】図１のシステムに対するマスタユニット及びスレーブユニットの解像を示すタイミング図である。
【図４】図１のシステムに対するマスタユニット及びスレーブユニットの解像を示すタイミング図である。
【図５】図１のシステムに対するマスタユニット及びスレーブユニットの解像を示すタイミング図である。
【発明を実施するための形態】
【００２６】
図１において、参照符号１００は、本発明の例示の一実施例に従ったシステムの一例を全般的に示す。システム１００は、全般的に、１００ＢＡＳＥ−Ｔ接続を介してツイストペア１０４−１及び１０４−２で互いに通信するユニット１０２−１及び１０２−２を有するイーサネットシステムである。典型的に、ツイストペア１０４−１及び１０４−２は、カテゴリー５又はＣＡＴ５ケーブルであり得る。この１００ＢＡＳＥ−Ｔ接続の結果、ツイストペア１０４−１及び１０４−２での１００ＢＡＳＥ−Ｔリンクは、通常オペレーションでの物理的半二重リンクである。ユニット１０２−１及び１０２−２は全般的に、それらのそれぞれの媒体依存インタフェース（ＭＤＩ）１２０−１及び１２０−２とも通信する。
【００２７】
これらのユニット１０２−１及び１０２−２の各々は、フォールトが生じるときフォールトトレランスモードを用いて１００ＢＡＳＥ−Ｔ物理層（ＰＨＹ）が１００ＢＡＳＥ−Ｔリンクを再成立させることができるようにする、幾つかのサブコンポーネント（これらは単一の集積回路又はＩＣ内に含まれ得る）を含む。特に、ユニット１０２−１及び１０２−２はそれぞれ、媒体依存インタフェース（ＭＤＩ）又は媒体依存インタフェースクロスバー（ＭＤＩＸ）１０６−１及び１０６−２、デジタル・アナログ・コンバータ（ＤＡＣ）１０８−１、送信又はＴＸ経路１１０−１及び１１０−２、エコーキャンセラ１１２−１及び１１２−２、ハイブリッド回路１１４−１及び１１４−２、アナログ・デジタル・コンバータ（ＡＤＣ）１１６−１及び１１６−２、受信又はＲＸ経路１１８−１及び１１８−２を含む。任意で、ツイストペア１０４−１及び１０４−２の長さが短い（典型的に、１０ｍ未満）用途では送信される信号の相対的強度がエコーよりずっと大きいため、ハイブリッド回路１１４−１及び１１４−２は省かれてもよい。
【００２８】
オペレーションにおいて、システム１００は、たとえツイストペア１０４−１及び１０４−２の一方にフォールトがある場合でも、１００ＢＡＳＥ−Ｔリンクを維持するためにフォールトトレラントモードを用いることができる。フォールトの例は、破損及び低減された信号対雑音比（ＳＮＲ）である。代替として、フォールトは、ユーザがツイストペア１０４−１及び１０４−２をバックアップとして用いる選択肢であってもよい。システム１００は全般的に、物理的半二重１００ＢＡＳＥ−Ｔリンクで動作するとき、ツイストペア１０４−１及び１０４−２の一方にフォールトを検出することにより、これを行う。フォールトが検出されると、システム１００は、残りのアクティブツイストペア（フォールトのないツイストペア１０４−１又は１０４−２）で全二重１００ＢＡＳＥ−Ｔリンクを成立させることができる。
【００２９】
ツイストペア１０４−１又は１０４−２で全二重１００ＢＡＳＥ−Ｔリンクを成立する前に、達成すべき幾つかの基準がある。第１に、受信したデータに比べ全般的にエコー応答を一定の位相遅延に維持して一層シンプルなデジタル最小二乗平均（ＬＭＳ）を考慮し、かつ、全般的にユニット１０２−１及び１０２−２がマスタ／スレーブ構成で動作するように、ユニット１０２−１及び１０２−２に対し単一のクロックがあるべきである。第２に、ユニット１０２−１及び１０２−２内のフィルタは収束するべきである。
【００３０】
リンク成立のため及びフォールトトレランスモードに入ることができるようにするためのＩＥＥＥ規格（つまり、ＩＥＥＥ８０２．３ｕ）に準拠するため、システム１００は、リンクタイマ（典型的に、およそ数ミリ秒である所定の期間又は継続時間を有する）を用いて測定を行う。全般的に、パワーアップの間又はフォールトが生じる場合にリンクタイマが開始される。基本的に、リンクタイマは、リンク障害が生じるたびに開始され得る。リンクタイマのこの期間の間、ＭＤＩ１０６−１及び／又は１０６−２は、リンクを再成立させる試みをすることができる。期間が経過する前にリンクが成立できない場合、ＭＤＩ１０６−１及び／又は１０６−２は、ツイストペア１０４−１及び１０４−２の一方にフォールトがありアクティブツイストペアが成立すると仮定する。
【００３１】
アクティブツイストペア１０４−１又は１０４−２が成立すると、システム１００は、ユニット１０２−１及び１０２−２をマスタユニット及びスレーブユニットとして構成する。これを行うため、ユニット１０２−１及び１０２−２の各々（つまり、ＭＤＩの１０６−１及び１０６−２）は、リンクタイマの満了に続いてまず送信時間スロット又は受信時間スロットにランダムに入る。送信時間スロットの間、ＭＤＩ１０６−１及び／又は１０６−２は、全般的に送信時間スロットの中間で信号を送信し、送信時間スロットの残りの間、サイレントのままである。受信時間スロットの間、ＭＤＩ１０６−１及び／又は１０６−２は、送信時間スロットの間他方のＭＤＩ１０６−１及び／又は１０６−２から送信された信号に対応する、受信したエネルギーであるアイドルバーストがないか聴く（listens
for）。アイドルバーストを受信するための第１のＭＤＩ１０６−１又は１０６−２に対するユニット１０２−１又は１０２−２は、マスタユニットとして識別され、他方のユニット１０２−１又は１０２−２はスレーブユニットとして識別される。ユニット１０２−１及び１０２−２の各々はランダムに送信時間スロット又は受信時間スロットに入るため、全般的にマスタユニット及びスレーブユニットが識別されることを確実にするためにアルゴリズム（これは、図２〜４のタイミング図に説明されている）が用いられる。
【００３２】
まず図２に移ると、１つのユニット（例えばユニット１０２−１）が送信時間スロットに入り、他方のユニット（例えばユニット１０２−２）が受信時間スロットに入る。図示するように、リンク障害の後、信号が、ユニット１０２−１から送信され、ユニット１０２−２により受け取られて、アイドルバーストが検出されるようになっている。そのため、この場合、ユニット１０２−２がマスタユニットとして識別され、ユニット１０２−１がスレーブユニットとして識別される。
【００３３】
図３に移ると、リンク障害の後、ユニット１０２−１及び１０２−２の両方が受信時間スロットに入る。図示するように、ユニット１０２−１及び１０２−２の受信時間スロットに入るタイミングは異なるため、ユニット１０２−１及び１０２−２の各々は、送信時間スロットと受信時間スロットとの間で切り替わる。この場合、ユニット１０２−１及び１０２−２の各々に対する送信時間スロットと受信時間スロットとの間の１回の切り替えの後、ユニット１０２−１がマスタユニットとして識別され、ユニット１０２−２がスレーブユニットとして識別される。
【００３４】
図４に移ると、リンク障害の後ユニット１０２−１及び１０２−２の両方が再び受信時間スロットに入る。ただ、図３及び図４の差は、２回の切り替えの後ユニット１０２−１又は１０２−２のいずれもマスタユニットとして識別されないことであり、第２の切り替えの後、ユニット１０２−２はこれらの時間スロットの一方にランダムに入り、そこでアイドルバーストが検出されて、ユニット１０２−２がマスタユニットとして識別され、ユニット１０２−１がスレーブユニットとして識別される。
【００３５】
最後に図５に移ると、リンク障害の後、ユニット１０２−１及び１０２−２の両方が再び受信時間スロットに入る。しかし、ここでは、ユニット１０２−２による最初のアイドルバーストの検出に障害がある。これは、このアイドルバーストがユニット１０２−１による信号の送信期間の半分未満であるためである。この障害は、ユニット１０２−１に送信時間スロットにランダムに入らせ、そこで、バースト期間が一般的に受信時間スロットのバーストを検出するための定義された時間期間のサイズの２倍以上大きくなるという事実によりユニット１０２−１がアイドルバーストを検出する。そのため、ユニット１０２−１がマスタユニットとして識別され、ユニット１０２−２はスレーブユニットとして識別される。
【００３６】
マスタユニット及びスレーブユニットの識別に続いて、ユニット１０２−１及び１０２−２が同期化される。連続的なアイドル送信（ユニット１０２−１又は１０２−２の一方から他方へ送信される連続的な信号）が、スレーブユニットにより受信される。連続的なアイドル送信が検出されると、スレーブユニットは、所定の期間（およそ数ミリ秒）、マスタユニットのエコーキャンセラ１１２−１又は１１２−２が収束するのを待ち、その間スレーブはそのイコライザー（シンボル間インタフェース又はＩＳＩ消去（cancellation））を調練する。
【００３７】
マスタユニット及びスレーブユニットが同期化された状態で、システムはスタートアップ位相に入る。第１のスタートアップ位相において、マスタユニットの送信経路１１０−１又は１１０−２は連続的なアイドル送信を提供し、マスタユニットのエコーキャンセラ１１２−１又は１１２−２は調練される。また、この第１のスタートアップ位相において、スレーブユニットの送信経路１１０−１又は１１０−２はサイレントのままであり、スレーブユニットの一部（つまり受信経路１１２−１又は１１２−２内）は調練される（イコライザー）。第２のスタートアップ位相において、マスタユニットの送信経路１１０−１又は１１０−２は連続的なアイドル送信を提供し、マスタユニットの一部（つまり、受信経路１１２−１又は１１２−２及びＭＤＩ１０６−１又は１０６−２内）は調練される（イコライザー）。また、この第２のスタートアップ位相において、スレーブユニットの送信経路１１０−１又は１１０−２は連続的なアイドル送信を提供し、スレーブユニットのエコーキャンセラ１１２−１又は１１２−２は調練される。また、この第２のスタートアップ位相において、マスタユニットは受信経路１１８−１又は１１８−２を調練する（イコライザー）。
【００３８】
従って、フォールトトレランスモードがあれば、システム１００は、フォールト又は障害の事象においてツイストペア１０４−１及び１０４−２の一方で物理的全二重１００ＢＡＳＥ−Ｔリンクを提供することができる。
【００３９】
例示の実施例の文脈で説明したような特徴又は工程のすべて又はその幾つかを有する例示の実施例の文脈で説明した１つ又はそれ以上の特徴又は工程の異なる組み合わせを有する実施例も、本明細書に包含されることも意図している。当業者であれば、他の多くの実施例及び変形も特許請求の範囲に包含されることが理解されるであろう。
【技術分野】
【０００１】
本発明は、全般的にイーサネットに関し、更に特定して言えば、１００ＢＡＳＥ−Ｔイーサネットのためのフォールトモードに関連する。
【背景技術】
【０００２】
現在、イーサネットについて多数の電気電子技術者学会（ＩＥＥＥ）規格がある。それらの例の幾つかは、１０ＢＡＳＥ−Ｔ、１００ＢＡＳＥ−Ｔ、及び１０００ＢＡＳＥ−Ｔであり、これらは、幾つかの異なる種類の送信媒体（即ち、ツイストペア）を列挙し、それらについて説明している。具体的には、ツイストペア（これは、ＩＥＥＥ８０２．３ｕにより説明され、あらゆる目的のための参照のためここに組み込む）のための１００ＢＡＳＥ−Ｔは、一層高速の規格（即ち、１０００ＢＡＳＥ−Ｔ）が好まれるため、多くの産業用用途を除き、大部分は使われなくなっている。言い換えると、１００ＢＡＳＥ−Ｔは、産業用イーサネットにおいていまだに幅広く用いられている。
【０００３】
１００ＢＡＳＥ−Ｔの市場は限定され、比較的小さいため、問題点があるにも関わらず、あまり開発されてこなかった。例えば、イーサネットケーブルは、産業用の環境では実質的に乱用されており、これは、ケーブルへの損傷の可能性が高いことを意味する。また、イーサネット機能の途絶及びこれらのケーブルの交換はそれぞれ非常に費用が嵩み得る。そのため、ケーブル損傷に耐性のある１００ＢＡＳＥ−Ｔ接続で作動するシステムが求められている。
【０００４】
従来のシステムの幾つかの例は、米国特許番号第７，５８７，１８１号、米国特許公開番号２００４／０２１３１７０、及び米国特許公開番号２００８／０２５３３５６に記載されている。
【発明の概要】
【０００５】
従って、本発明の例示の一実施例は或る装置を提供する。この装置は、送信経路、受信経路、送信経路に結合されるデジタル・アナログ・コンバータ（ＤＡＣ）、受信経路に結合されるアナログ・デジタル・コンバータ（ＡＤＣ）、及びＤＡＣ及びＡＤＣに結合される媒体依存インタフェース（ＭＤＩ）を含み、１００ＢＡＳＥ−Ｔ接続で通信を提供するようにＭＤＩが第１のツイストペア及び第２のツイストペアを受信するよう適合され、第１及び第２のツイストペアの一つにフォールトが検出されるとＭＤＩがフォールトトレランスモードに入り、フォールトトレランスモードにおいて、アクティブツイストペアで全二重１００ＢＡＳＥ−Ｔリンクがつくられ、アクティブツイストペアが、フォールトのない第１及び第２のツイストペアの１つである。
【０００６】
本発明の例示の一実施例に従って、ＭＤＩは媒体依存インタフェースクロスバー（ＭＤＩＸ）である。
【０００７】
本発明の例示の一実施例に従って、この装置は、送信経路及び受信経路に結合されるエコーキャンセラ、及びＤＡＣ及びＡＤＣに結合されるハイブリッド回路を更に含む。
【０００８】
本発明の例示の一実施例に従って、所定の期間内で半／全二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、第１及び第２のツイストペアの一つがフォールトを有するか否かをＭＤＩが検出する。
【０００９】
本発明の例示の一実施例に従って、フォールトトレラントモードのアクティブツイストペアでＭＤＩが同期化を行なう。
【００１０】
本発明の例示の一実施例に従って或る方法が提供される。この方法は、第１のユニット及び第２のユニット間に結合される第１のツイストペア及び第２のツイストペアの一方にフォールトがあるか否かを検出すること、第１及び第２のツイストペアのどちらがアクティブツイストペアであるかを判定すること、及びアクティブツイストペアで半／全二重１００ＢＡＳＥ−Ｔリンクを成立させることを含む。
【００１１】
本発明の例示の一実施例に従って、検出するステップが、所定の期間内で半二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、第１及び第２のツイストペアの一つがフォールトを有するか否かを検出することを更に含む。
【００１２】
本発明の例示の一実施例に従って、この方法が、第１及び第２のユニットをマスタユニット及びスレーブユニットとして構成すること、及びマスタユニット及びスレーブユニットを同期化することを更に含む。
【００１３】
本発明の例示の一実施例に従って、構成するステップが、第１及び第２のユニットの各々によりランダムに送信時間スロット及び受信時間スロットの一方に入ること、送信時間スロットに対し、送信時間スロットの第１の部分の間、第１及び第２のユニットの少なくとも一方によりサイレントのままとすること、送信時間スロットに対し、送信時間スロットの第２の部分の間、第１及び第２のユニットの少なくとも一方に信号を送信することであって、送信時間スロットの第２の部分が送信時間スロットの第１の部分に続くこと、送信時間スロットに対し、送信時間スロットの第３の部分の間、第１及び第２のユニットの少なくとも一方をサイレントのままとすること、受信時間スロットに対し、第１及び第２のユニットの少なくとも一方のアイドルバースト（idle
burst）を検出すること、送信時間スロットの送信される期間の半分未満のアイドルバーストの識別を宣言するため、受信経路で検出された送信されたアイドルの最小時間期間を定義すること、及びマスタユニットをアイドルバーストを先に検出する第１及び第２のユニットの一つとして設定することを更に含む。
【００１４】
本発明の例示の一実施例に従って、成立させるステップが、マスタユニットの送信経路により一連の連続するアイドルを送信すること、マスタユニットのエコーキャンセラを調練すること、及びスレーブユニットのイコライザーを調練することを更に含む。
【００１５】
本発明の例示の一実施例に従って、成立させるステップが、スレーブユニットの少なくとも一部を調練すること、スレーブユニットの少なくとも一部を調練するステップの後にスレーブユニットの送信経路により一連の連続するアイドルを送信すること、スレーブユニットのエコーキャンセラを調練すること、及びマスタユニットの少なくとも一部を調練することを更に含む。
【００１６】
本発明の例示の一実施例に従って或る装置が提供される。この装置は、第１の送信経路と、第１の受信経路と、送信経路に結合される第１のＤＡＣと、受信経路に結合される第１のＡＤＣと、第１のＡＤＣ及び第１のＤＡＣに結合される第１のＭＤＩと、第１のＭＤＩに結合される第１のツイストペアと、第１のＭＤＩに結合される第２のツイストペアとを有する第１のユニット、第２の送信経路と、第２の受信経路と、送信経路に結合される第２のＤＡＣと、受信経路に結合される第２のＡＤＣと、第２のＤＡＣ及び第２のＡＤＣに結合される第２のＭＤＩとを有する第２のユニットを含み、第２のＭＤＩが、１００ＢＡＳＥ−Ｔ接続で第１のユニットとの通信を提供するように、第１及び第２のツイストペアに結合されており、第１及び第２のツイストペアの一方にフォールトが検出されると第１及び第２のＭＤＩがフォールトトレランスモードに入り、フォールトトレランスモードにおいて、アクティブツイストペアで全二重１００ＢＡＳＥ−Ｔリンクがつくられ、アクティブツイストペアが、フォールトのない第１及び第２のツイストペアの１つである。
【００１７】
本発明の例示の一実施例に従って、第１及び第２のＭＤＩの各々が、それぞれ、第１のＭＤＩＸ及び第２のＭＤＩＸを更に含む。
【００１８】
本発明の例示の一実施例に従って、第１のユニットが、第１の送信経路及び第１の受信経路に結合される第１のエコーキャンセラ、及び第１のＤＡＣ及び第１のＡＤＣに結合される第１のハイブリッド回路を更に含む。
【００１９】
本発明の例示の一実施例に従って、第２のユニットが、第２の送信経路及び第２の受信経路に結合される第２のエコーキャンセラ、及び第２のＤＡＣ及び第２のＡＤＣに結合される第２のハイブリッド回路を更に含む。
【００２０】
本発明の例示の一実施例に従って、所定の期間内で半／全二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、第１及び第２のツイストペアの一つがフォールトを有するか否かをＭＤＩが検出する。
【００２１】
本発明の例示の一実施例に従って、第１及び第２のＭＤＩが、第１及び第２のユニットをマスタユニット及びスレーブユニットとして構成し、マスタユニット及びスレーブユニットを同期化する。
【００２２】
本発明の例示の一実施例に従って、第１及び第２のＭＤＩの各々が、マスタユニットを、アイドルバーストを先に検出する第１及び第２のユニットの一つとして設定する。
【００２３】
例示の実施例を添付の図面を参照して説明する。
【図面の簡単な説明】
【００２４】
【図１】本発明の例示の一実施例に従ったシステムの一例のブロック図である。
【００２５】
【図２】図１のシステムに対するマスタユニット及びスレーブユニットの解像（resolution）を示すタイミング図である。
【図３】図１のシステムに対するマスタユニット及びスレーブユニットの解像を示すタイミング図である。
【図４】図１のシステムに対するマスタユニット及びスレーブユニットの解像を示すタイミング図である。
【図５】図１のシステムに対するマスタユニット及びスレーブユニットの解像を示すタイミング図である。
【発明を実施するための形態】
【００２６】
図１において、参照符号１００は、本発明の例示の一実施例に従ったシステムの一例を全般的に示す。システム１００は、全般的に、１００ＢＡＳＥ−Ｔ接続を介してツイストペア１０４−１及び１０４−２で互いに通信するユニット１０２−１及び１０２−２を有するイーサネットシステムである。典型的に、ツイストペア１０４−１及び１０４−２は、カテゴリー５又はＣＡＴ５ケーブルであり得る。この１００ＢＡＳＥ−Ｔ接続の結果、ツイストペア１０４−１及び１０４−２での１００ＢＡＳＥ−Ｔリンクは、通常オペレーションでの物理的半二重リンクである。ユニット１０２−１及び１０２−２は全般的に、それらのそれぞれの媒体依存インタフェース（ＭＤＩ）１２０−１及び１２０−２とも通信する。
【００２７】
これらのユニット１０２−１及び１０２−２の各々は、フォールトが生じるときフォールトトレランスモードを用いて１００ＢＡＳＥ−Ｔ物理層（ＰＨＹ）が１００ＢＡＳＥ−Ｔリンクを再成立させることができるようにする、幾つかのサブコンポーネント（これらは単一の集積回路又はＩＣ内に含まれ得る）を含む。特に、ユニット１０２−１及び１０２−２はそれぞれ、媒体依存インタフェース（ＭＤＩ）又は媒体依存インタフェースクロスバー（ＭＤＩＸ）１０６−１及び１０６−２、デジタル・アナログ・コンバータ（ＤＡＣ）１０８−１、送信又はＴＸ経路１１０−１及び１１０−２、エコーキャンセラ１１２−１及び１１２−２、ハイブリッド回路１１４−１及び１１４−２、アナログ・デジタル・コンバータ（ＡＤＣ）１１６−１及び１１６−２、受信又はＲＸ経路１１８−１及び１１８−２を含む。任意で、ツイストペア１０４−１及び１０４−２の長さが短い（典型的に、１０ｍ未満）用途では送信される信号の相対的強度がエコーよりずっと大きいため、ハイブリッド回路１１４−１及び１１４−２は省かれてもよい。
【００２８】
オペレーションにおいて、システム１００は、たとえツイストペア１０４−１及び１０４−２の一方にフォールトがある場合でも、１００ＢＡＳＥ−Ｔリンクを維持するためにフォールトトレラントモードを用いることができる。フォールトの例は、破損及び低減された信号対雑音比（ＳＮＲ）である。代替として、フォールトは、ユーザがツイストペア１０４−１及び１０４−２をバックアップとして用いる選択肢であってもよい。システム１００は全般的に、物理的半二重１００ＢＡＳＥ−Ｔリンクで動作するとき、ツイストペア１０４−１及び１０４−２の一方にフォールトを検出することにより、これを行う。フォールトが検出されると、システム１００は、残りのアクティブツイストペア（フォールトのないツイストペア１０４−１又は１０４−２）で全二重１００ＢＡＳＥ−Ｔリンクを成立させることができる。
【００２９】
ツイストペア１０４−１又は１０４−２で全二重１００ＢＡＳＥ−Ｔリンクを成立する前に、達成すべき幾つかの基準がある。第１に、受信したデータに比べ全般的にエコー応答を一定の位相遅延に維持して一層シンプルなデジタル最小二乗平均（ＬＭＳ）を考慮し、かつ、全般的にユニット１０２−１及び１０２−２がマスタ／スレーブ構成で動作するように、ユニット１０２−１及び１０２−２に対し単一のクロックがあるべきである。第２に、ユニット１０２−１及び１０２−２内のフィルタは収束するべきである。
【００３０】
リンク成立のため及びフォールトトレランスモードに入ることができるようにするためのＩＥＥＥ規格（つまり、ＩＥＥＥ８０２．３ｕ）に準拠するため、システム１００は、リンクタイマ（典型的に、およそ数ミリ秒である所定の期間又は継続時間を有する）を用いて測定を行う。全般的に、パワーアップの間又はフォールトが生じる場合にリンクタイマが開始される。基本的に、リンクタイマは、リンク障害が生じるたびに開始され得る。リンクタイマのこの期間の間、ＭＤＩ１０６−１及び／又は１０６−２は、リンクを再成立させる試みをすることができる。期間が経過する前にリンクが成立できない場合、ＭＤＩ１０６−１及び／又は１０６−２は、ツイストペア１０４−１及び１０４−２の一方にフォールトがありアクティブツイストペアが成立すると仮定する。
【００３１】
アクティブツイストペア１０４−１又は１０４−２が成立すると、システム１００は、ユニット１０２−１及び１０２−２をマスタユニット及びスレーブユニットとして構成する。これを行うため、ユニット１０２−１及び１０２−２の各々（つまり、ＭＤＩの１０６−１及び１０６−２）は、リンクタイマの満了に続いてまず送信時間スロット又は受信時間スロットにランダムに入る。送信時間スロットの間、ＭＤＩ１０６−１及び／又は１０６−２は、全般的に送信時間スロットの中間で信号を送信し、送信時間スロットの残りの間、サイレントのままである。受信時間スロットの間、ＭＤＩ１０６−１及び／又は１０６−２は、送信時間スロットの間他方のＭＤＩ１０６−１及び／又は１０６−２から送信された信号に対応する、受信したエネルギーであるアイドルバーストがないか聴く（listens
for）。アイドルバーストを受信するための第１のＭＤＩ１０６−１又は１０６−２に対するユニット１０２−１又は１０２−２は、マスタユニットとして識別され、他方のユニット１０２−１又は１０２−２はスレーブユニットとして識別される。ユニット１０２−１及び１０２−２の各々はランダムに送信時間スロット又は受信時間スロットに入るため、全般的にマスタユニット及びスレーブユニットが識別されることを確実にするためにアルゴリズム（これは、図２〜４のタイミング図に説明されている）が用いられる。
【００３２】
まず図２に移ると、１つのユニット（例えばユニット１０２−１）が送信時間スロットに入り、他方のユニット（例えばユニット１０２−２）が受信時間スロットに入る。図示するように、リンク障害の後、信号が、ユニット１０２−１から送信され、ユニット１０２−２により受け取られて、アイドルバーストが検出されるようになっている。そのため、この場合、ユニット１０２−２がマスタユニットとして識別され、ユニット１０２−１がスレーブユニットとして識別される。
【００３３】
図３に移ると、リンク障害の後、ユニット１０２−１及び１０２−２の両方が受信時間スロットに入る。図示するように、ユニット１０２−１及び１０２−２の受信時間スロットに入るタイミングは異なるため、ユニット１０２−１及び１０２−２の各々は、送信時間スロットと受信時間スロットとの間で切り替わる。この場合、ユニット１０２−１及び１０２−２の各々に対する送信時間スロットと受信時間スロットとの間の１回の切り替えの後、ユニット１０２−１がマスタユニットとして識別され、ユニット１０２−２がスレーブユニットとして識別される。
【００３４】
図４に移ると、リンク障害の後ユニット１０２−１及び１０２−２の両方が再び受信時間スロットに入る。ただ、図３及び図４の差は、２回の切り替えの後ユニット１０２−１又は１０２−２のいずれもマスタユニットとして識別されないことであり、第２の切り替えの後、ユニット１０２−２はこれらの時間スロットの一方にランダムに入り、そこでアイドルバーストが検出されて、ユニット１０２−２がマスタユニットとして識別され、ユニット１０２−１がスレーブユニットとして識別される。
【００３５】
最後に図５に移ると、リンク障害の後、ユニット１０２−１及び１０２−２の両方が再び受信時間スロットに入る。しかし、ここでは、ユニット１０２−２による最初のアイドルバーストの検出に障害がある。これは、このアイドルバーストがユニット１０２−１による信号の送信期間の半分未満であるためである。この障害は、ユニット１０２−１に送信時間スロットにランダムに入らせ、そこで、バースト期間が一般的に受信時間スロットのバーストを検出するための定義された時間期間のサイズの２倍以上大きくなるという事実によりユニット１０２−１がアイドルバーストを検出する。そのため、ユニット１０２−１がマスタユニットとして識別され、ユニット１０２−２はスレーブユニットとして識別される。
【００３６】
マスタユニット及びスレーブユニットの識別に続いて、ユニット１０２−１及び１０２−２が同期化される。連続的なアイドル送信（ユニット１０２−１又は１０２−２の一方から他方へ送信される連続的な信号）が、スレーブユニットにより受信される。連続的なアイドル送信が検出されると、スレーブユニットは、所定の期間（およそ数ミリ秒）、マスタユニットのエコーキャンセラ１１２−１又は１１２−２が収束するのを待ち、その間スレーブはそのイコライザー（シンボル間インタフェース又はＩＳＩ消去（cancellation））を調練する。
【００３７】
マスタユニット及びスレーブユニットが同期化された状態で、システムはスタートアップ位相に入る。第１のスタートアップ位相において、マスタユニットの送信経路１１０−１又は１１０−２は連続的なアイドル送信を提供し、マスタユニットのエコーキャンセラ１１２−１又は１１２−２は調練される。また、この第１のスタートアップ位相において、スレーブユニットの送信経路１１０−１又は１１０−２はサイレントのままであり、スレーブユニットの一部（つまり受信経路１１２−１又は１１２−２内）は調練される（イコライザー）。第２のスタートアップ位相において、マスタユニットの送信経路１１０−１又は１１０−２は連続的なアイドル送信を提供し、マスタユニットの一部（つまり、受信経路１１２−１又は１１２−２及びＭＤＩ１０６−１又は１０６−２内）は調練される（イコライザー）。また、この第２のスタートアップ位相において、スレーブユニットの送信経路１１０−１又は１１０−２は連続的なアイドル送信を提供し、スレーブユニットのエコーキャンセラ１１２−１又は１１２−２は調練される。また、この第２のスタートアップ位相において、マスタユニットは受信経路１１８−１又は１１８−２を調練する（イコライザー）。
【００３８】
従って、フォールトトレランスモードがあれば、システム１００は、フォールト又は障害の事象においてツイストペア１０４−１及び１０４−２の一方で物理的全二重１００ＢＡＳＥ−Ｔリンクを提供することができる。
【００３９】
例示の実施例の文脈で説明したような特徴又は工程のすべて又はその幾つかを有する例示の実施例の文脈で説明した１つ又はそれ以上の特徴又は工程の異なる組み合わせを有する実施例も、本明細書に包含されることも意図している。当業者であれば、他の多くの実施例及び変形も特許請求の範囲に包含されることが理解されるであろう。
【特許請求の範囲】
【請求項１】
装置であって、
送信経路、
受信経路、
前記送信経路に結合されるデジタル・アナログ・コンバータ（ＤＡＣ）、
前記受信経路に結合されるアナログ・デジタル・コンバータ（ＡＤＣ）、及び、
前記ＤＡＣ及び前記ＡＤＣに結合される媒体依存インタフェース（ＭＤＩ）、
を含み、前記ＭＤＩが、１００ＢＡＳＥ−Ｔ接続で通信を提供するように第１のツイストペア及び第２のツイストペアを受信するよう適合され、更に、前記第１及び第２のツイストペアの一つにフォールトが検出されると前記ＭＤＩがフォールトトレランスモードに入り、更に、前記フォールトトレランスモードにおいて、アクティブツイストペアで物理的全二重１００ＢＡＳＥ−Ｔリンクがつくられ、更に、前記アクティブツイストペアが前記フォールトのない前記第１及び第２のツイストペアの一つである、
装置。
【請求項２】
請求項１に記載の装置であって、前記ＭＤＩが媒体依存インタフェースクロスバー（ＭＤＩＸ）である、装置。
【請求項３】
請求項１に記載の装置であって、前記装置が、
前記送信経路及び前記受信経路に結合されるエコーキャンセラ、及び、
前記ＤＡＣ及び前記ＡＤＣに結合されるハイブリッド回路、
を更に含む、装置。
【請求項４】
請求項１に記載の装置であって、所定の期間内で半二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、前記第１及び第２のツイストペアの一つがフォールトを有するか否かを前記ＭＤＩが検出する、装置。
【請求項５】
請求項４に記載の装置であって、前記ＭＤＩが前記フォールトトレラントモードにおいて前記アクティブツイストペアで同期化を行なう、装置。
【請求項６】
方法であって、
第１のユニットと第２のユニットとの間に結合される第１のツイストペア及び第２のツイストペアの一つにフォールトが存在するか否かを検出するステップ、
前記第１及び第２のツイストペアの一つのいずれがアクティブツイストペアであるかを判定するステップ、及び
前記アクティブツイストペアで全二重１００ＢＡＳＥ−Ｔリンクを成立させるステップ、
を含む、方法。
【請求項７】
請求項６に記載の方法であって、前記検出するステップが、
所定の期間内で半／全二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、前記第１及び第２のツイストペアの一つがフォールトを有するか否かを検出するステップ、
を更に含む、方法。
【請求項８】
請求項７に記載の方法であって、前記方法が、
前記第１及び第２のユニットをマスタユニット及びスレーブユニットとして構成するステップ、及び、
前記マスタユニット及びスレーブユニットを同期化するステップ、
を更に含む、方法。
【請求項９】
請求項８に記載の方法であって、前記構成するステップが、
前記第１及び第２のユニットの各々により送信時間スロット及び受信時間スロットの一方にランダムに入るステップ、
前記送信時間スロットに対し、前記送信時間スロットの第１の部分の間、前記第１及び第２のユニットの少なくとも一方によりサイレントのままとするステップ、
前記送信時間スロットに対し、前記送信時間スロットの第２の部分の間、前記第１及び第２のユニットの少なくとも一方に信号を送信するステップであり、前記送信時間スロットの第２の部分が前記送信時間スロットの前記第１の部分に続く、前記送信するステップ、
前記送信時間スロットに対し、前記送信時間スロットの第３の部分の間、前記第１及び第２のユニットの少なくとも一方をサイレントのままとするステップであり、前記送信時間スロットの前記第３の部分が前記送信時間スロットの第２の部分に続く、前記サイレントのままとするステップ、
前記受信時間スロットに対し、前記第１及び第２のユニットの少なくとも一方でアイドルバーストを検出するステップ、
前記送信時間スロットの前記送信された期間の半分未満のアイドルバーストの識別を宣言するため、受信経路での検出された送信されたアイドルの最小時間期間を定義するステップ、及び
マスタユニットを、前記アイドルバーストを先に検出する前記第１及び第２のユニットの一つとして設定するステップ、
を更に含む、方法。
【請求項１０】
請求項９に記載の方法であって、前記成立させるステップが、
前記マスタユニットの送信経路により一連の連続するアイドルを送信するステップ、
前記マスタユニットのエコーキャンセラを調練するステップ、及び、
前記スレーブユニットの少なくとも一部を調練するステップ、
を更に含む、方法。
【請求項１１】
請求項９に記載の方法であって、前記成立させるステップが、
前記スレーブユニットの少なくとも一部を調練するステップ、
前記スレーブユニットの少なくとも一部を調練する前記ステップの後、前記スレーブユニットの送信経路により一連の連続するアイドルを送信するステップ、
前記スレーブユニットのエコーキャンセラを調練するステップ、及び、
前記マスタユニットの少なくとも一部を調練するステップ、
を更に含む、方法。
【請求項１２】
装置であって、
第１の送信経路と、
第１の受信経路と、
前記送信経路に結合される第１のＤＡＣと、
前記受信経路に結合される第１のＡＤＣと、
前記第１のＡＤＣ及び前記第１のＤＡＣに結合される第１のＭＤＩと、
を有する第１のユニット、
前記第１のＭＤＩに結合される第１のツイストペア、
前記第１のＭＤＩに結合される第２のツイストペア、及び
第２の送信経路と、
第２の受信経路と、
前記送信経路に結合される第２のＤＡＣと、
前記受信経路に結合される第２のＡＤＣと、
前記第２のＤＡＣ及び前記第２のＡＤＣに結合される第２のＭＤＩと、
を有する第２のユニット、
を含み、
前記第２のＭＤＩが、前記第１のユニットとの１００ＢＡＳＥ−Ｔ接続で通信を提供するように前記第１及び第２のツイストペアに結合され、
前記第１及び第２のツイストペアの一つにフォールトが検出されると、前記第１及び第２のＭＤＩがフォールトトレランスモードに入り、
前記フォールトトレランスモードにおいて、アクティブツイストペアで物理的全二重１００ＢＡＳＥ−Ｔリンクがつくられ、更に、
前記アクティブツイストペアが、前記フォールトのない前記第１及び第２のツイストペアの一つである、
装置。
【請求項１３】
請求項１２に記載の装置であって、前記第１及び第２のＭＤＩの各々がそれぞれ第１のＭＤＩＸ及び第２のＭＤＩＸを更に含む、装置。
【請求項１４】
請求項１２に記載の装置であって、前記第１のユニットが、
前記第１の送信経路及び前記第１の受信経路に結合される第１のエコーキャンセラ、及び、
前記第１のＤＡＣ及び前記第１のＡＤＣに結合される第１のハイブリッド回路、
を更に含む、装置。
【請求項１５】
請求項１４に記載の装置であって、前記第２のユニットが、
前記第２の送信経路及び前記第２の受信経路に結合される第２のエコーキャンセラ、及び、
前記第２のＤＡＣ及び前記第２のＡＤＣに結合される第２のハイブリッド回路、
を更に含む、装置。
【請求項１６】
請求項１５に記載の装置であって、所定の期間内で半二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、前記第１及び第２のツイストペアの一つがフォールトを有するか否かを前記ＭＤＩが検出する、装置。
【請求項１７】
請求項１６に記載の方法であって、前記第１及び第２のＭＤＩが、前記第１及び第２のユニットマスタユニット及びスレーブユニットをとして構成し、前記マスタユニット及びスレーブユニットを同期化する、装置。
【請求項１８】
請求項１７に記載の方法であって、前記第１及び第２のＭＤＩの各々が前記マスタユニットを、アイドルバーストを先に検出する前記第１及び第２のユニットの一つとして設定する、方法。
【請求項１】
装置であって、
送信経路、
受信経路、
前記送信経路に結合されるデジタル・アナログ・コンバータ（ＤＡＣ）、
前記受信経路に結合されるアナログ・デジタル・コンバータ（ＡＤＣ）、及び、
前記ＤＡＣ及び前記ＡＤＣに結合される媒体依存インタフェース（ＭＤＩ）、
を含み、前記ＭＤＩが、１００ＢＡＳＥ−Ｔ接続で通信を提供するように第１のツイストペア及び第２のツイストペアを受信するよう適合され、更に、前記第１及び第２のツイストペアの一つにフォールトが検出されると前記ＭＤＩがフォールトトレランスモードに入り、更に、前記フォールトトレランスモードにおいて、アクティブツイストペアで物理的全二重１００ＢＡＳＥ−Ｔリンクがつくられ、更に、前記アクティブツイストペアが前記フォールトのない前記第１及び第２のツイストペアの一つである、
装置。
【請求項２】
請求項１に記載の装置であって、前記ＭＤＩが媒体依存インタフェースクロスバー（ＭＤＩＸ）である、装置。
【請求項３】
請求項１に記載の装置であって、前記装置が、
前記送信経路及び前記受信経路に結合されるエコーキャンセラ、及び、
前記ＤＡＣ及び前記ＡＤＣに結合されるハイブリッド回路、
を更に含む、装置。
【請求項４】
請求項１に記載の装置であって、所定の期間内で半二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、前記第１及び第２のツイストペアの一つがフォールトを有するか否かを前記ＭＤＩが検出する、装置。
【請求項５】
請求項４に記載の装置であって、前記ＭＤＩが前記フォールトトレラントモードにおいて前記アクティブツイストペアで同期化を行なう、装置。
【請求項６】
方法であって、
第１のユニットと第２のユニットとの間に結合される第１のツイストペア及び第２のツイストペアの一つにフォールトが存在するか否かを検出するステップ、
前記第１及び第２のツイストペアの一つのいずれがアクティブツイストペアであるかを判定するステップ、及び
前記アクティブツイストペアで全二重１００ＢＡＳＥ−Ｔリンクを成立させるステップ、
を含む、方法。
【請求項７】
請求項６に記載の方法であって、前記検出するステップが、
所定の期間内で半／全二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、前記第１及び第２のツイストペアの一つがフォールトを有するか否かを検出するステップ、
を更に含む、方法。
【請求項８】
請求項７に記載の方法であって、前記方法が、
前記第１及び第２のユニットをマスタユニット及びスレーブユニットとして構成するステップ、及び、
前記マスタユニット及びスレーブユニットを同期化するステップ、
を更に含む、方法。
【請求項９】
請求項８に記載の方法であって、前記構成するステップが、
前記第１及び第２のユニットの各々により送信時間スロット及び受信時間スロットの一方にランダムに入るステップ、
前記送信時間スロットに対し、前記送信時間スロットの第１の部分の間、前記第１及び第２のユニットの少なくとも一方によりサイレントのままとするステップ、
前記送信時間スロットに対し、前記送信時間スロットの第２の部分の間、前記第１及び第２のユニットの少なくとも一方に信号を送信するステップであり、前記送信時間スロットの第２の部分が前記送信時間スロットの前記第１の部分に続く、前記送信するステップ、
前記送信時間スロットに対し、前記送信時間スロットの第３の部分の間、前記第１及び第２のユニットの少なくとも一方をサイレントのままとするステップであり、前記送信時間スロットの前記第３の部分が前記送信時間スロットの第２の部分に続く、前記サイレントのままとするステップ、
前記受信時間スロットに対し、前記第１及び第２のユニットの少なくとも一方でアイドルバーストを検出するステップ、
前記送信時間スロットの前記送信された期間の半分未満のアイドルバーストの識別を宣言するため、受信経路での検出された送信されたアイドルの最小時間期間を定義するステップ、及び
マスタユニットを、前記アイドルバーストを先に検出する前記第１及び第２のユニットの一つとして設定するステップ、
を更に含む、方法。
【請求項１０】
請求項９に記載の方法であって、前記成立させるステップが、
前記マスタユニットの送信経路により一連の連続するアイドルを送信するステップ、
前記マスタユニットのエコーキャンセラを調練するステップ、及び、
前記スレーブユニットの少なくとも一部を調練するステップ、
を更に含む、方法。
【請求項１１】
請求項９に記載の方法であって、前記成立させるステップが、
前記スレーブユニットの少なくとも一部を調練するステップ、
前記スレーブユニットの少なくとも一部を調練する前記ステップの後、前記スレーブユニットの送信経路により一連の連続するアイドルを送信するステップ、
前記スレーブユニットのエコーキャンセラを調練するステップ、及び、
前記マスタユニットの少なくとも一部を調練するステップ、
を更に含む、方法。
【請求項１２】
装置であって、
第１の送信経路と、
第１の受信経路と、
前記送信経路に結合される第１のＤＡＣと、
前記受信経路に結合される第１のＡＤＣと、
前記第１のＡＤＣ及び前記第１のＤＡＣに結合される第１のＭＤＩと、
を有する第１のユニット、
前記第１のＭＤＩに結合される第１のツイストペア、
前記第１のＭＤＩに結合される第２のツイストペア、及び
第２の送信経路と、
第２の受信経路と、
前記送信経路に結合される第２のＤＡＣと、
前記受信経路に結合される第２のＡＤＣと、
前記第２のＤＡＣ及び前記第２のＡＤＣに結合される第２のＭＤＩと、
を有する第２のユニット、
を含み、
前記第２のＭＤＩが、前記第１のユニットとの１００ＢＡＳＥ−Ｔ接続で通信を提供するように前記第１及び第２のツイストペアに結合され、
前記第１及び第２のツイストペアの一つにフォールトが検出されると、前記第１及び第２のＭＤＩがフォールトトレランスモードに入り、
前記フォールトトレランスモードにおいて、アクティブツイストペアで物理的全二重１００ＢＡＳＥ−Ｔリンクがつくられ、更に、
前記アクティブツイストペアが、前記フォールトのない前記第１及び第２のツイストペアの一つである、
装置。
【請求項１３】
請求項１２に記載の装置であって、前記第１及び第２のＭＤＩの各々がそれぞれ第１のＭＤＩＸ及び第２のＭＤＩＸを更に含む、装置。
【請求項１４】
請求項１２に記載の装置であって、前記第１のユニットが、
前記第１の送信経路及び前記第１の受信経路に結合される第１のエコーキャンセラ、及び、
前記第１のＤＡＣ及び前記第１のＡＤＣに結合される第１のハイブリッド回路、
を更に含む、装置。
【請求項１５】
請求項１４に記載の装置であって、前記第２のユニットが、
前記第２の送信経路及び前記第２の受信経路に結合される第２のエコーキャンセラ、及び、
前記第２のＤＡＣ及び前記第２のＡＤＣに結合される第２のハイブリッド回路、
を更に含む、装置。
【請求項１６】
請求項１５に記載の装置であって、所定の期間内で半二重１００ＢＡＳＥ−Ｔリンクが成立しないかどうかを判定することにより、前記第１及び第２のツイストペアの一つがフォールトを有するか否かを前記ＭＤＩが検出する、装置。
【請求項１７】
請求項１６に記載の方法であって、前記第１及び第２のＭＤＩが、前記第１及び第２のユニットマスタユニット及びスレーブユニットをとして構成し、前記マスタユニット及びスレーブユニットを同期化する、装置。
【請求項１８】
請求項１７に記載の方法であって、前記第１及び第２のＭＤＩの各々が前記マスタユニットを、アイドルバーストを先に検出する前記第１及び第２のユニットの一つとして設定する、方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公表番号】特表２０１３−５２００７６（Ｐ２０１３−５２００７６Ａ）
【公表日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１２−５５２８６７（Ｐ２０１２−５５２８６７）
【出願日】平成２２年１２月２１日（２０１０．１２．２１）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０６１５０２
【国際公開番号】ＷＯ２０１１／１０００３５
【国際公開日】平成２３年８月１８日（２０１１．８．１８）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．イーサネット
【出願人】（３９００２０２４８）日本テキサス・インスツルメンツ株式会社 (219)
【出願人】（５０７１０７２９１）テキサス インスツルメンツ インコーポレイテッド (50)
【Ｆターム（参考）】
【公表日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２２年１２月２１日（２０１０．１２．２１）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０６１５０２
【国際公開番号】ＷＯ２０１１／１０００３５
【国際公開日】平成２３年８月１８日（２０１１．８．１８）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．イーサネット
【出願人】（３９００２０２４８）日本テキサス・インスツルメンツ株式会社 (219)
【出願人】（５０７１０７２９１）テキサス インスツルメンツ インコーポレイテッド (50)
【Ｆターム（参考）】
[ Back to top ]