ＩＣカードリーダライタ
【目的】 ＩＣカードリーダライタの小型化、簡略化を図る。
【構成】 クリスタル１０１によるクロックをＣＰＵ１００内部で分周し、それぞれ周波数の異なるシステムクロックφおよび同期クロックＳＣＫを生成する。ＩＣカードに対して調歩同期式通信を行う場合には、バッファ１０２を活性化し、システムクロックφを出力する。ＩＣカードに対してクロック同期式通信を行う場合には、バッファ１０３を活性化し、同期クロックＳＣＫを出力する。本発明によれば、単一の発振器によるクロックを分周することにより周波数の異なる複数のクロックを生成しているため、装置構成を簡略化することができる。
【構成】 クリスタル１０１によるクロックをＣＰＵ１００内部で分周し、それぞれ周波数の異なるシステムクロックφおよび同期クロックＳＣＫを生成する。ＩＣカードに対して調歩同期式通信を行う場合には、バッファ１０２を活性化し、システムクロックφを出力する。ＩＣカードに対してクロック同期式通信を行う場合には、バッファ１０３を活性化し、同期クロックＳＣＫを出力する。本発明によれば、単一の発振器によるクロックを分周することにより周波数の異なる複数のクロックを生成しているため、装置構成を簡略化することができる。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＣカードリーダライタ、詳しくは同期式、調歩同期式の通信を切り換え可能なＩＣカードリーダライタに関する。
【０００２】
【従来の技術】近年、メモリおよびマイクロコンピュータを搭載したＩＣカードが利用され始めている。ＩＣカードリーダライタは、このＩＣカードに対してデータの読み書きを行うものであって、ＩＣカードとのデータの送受信を行う通信手段を備えたものである。かかるＩＣカードリーダライタに要求される機能の一つとして、種々のタイプのＩＣカードに対応できることが掲げられる。従来より使用されているＩＣカードの端子等の位置は規格により統一されているものの、通信方式は異なる種類のものが使用されている。例えば、ＩＣカードに用いられている通信方式としては、調歩同期式およびクロック同期式の２つの方式がある。したがって、少なくともこれらの通信方式に対応できることがＩＣカードリーダライタに要求される。
【０００３】ここで、図１０に、調歩同期式通信およびクロック同期式通信の概略を示す。同図の（Ａ）に示す調歩同期式通信はいわゆる非同期式通信方式とも呼ばれるものであって、同期用のクロックを用いることなくデータの送受信を行う方式である。８ビットのデータの前後にはスタートビットおよびストップビットが付加されており、受信側においてはスタートビットおよびストップビットを基準としてデータの読み取りを行うものである。同図の（Ｂ）に示すクロック同期式通信方式は、データとともに同期用のクロックを送受信するものである。受信側においては、クロックの立ち上がり毎にデータを読み込むことにょり、データを正しく受信することが可能となる。
【０００４】また、クロック同期式の通信方式を用いたＩＣカードであっても、さらにクロック周波数の異なるものがある。そこで、特開平２−５１９２号公報、特開昭６１−１４８５８８号公報に開示されたように、発振周波数の異なるクロック発生回路を用いて各ＩＣカード毎に最適なクロックを生成していた。
【０００５】
【発明が解決しようとする課題】しかしながら、従来のＩＣカードリーダライタにあっては、ＩＣカードの通信方式およびクロック周波数に応じて複数のクロック発振回路を用意する必要があった。このため、ＩＣカードリーダライタの構成が複雑となり、装置の大型化、高価格化を招いていた。
【０００６】
【発明の目的】そこで、本発明は、装置の小型化、簡略化を実現可能なＩＣカードリーダライタを提供することを目的としている。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、ＩＣカードに対してデータの送受信を行うＩＣカードリーダライタにおいて、所定の周波数の基準クロックを発振させる発振手段と、基準クロックに基づき、周波数の異なる複数のクロックを生成可能なクロック生成手段と、複数の通信方式のうちのいずれかの通信方式を選択し、この通信方式に対応するクロックを、クロック生成手段により生成された複数のクロックのなかから選択する選択手段と、選択手段によりそれぞれ選択された通信方式およびクロックに基づきＩＣカードに対してデータの送受信を行う送受信手段とを備えたことを特徴とするＩＣカードリーダライタである。
【０００８】請求項２記載の発明は、上記選択手段は、調歩同期式通信方式またはクロック同期式通信方式のいずれかを選択可能であることを特徴とする請求項１記載のＩＣカードリーダライタである。
【０００９】請求項３記載の発明は、請求項１記載のクロック生成手段は、基準クロックを分周することにより、周波数の異なる複数のクロックを生成することを特徴としたＩＣカードリーダライタである。
【００１０】請求項４記載の発明は、請求項１記載の選択手段は、ＩＣカードリーダライタに通信回線を介して接続されたホスト端末からのコマンドに基づき、通信方式を選択することを特徴とするＩＣカードリーダライタである。
【００１１】請求項５記載の発明は、請求項１記載の送受信手段は、選択された通信方式に応じた初期通信をＩＣカードに対して行うことを特徴とするＩＣカードリーダライタである。
【００１２】
【作用】請求項１記載の発明において、発振手段は、所定の周波数の基準クロックを発振し、クロック生成手段は基準クロックに基づき複数の異なる周波数のクロックを生成する。例えば、ＣＰＵのシステムクロックを基準クロックとして使用することができる。選択手段は、異なる複数の通信方式のいずれかを選択するとともに、この通信方式に対応するクロックを上記複数のクロックのなかから選択する。送受信手段は、選択手段によりそれぞれ選択された通信方式およびクロックに基づきＩＣカードに対してデータの送受信を行う。
【００１３】したがって、本発明によれば、単一の発振手段のみによって、通信方式およびクロック周波数の異なる複数のＩＣカードに対応することが可能となる。これにより、ＩＣカードリーダライタの装置の簡略化および小型化を図ることができる。
【００１４】請求項２記載の発明において、選択手段は、調歩同期式通信方式またはクロック同期式通信方式のいずれかを選択可能である。したがって、本発明によれば、単一の発振手段によって、調歩同期式またはクロック同期式のいずれの通信方式にも対応することが可能である。
【００１５】請求項３記載の発明において、請求項１記載のクロック生成手段は、基準クロックを分周することにより、複数の異なる周波数のクロックを生成する。これにより、単一の発振手段によって、複数の異なる周波数のクロックを生成することができ、ＩＣカードリーダライタの装置の小型化等を図ることが可能となる。
【００１６】請求項４記載の発明において、請求項１記載の選択手段は、ＩＣカードリーダライタに通信回線を介して接続されたホスト端末からのコマンドに基づき、通信方式を選択する。すなわち、本発明によれば、ホスト端末を用いて通信方式およびクロック周波数を自由に選択することが可能となる。
【００１７】請求項５記載の発明において、請求項１記載の送受信手段は、選択された通信方式に応じた初期通信をＩＣカードに対して行っている。例えば、通信方式によってＩＣカードの初期化情報の受信タイミングが異なっていたとしても、送受信手段は初期化情報を正確に受信することが可能となる。
【００１８】
【実施例】以下に、本発明の一実施例に係るＩＣカードリーダライタを図面を参照しながら説明する。図１は、本実施例に係るＩＣカードリーダライタの概略回路図である。このＩＣカードリーダライタは、ＣＰＵ１００、ＲＡＭ１５０、ＲＳ−２３２Ｃ用のＩＣ１６０等により構成されている。ＣＰＵ１００に接続されたクリスタル１０１は、クロック発振用のものであり、９．８３０４ＭＨｚのクロック（基準クロック）を発振可能なものである。このクロックはＣＰＵ１００内部において分周され、ポートＰ５７からは４．９１５２ＭＨｚのシステムクロックφが、ポートＰ７２からは５０ｋＨｚの同期クロックＳＣＫがそれぞれ出力さる構成となっている。
【００１９】システムクロックφおよび同期クロックＳＣＫはトライステートのバッファ１０２、１０３を介してゲート１０５に入力されている。また、バッファ１０２、１０３にはインバータ１０４が接続されており、バッファ１０２、１０３のいずれかを選択的に活性化することが可能である。例えば、ポートＰ１０がハイレベルである場合には、バッファ１０２が活性化し、ゲート１０５からシステムクロックφが出力される。また、ポートＰ１０がロウレベルである場合には、バッファ１０３が活性化し、ゲート１０５から同期クロックＳＣＫが出力される。
【００２０】ＲＳ−２３２Ｃ用のＩＣ１６０は、図示されていないホスト端末とのデータ通信を行うためのものであって、ＣＰＵ１００によりその動作が制御される。
【００２１】図２は、ＣＰＵ１００内部のシステムクロックφおよび同期クロックＳＣＫの発生回路をブロック図で表したものである。クリスタル１０１および発振回路１１０は、９．８３０４ＭＨｚのクロックを発振するためのものである。このマスタクロックは、分周回路１１１により４．９１５２ＭＨｚに分周され、システムクロックφが生成される。システムクロックφは、分周回路１１２によりさらに分周され５０ｋＨｚの同期クロックＳＣＫが生成される。システムクロックφおよび同期クロックＳＣＫは上述したように、バッファ１０２、１０３により選択的にＩＣカードに出力される。
【００２２】図３に、ＩＣカードリーダライタのコマンドの一例を表す。これらのコマンドは、ホスト端末からＩＣカードリーダライタに送信されるものである。すなわち、ホスト端末からＩＣカードリーダライタにこれらのコマンドを送信することにより、Ｃカードの動作を制御することが可能となる。同図において、コマンド”Ｃ０”および”Ｃ１”は、調歩同期式モード、クロック同期式モードに対応したクロックを切り換えるためのものである。したがって、ホスト端末からＩＣカードリーダライタにコマンド”Ｃ０”を送信すると、ＩＣカードリーダライタは調歩同期式モードに遷移し、コマンド”Ｃ１”を送信するとＩＣカードリーダライタはクロック同期式モードに遷移する。
【００２３】続いて、以上のように構成されたＩＣカードリーダライタの動作を説明する。
【００２４】図４は本実施例に係るＩＣカードリーダライタのメインフローチャートである。このフローチャートにおいて、先ずＣＰＵ１００はポートの初期化を行う（Ｓ１０１）。すなわち、ＣＰＵ１００は、ポートＰ１０、Ｐ１１、Ｐ１２、Ｐ１４、Ｐ１５を出力ポートに設定し、ポートＰ１３、Ｐ１６を入力ポートに設定する。また、ＣＰＵ１００は、ポートＰ１０、Ｐ１１、Ｐ１４、Ｐ１５、Ｐ１５に”０”（ロウレベル）を出力し、ポートＰ１２に”１”（ハイレベル）を出力する。
【００２５】次に、ＣＰＵ１００は、シリアルコミュニケーションインタフェースＳＣＩ、ＳＣＩ２の設定を行う（Ｓ１０２）。ＳＣＩ１はＩＣカードとの通信方式を設定するためのものであり、ＳＣＩ２はＲＳ−２３２Ｃ用ＩＣ１６０に対する通信方式を設定するためのものである。リセット処理の後、ＳＣＩ１およびＳＣＩ２を調歩同期式モードに設定し、通信速度を９６００ｂｐｓとする。また、キャラクタフォーマットは８ビットデータ、偶数パリティ、ストップビットは１とする。さらに、ＣＰＵ１００はシステムクロックφ用のポートＰ５７および同期クロック用のポートＰ７２を出力用ポートに設定する（Ｓ１０３、Ｓ１０４）。
【００２６】ＣＰＵ１００がＲＳ−２３２Ｃ用のＩＣ１６０を介してホストコンピュータからコマンドを受信したとする（Ｓ１０５）。なお、データ通信はＣＲターミネーションにより行われる。ＣＰＵ１００は、受信したコマンドの処理を行い（Ｓ１０７）、レスポンスをホストコンピュータに送信する（Ｓ１０６）。かかる処理（Ｓ１０５〜Ｓ１０７）を繰り返すことにより、ＩＣカードリーダライタはホストコンピュータの指示に従った動作を行う。
【００２７】図５は、クロック切り換え処理を表すフローチャートである。ＣＰＵ１００は、ホストコンピュータから送信されたコマンドのパラメータＰ１を識別する。パラメータＰ１が”０”であることは調歩同期式の通信を行うことを示し、パラメータＰ１が”１”であることはクロック同期式通信を行うことを示している。したがって、パラメータＰ１がこれらのいずれにも該当しない場合（Ｓ２０１でＮＯ）には、エラーレスポンスをセットし（Ｓ２０９）、メインフローチャートに復帰する。
【００２８】パラメータＰ１が”１”である場合（Ｓ２０２でＹＥＳ）には、調歩同期式モードを表すモード０を設定する（Ｓ２０３）。そして、ＣＰＵ１００は、ポートＰ１０に”１”を出力し、バッファ１０２を活性化させる（Ｓ２０４）。これにより、ポートＰ５７からシステムクロックφが出力可能となる。また、ＣＰＵ１００はＳＣＩ２の初期化を行い（Ｓ２０５）、ＳＣＩ２を調歩同期式モードに設定する。
【００２９】一方、パラメータＰ１が”０”である場合（Ｓ２０２でＮＯ）には、クロック同期式モードを表すモード１を設定する（Ｓ２０６）。そして、ＣＰＵ１００は、ポートＰ１０に”０”を出力し、バッファ１０３を活性化させる（Ｓ２０７）。これにより、ポートＰ７２から同期クロックＳＣＫが出力可能となる。また、ＣＰＵ１００はＳＣＩ２の初期化を行い（Ｓ２０８）、ＳＣＩ２をクロック同期式モードに設定する。以上の処理の後、ＣＰＵ１００はメインフローチャートに復帰する。
【００３０】図６は、ＩＣカードのリセット処理を表すフローチャートである。先ず、ＣＰＵ１００は、ＩＣカードがＩＣカードリーダライタに挿入されたか否かを判断する（Ｓ２０１）。ＩＣカードが挿入されなかった場合（Ｓ２０１でＮＯ）には、エラーセットを行い（Ｓ３０９）、メインフローチャートに復帰する。ＩＣカードが挿入された場合（Ｓ３０１でＹＥＳ）には、ポートＰ１２を”０”、ポートＰ１１を”１”にした後（Ｓ３０２）、ポートＰ１２に”１”を出力する（Ｓ３０３）。これにより、ポートＰ１２からリセット信号ＲＳＴが出力され、ＩＣカードのリセットが行われる。
【００３１】次に、ＣＰＵ１００は、通信方式を表すモードが”０”が否か、すなわち調歩同期式モードか否かを判断する（Ｓ３０４）。調歩同期式モードに設定されている場合（Ｓ３０４でＹＥＳ）には、調歩同期式通信のタイミングでＡＴＲ情報を受信する（Ｓ３０５）。一方、調歩同期式モードに設定されていない場合、すなわちクロック同期式モードに設定されている場合（Ｓ３０４でＮＯ）には、クロック同期式通信のタイミングでＡＴＲ情報を受信する（Ｓ３０６）。図８、図９に示すように、ＩＣカードによってＡＴＲ情報を受信するタイミングが異なっている。図８において、Ｉ／Ｏ（ＩＲ）は調歩同期式内部リセットカードの入出力データのタイミングを表し、Ｉ／Ｏ（ＡＲ）は調歩同期式外部リセットカードの入出力データのタイミングを表している。また、Ｉ／Ｏ（ＳＨＲ）はクロック同期式応答カードの入出力データのタイミングを表している。図９は、クロック同期式のＩＣカードのリセット時におけるタイミングチャートである。
【００３２】ＣＰＵ１００は、受信したＡＴＲ情報が正常か否かを判断し、ＡＴＲ情報が正常でない場合（Ｓ３０７でＮＯ）にはエラーセットを行い（Ｓ３０９）、ＡＴＲ情報が正常である場合（Ｓ３０７でＹＥＳ）にはレスポンスセットを行う（Ｓ３０８）。以上の処理の後、ＣＰＵ１００はメインフローチャートに復帰する。
【００３３】図７は、ＩＣカードリーダライタおよびＩＣカード間におけるコマンド処理を表すフローチャートである。ＣＰＵ１００がＩＣカードからのコマンドを受信しない場合（Ｓ４０１でＮＯ）には、Ｒ／Ｗコマンド処理の後（Ｓ４０７）、ＩＣカードに対するレスポンスセットを行う（Ｓ４０８）。ＣＰＵ１００がＩＣカードからのコマンドを受信した場合（Ｓ４０１でＹＥＳ）には、ＣＰＵ１００はＳ４０２以降の処理を実行する。
【００３４】Ｓ４０２において、ＣＰＵ１００はモードが”０”か否か、すなわち調歩同期式モードに設定されているか否かを判断する（Ｓ４０２）。調歩同期式モードに設定されている場合（Ｓ４０２でＹＥＳ）には、ＣＰＵ１００は調歩同期式による送信および受信を行う（Ｓ４０３、Ｓ４０４）。一方、クロック同期式モードに設定されている場合（Ｓ４０２でＮＯ）には、ＣＰＵ１００はクロック同期式による送信および受信を行う（Ｓ４０５、Ｓ４０６）。以上の処理が終了した後、ＣＰＵ１００はメインフローチャートに復帰する。
【００３５】なお、本発明は、上述した実施例に限定されることなく、本発明の趣旨を逸脱しない範囲において実施可能である。例えば、クロック同期式モードにおいて、ＩＣカードに応じてクロック周波数を切り換えてもよい。
【００３６】
【発明の効果】以上説明してきたように、本発明によれば、通信方式に応じた周波数のクロックを分周することにより、通信方式およびクロック周波数が異なる種々のＩＣカードに対してデータ通信を行っている。すなわち、単一の発振回路によるクロックを分周し、周波数の異なる複数のクロックを生成しているため、複数の発振回路を用意する必要がなくなる。この結果ＩＣカードリーダライタの装置構成の簡略化および小型化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るＩＣカードリーダライタの概略回路図である。
【図２】本発明の一実施例に係るＩＣカードリーダライタのクロック生成回路のブロック図である。
【図３】本発明の一実施例に係るＩＣカードリーダライタのコマンドの一例を示す図である。
【図４】本発明の一実施例に係るＩＣカードリーダライタのメインフローチャートである。
【図５】本発明の一実施例に係るＩＣカードリーダライタのクロック切り換え処理を表すフローチャートである。
【図６】本発明の一実施例に係るＩＣカードリーダライタのリセット処理を表すフローチャートである。
【図７】本発明の一実施例に係るＩＣカードリーダライタのコマンド処理を表すフローチャートである。
【図８】本発明の一実施例に係るＩＣカードのタイミングチャートである。
【図９】本発明の一実施例に係るＩＣカードのタイミングチャートである。
【図１０】調歩同期式通信およびクロック同期式通信を説明するための図である。
【符号の説明】
１００ ＣＰＵ（発振手段、クロック生成手段、送受信手段）
１０１ クリスタル（発振手段）
１０２、１０３ バッファ（選択手段）
１１０ 発振回路（発振手段）
１１１、１１２ 分周回路（クロック生成手段）
【０００１】
【産業上の利用分野】本発明は、ＩＣカードリーダライタ、詳しくは同期式、調歩同期式の通信を切り換え可能なＩＣカードリーダライタに関する。
【０００２】
【従来の技術】近年、メモリおよびマイクロコンピュータを搭載したＩＣカードが利用され始めている。ＩＣカードリーダライタは、このＩＣカードに対してデータの読み書きを行うものであって、ＩＣカードとのデータの送受信を行う通信手段を備えたものである。かかるＩＣカードリーダライタに要求される機能の一つとして、種々のタイプのＩＣカードに対応できることが掲げられる。従来より使用されているＩＣカードの端子等の位置は規格により統一されているものの、通信方式は異なる種類のものが使用されている。例えば、ＩＣカードに用いられている通信方式としては、調歩同期式およびクロック同期式の２つの方式がある。したがって、少なくともこれらの通信方式に対応できることがＩＣカードリーダライタに要求される。
【０００３】ここで、図１０に、調歩同期式通信およびクロック同期式通信の概略を示す。同図の（Ａ）に示す調歩同期式通信はいわゆる非同期式通信方式とも呼ばれるものであって、同期用のクロックを用いることなくデータの送受信を行う方式である。８ビットのデータの前後にはスタートビットおよびストップビットが付加されており、受信側においてはスタートビットおよびストップビットを基準としてデータの読み取りを行うものである。同図の（Ｂ）に示すクロック同期式通信方式は、データとともに同期用のクロックを送受信するものである。受信側においては、クロックの立ち上がり毎にデータを読み込むことにょり、データを正しく受信することが可能となる。
【０００４】また、クロック同期式の通信方式を用いたＩＣカードであっても、さらにクロック周波数の異なるものがある。そこで、特開平２−５１９２号公報、特開昭６１−１４８５８８号公報に開示されたように、発振周波数の異なるクロック発生回路を用いて各ＩＣカード毎に最適なクロックを生成していた。
【０００５】
【発明が解決しようとする課題】しかしながら、従来のＩＣカードリーダライタにあっては、ＩＣカードの通信方式およびクロック周波数に応じて複数のクロック発振回路を用意する必要があった。このため、ＩＣカードリーダライタの構成が複雑となり、装置の大型化、高価格化を招いていた。
【０００６】
【発明の目的】そこで、本発明は、装置の小型化、簡略化を実現可能なＩＣカードリーダライタを提供することを目的としている。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、ＩＣカードに対してデータの送受信を行うＩＣカードリーダライタにおいて、所定の周波数の基準クロックを発振させる発振手段と、基準クロックに基づき、周波数の異なる複数のクロックを生成可能なクロック生成手段と、複数の通信方式のうちのいずれかの通信方式を選択し、この通信方式に対応するクロックを、クロック生成手段により生成された複数のクロックのなかから選択する選択手段と、選択手段によりそれぞれ選択された通信方式およびクロックに基づきＩＣカードに対してデータの送受信を行う送受信手段とを備えたことを特徴とするＩＣカードリーダライタである。
【０００８】請求項２記載の発明は、上記選択手段は、調歩同期式通信方式またはクロック同期式通信方式のいずれかを選択可能であることを特徴とする請求項１記載のＩＣカードリーダライタである。
【０００９】請求項３記載の発明は、請求項１記載のクロック生成手段は、基準クロックを分周することにより、周波数の異なる複数のクロックを生成することを特徴としたＩＣカードリーダライタである。
【００１０】請求項４記載の発明は、請求項１記載の選択手段は、ＩＣカードリーダライタに通信回線を介して接続されたホスト端末からのコマンドに基づき、通信方式を選択することを特徴とするＩＣカードリーダライタである。
【００１１】請求項５記載の発明は、請求項１記載の送受信手段は、選択された通信方式に応じた初期通信をＩＣカードに対して行うことを特徴とするＩＣカードリーダライタである。
【００１２】
【作用】請求項１記載の発明において、発振手段は、所定の周波数の基準クロックを発振し、クロック生成手段は基準クロックに基づき複数の異なる周波数のクロックを生成する。例えば、ＣＰＵのシステムクロックを基準クロックとして使用することができる。選択手段は、異なる複数の通信方式のいずれかを選択するとともに、この通信方式に対応するクロックを上記複数のクロックのなかから選択する。送受信手段は、選択手段によりそれぞれ選択された通信方式およびクロックに基づきＩＣカードに対してデータの送受信を行う。
【００１３】したがって、本発明によれば、単一の発振手段のみによって、通信方式およびクロック周波数の異なる複数のＩＣカードに対応することが可能となる。これにより、ＩＣカードリーダライタの装置の簡略化および小型化を図ることができる。
【００１４】請求項２記載の発明において、選択手段は、調歩同期式通信方式またはクロック同期式通信方式のいずれかを選択可能である。したがって、本発明によれば、単一の発振手段によって、調歩同期式またはクロック同期式のいずれの通信方式にも対応することが可能である。
【００１５】請求項３記載の発明において、請求項１記載のクロック生成手段は、基準クロックを分周することにより、複数の異なる周波数のクロックを生成する。これにより、単一の発振手段によって、複数の異なる周波数のクロックを生成することができ、ＩＣカードリーダライタの装置の小型化等を図ることが可能となる。
【００１６】請求項４記載の発明において、請求項１記載の選択手段は、ＩＣカードリーダライタに通信回線を介して接続されたホスト端末からのコマンドに基づき、通信方式を選択する。すなわち、本発明によれば、ホスト端末を用いて通信方式およびクロック周波数を自由に選択することが可能となる。
【００１７】請求項５記載の発明において、請求項１記載の送受信手段は、選択された通信方式に応じた初期通信をＩＣカードに対して行っている。例えば、通信方式によってＩＣカードの初期化情報の受信タイミングが異なっていたとしても、送受信手段は初期化情報を正確に受信することが可能となる。
【００１８】
【実施例】以下に、本発明の一実施例に係るＩＣカードリーダライタを図面を参照しながら説明する。図１は、本実施例に係るＩＣカードリーダライタの概略回路図である。このＩＣカードリーダライタは、ＣＰＵ１００、ＲＡＭ１５０、ＲＳ−２３２Ｃ用のＩＣ１６０等により構成されている。ＣＰＵ１００に接続されたクリスタル１０１は、クロック発振用のものであり、９．８３０４ＭＨｚのクロック（基準クロック）を発振可能なものである。このクロックはＣＰＵ１００内部において分周され、ポートＰ５７からは４．９１５２ＭＨｚのシステムクロックφが、ポートＰ７２からは５０ｋＨｚの同期クロックＳＣＫがそれぞれ出力さる構成となっている。
【００１９】システムクロックφおよび同期クロックＳＣＫはトライステートのバッファ１０２、１０３を介してゲート１０５に入力されている。また、バッファ１０２、１０３にはインバータ１０４が接続されており、バッファ１０２、１０３のいずれかを選択的に活性化することが可能である。例えば、ポートＰ１０がハイレベルである場合には、バッファ１０２が活性化し、ゲート１０５からシステムクロックφが出力される。また、ポートＰ１０がロウレベルである場合には、バッファ１０３が活性化し、ゲート１０５から同期クロックＳＣＫが出力される。
【００２０】ＲＳ−２３２Ｃ用のＩＣ１６０は、図示されていないホスト端末とのデータ通信を行うためのものであって、ＣＰＵ１００によりその動作が制御される。
【００２１】図２は、ＣＰＵ１００内部のシステムクロックφおよび同期クロックＳＣＫの発生回路をブロック図で表したものである。クリスタル１０１および発振回路１１０は、９．８３０４ＭＨｚのクロックを発振するためのものである。このマスタクロックは、分周回路１１１により４．９１５２ＭＨｚに分周され、システムクロックφが生成される。システムクロックφは、分周回路１１２によりさらに分周され５０ｋＨｚの同期クロックＳＣＫが生成される。システムクロックφおよび同期クロックＳＣＫは上述したように、バッファ１０２、１０３により選択的にＩＣカードに出力される。
【００２２】図３に、ＩＣカードリーダライタのコマンドの一例を表す。これらのコマンドは、ホスト端末からＩＣカードリーダライタに送信されるものである。すなわち、ホスト端末からＩＣカードリーダライタにこれらのコマンドを送信することにより、Ｃカードの動作を制御することが可能となる。同図において、コマンド”Ｃ０”および”Ｃ１”は、調歩同期式モード、クロック同期式モードに対応したクロックを切り換えるためのものである。したがって、ホスト端末からＩＣカードリーダライタにコマンド”Ｃ０”を送信すると、ＩＣカードリーダライタは調歩同期式モードに遷移し、コマンド”Ｃ１”を送信するとＩＣカードリーダライタはクロック同期式モードに遷移する。
【００２３】続いて、以上のように構成されたＩＣカードリーダライタの動作を説明する。
【００２４】図４は本実施例に係るＩＣカードリーダライタのメインフローチャートである。このフローチャートにおいて、先ずＣＰＵ１００はポートの初期化を行う（Ｓ１０１）。すなわち、ＣＰＵ１００は、ポートＰ１０、Ｐ１１、Ｐ１２、Ｐ１４、Ｐ１５を出力ポートに設定し、ポートＰ１３、Ｐ１６を入力ポートに設定する。また、ＣＰＵ１００は、ポートＰ１０、Ｐ１１、Ｐ１４、Ｐ１５、Ｐ１５に”０”（ロウレベル）を出力し、ポートＰ１２に”１”（ハイレベル）を出力する。
【００２５】次に、ＣＰＵ１００は、シリアルコミュニケーションインタフェースＳＣＩ、ＳＣＩ２の設定を行う（Ｓ１０２）。ＳＣＩ１はＩＣカードとの通信方式を設定するためのものであり、ＳＣＩ２はＲＳ−２３２Ｃ用ＩＣ１６０に対する通信方式を設定するためのものである。リセット処理の後、ＳＣＩ１およびＳＣＩ２を調歩同期式モードに設定し、通信速度を９６００ｂｐｓとする。また、キャラクタフォーマットは８ビットデータ、偶数パリティ、ストップビットは１とする。さらに、ＣＰＵ１００はシステムクロックφ用のポートＰ５７および同期クロック用のポートＰ７２を出力用ポートに設定する（Ｓ１０３、Ｓ１０４）。
【００２６】ＣＰＵ１００がＲＳ−２３２Ｃ用のＩＣ１６０を介してホストコンピュータからコマンドを受信したとする（Ｓ１０５）。なお、データ通信はＣＲターミネーションにより行われる。ＣＰＵ１００は、受信したコマンドの処理を行い（Ｓ１０７）、レスポンスをホストコンピュータに送信する（Ｓ１０６）。かかる処理（Ｓ１０５〜Ｓ１０７）を繰り返すことにより、ＩＣカードリーダライタはホストコンピュータの指示に従った動作を行う。
【００２７】図５は、クロック切り換え処理を表すフローチャートである。ＣＰＵ１００は、ホストコンピュータから送信されたコマンドのパラメータＰ１を識別する。パラメータＰ１が”０”であることは調歩同期式の通信を行うことを示し、パラメータＰ１が”１”であることはクロック同期式通信を行うことを示している。したがって、パラメータＰ１がこれらのいずれにも該当しない場合（Ｓ２０１でＮＯ）には、エラーレスポンスをセットし（Ｓ２０９）、メインフローチャートに復帰する。
【００２８】パラメータＰ１が”１”である場合（Ｓ２０２でＹＥＳ）には、調歩同期式モードを表すモード０を設定する（Ｓ２０３）。そして、ＣＰＵ１００は、ポートＰ１０に”１”を出力し、バッファ１０２を活性化させる（Ｓ２０４）。これにより、ポートＰ５７からシステムクロックφが出力可能となる。また、ＣＰＵ１００はＳＣＩ２の初期化を行い（Ｓ２０５）、ＳＣＩ２を調歩同期式モードに設定する。
【００２９】一方、パラメータＰ１が”０”である場合（Ｓ２０２でＮＯ）には、クロック同期式モードを表すモード１を設定する（Ｓ２０６）。そして、ＣＰＵ１００は、ポートＰ１０に”０”を出力し、バッファ１０３を活性化させる（Ｓ２０７）。これにより、ポートＰ７２から同期クロックＳＣＫが出力可能となる。また、ＣＰＵ１００はＳＣＩ２の初期化を行い（Ｓ２０８）、ＳＣＩ２をクロック同期式モードに設定する。以上の処理の後、ＣＰＵ１００はメインフローチャートに復帰する。
【００３０】図６は、ＩＣカードのリセット処理を表すフローチャートである。先ず、ＣＰＵ１００は、ＩＣカードがＩＣカードリーダライタに挿入されたか否かを判断する（Ｓ２０１）。ＩＣカードが挿入されなかった場合（Ｓ２０１でＮＯ）には、エラーセットを行い（Ｓ３０９）、メインフローチャートに復帰する。ＩＣカードが挿入された場合（Ｓ３０１でＹＥＳ）には、ポートＰ１２を”０”、ポートＰ１１を”１”にした後（Ｓ３０２）、ポートＰ１２に”１”を出力する（Ｓ３０３）。これにより、ポートＰ１２からリセット信号ＲＳＴが出力され、ＩＣカードのリセットが行われる。
【００３１】次に、ＣＰＵ１００は、通信方式を表すモードが”０”が否か、すなわち調歩同期式モードか否かを判断する（Ｓ３０４）。調歩同期式モードに設定されている場合（Ｓ３０４でＹＥＳ）には、調歩同期式通信のタイミングでＡＴＲ情報を受信する（Ｓ３０５）。一方、調歩同期式モードに設定されていない場合、すなわちクロック同期式モードに設定されている場合（Ｓ３０４でＮＯ）には、クロック同期式通信のタイミングでＡＴＲ情報を受信する（Ｓ３０６）。図８、図９に示すように、ＩＣカードによってＡＴＲ情報を受信するタイミングが異なっている。図８において、Ｉ／Ｏ（ＩＲ）は調歩同期式内部リセットカードの入出力データのタイミングを表し、Ｉ／Ｏ（ＡＲ）は調歩同期式外部リセットカードの入出力データのタイミングを表している。また、Ｉ／Ｏ（ＳＨＲ）はクロック同期式応答カードの入出力データのタイミングを表している。図９は、クロック同期式のＩＣカードのリセット時におけるタイミングチャートである。
【００３２】ＣＰＵ１００は、受信したＡＴＲ情報が正常か否かを判断し、ＡＴＲ情報が正常でない場合（Ｓ３０７でＮＯ）にはエラーセットを行い（Ｓ３０９）、ＡＴＲ情報が正常である場合（Ｓ３０７でＹＥＳ）にはレスポンスセットを行う（Ｓ３０８）。以上の処理の後、ＣＰＵ１００はメインフローチャートに復帰する。
【００３３】図７は、ＩＣカードリーダライタおよびＩＣカード間におけるコマンド処理を表すフローチャートである。ＣＰＵ１００がＩＣカードからのコマンドを受信しない場合（Ｓ４０１でＮＯ）には、Ｒ／Ｗコマンド処理の後（Ｓ４０７）、ＩＣカードに対するレスポンスセットを行う（Ｓ４０８）。ＣＰＵ１００がＩＣカードからのコマンドを受信した場合（Ｓ４０１でＹＥＳ）には、ＣＰＵ１００はＳ４０２以降の処理を実行する。
【００３４】Ｓ４０２において、ＣＰＵ１００はモードが”０”か否か、すなわち調歩同期式モードに設定されているか否かを判断する（Ｓ４０２）。調歩同期式モードに設定されている場合（Ｓ４０２でＹＥＳ）には、ＣＰＵ１００は調歩同期式による送信および受信を行う（Ｓ４０３、Ｓ４０４）。一方、クロック同期式モードに設定されている場合（Ｓ４０２でＮＯ）には、ＣＰＵ１００はクロック同期式による送信および受信を行う（Ｓ４０５、Ｓ４０６）。以上の処理が終了した後、ＣＰＵ１００はメインフローチャートに復帰する。
【００３５】なお、本発明は、上述した実施例に限定されることなく、本発明の趣旨を逸脱しない範囲において実施可能である。例えば、クロック同期式モードにおいて、ＩＣカードに応じてクロック周波数を切り換えてもよい。
【００３６】
【発明の効果】以上説明してきたように、本発明によれば、通信方式に応じた周波数のクロックを分周することにより、通信方式およびクロック周波数が異なる種々のＩＣカードに対してデータ通信を行っている。すなわち、単一の発振回路によるクロックを分周し、周波数の異なる複数のクロックを生成しているため、複数の発振回路を用意する必要がなくなる。この結果ＩＣカードリーダライタの装置構成の簡略化および小型化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るＩＣカードリーダライタの概略回路図である。
【図２】本発明の一実施例に係るＩＣカードリーダライタのクロック生成回路のブロック図である。
【図３】本発明の一実施例に係るＩＣカードリーダライタのコマンドの一例を示す図である。
【図４】本発明の一実施例に係るＩＣカードリーダライタのメインフローチャートである。
【図５】本発明の一実施例に係るＩＣカードリーダライタのクロック切り換え処理を表すフローチャートである。
【図６】本発明の一実施例に係るＩＣカードリーダライタのリセット処理を表すフローチャートである。
【図７】本発明の一実施例に係るＩＣカードリーダライタのコマンド処理を表すフローチャートである。
【図８】本発明の一実施例に係るＩＣカードのタイミングチャートである。
【図９】本発明の一実施例に係るＩＣカードのタイミングチャートである。
【図１０】調歩同期式通信およびクロック同期式通信を説明するための図である。
【符号の説明】
１００ ＣＰＵ（発振手段、クロック生成手段、送受信手段）
１０１ クリスタル（発振手段）
１０２、１０３ バッファ（選択手段）
１１０ 発振回路（発振手段）
１１１、１１２ 分周回路（クロック生成手段）
【特許請求の範囲】
【請求項１】 ＩＣカードに対してデータの送受信を行うＩＣカードリーダライタにおいて、所定の周波数の基準クロックを発振させる発振手段と、基準クロックに基づき、周波数の異なる複数のクロックを生成可能なクロック生成手段と、複数の通信方式のうちのいずれかの通信方式を選択し、この通信方式に対応するクロックを、クロック生成手段により生成された複数のクロックのなかから選択する選択手段と、選択手段によりそれぞれ選択された通信方式およびクロックに基づきＩＣカードに対してデータの送受信を行う送受信手段とを備えたことを特徴とするＩＣカードリーダライタ。
【請求項２】 上記選択手段は、調歩同期式通信方式またはクロック同期式通信方式のいずれかを選択可能であることを特徴とする請求項１記載のＩＣカードリーダライタ。
【請求項３】 請求項１記載のクロック生成手段は、基準クロックを分周することにより、周波数の異なる複数のクロックを生成することを特徴としたＩＣカードリーダライタ。
【請求項４】 請求項１記載の選択手段は、ＩＣカードリーダライタに通信回線を介して接続されたホスト端末からのコマンドに基づき、通信方式を選択することを特徴とするＩＣカードリーダライタ。
【請求項５】 請求項１記載の送受信手段は、選択された通信方式に応じた初期通信をＩＣカードに対して行うことを特徴とするＩＣカードリーダライタ。
【請求項１】 ＩＣカードに対してデータの送受信を行うＩＣカードリーダライタにおいて、所定の周波数の基準クロックを発振させる発振手段と、基準クロックに基づき、周波数の異なる複数のクロックを生成可能なクロック生成手段と、複数の通信方式のうちのいずれかの通信方式を選択し、この通信方式に対応するクロックを、クロック生成手段により生成された複数のクロックのなかから選択する選択手段と、選択手段によりそれぞれ選択された通信方式およびクロックに基づきＩＣカードに対してデータの送受信を行う送受信手段とを備えたことを特徴とするＩＣカードリーダライタ。
【請求項２】 上記選択手段は、調歩同期式通信方式またはクロック同期式通信方式のいずれかを選択可能であることを特徴とする請求項１記載のＩＣカードリーダライタ。
【請求項３】 請求項１記載のクロック生成手段は、基準クロックを分周することにより、周波数の異なる複数のクロックを生成することを特徴としたＩＣカードリーダライタ。
【請求項４】 請求項１記載の選択手段は、ＩＣカードリーダライタに通信回線を介して接続されたホスト端末からのコマンドに基づき、通信方式を選択することを特徴とするＩＣカードリーダライタ。
【請求項５】 請求項１記載の送受信手段は、選択された通信方式に応じた初期通信をＩＣカードに対して行うことを特徴とするＩＣカードリーダライタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開平７−２７１９２６
【公開日】平成７年（１９９５）１０月２０日
【国際特許分類】
【出願番号】特願平６−８５６４０
【出願日】平成６年（１９９４）３月３１日
【出願人】（０００００３１９３）凸版印刷株式会社 (10,630)
【公開日】平成７年（１９９５）１０月２０日
【国際特許分類】
【出願日】平成６年（１９９４）３月３１日
【出願人】（０００００３１９３）凸版印刷株式会社 (10,630)
[ Back to top ]