ICチップ上への電子部品の実装
【課題】ソルダーペーストを利用することなく、電子部品の接合を確実にかつ簡単に行うことができる信頼性の高い電子部品の実装方法を提供する。
【解決手段】本発明に係る半導体装置は、回路素子が形成されたシリコン基板100と、シリコン基板100上に形成された複数の突起状金属電極110A、110Bと、Auメッキされた電極142、144を有するキャパシタ140とを有する。キャパシタ140の電極142、144は、超音波熱圧着により突起状金属電極110A、110Bと金属結合される。
【解決手段】本発明に係る半導体装置は、回路素子が形成されたシリコン基板100と、シリコン基板100上に形成された複数の突起状金属電極110A、110Bと、Auメッキされた電極142、144を有するキャパシタ140とを有する。キャパシタ140の電極142、144は、超音波熱圧着により突起状金属電極110A、110Bと金属結合される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ICチップまたはシリコン基板上への電子部品の実装に関し、特に、ICチップ表面に金属結合された電子部品の実装に関する。
【背景技術】
【0002】
電源投入時などの電源電圧の変動によるノイズを除去するために、半導体装置の外部にバイパスコンデンサを接続することが行われている。コンデンサは、半導体装置を実装する回路基板上に取り付けることができるが、この方法だと回路基板の実装密度を高めることができない。そこで、コンデンサを内蔵する半導体装置が提案されている。
【0003】
例えば、特許文献1は、図1に示すように、半導体チップ1上に接着剤を介してポリミドテープ等からなる絶縁性シートが形成され、絶縁性シートの上面に、接着剤によりCu板からなる第1および第2の導体板3、4が並設して接着されている。第1および第2の導体板3、4上には、チップコンデンサ5が、Ag入りエポキシ樹脂等の導電性接着剤6により取付けられている。二枚の導体板3、4は、半導体チップ1の接地電極および電源電極にそれぞれ接続され、半導体チップ1の周囲が樹脂封止され、パッケージ本体8が形成されている。
【0004】
【特許文献1】特開平5−21698号
【発明の概要】
【発明が解決しようとする課題】
【0005】
図2は、従来の電子部品を内蔵する半導体装置の例である。図2Aに示す半導体装置は、複数の半導体チップをモジュール化したものである。多層配線基板10の裏面には、複数のボール状のバンプ電極12が形成され、その表面には、バンプ電極12等と電気的に接続された複数の導体パターン14が形成されている。半導体チップ20、22は、それらの裏面のバンプ電極を導体パターン14に接続することで多層配線基板10上に実装されている。さらに、多層配線基板10の表面には、スクリーン印刷等により形成されたソルダーペースト30によって電子部品32、34の電極部分が導体パターン14にはんだ付けされている。
【0006】
図2Bに示す半導体装置は、リードフレーム40上に半導体チップ42を搭載した樹脂封止パッケージである。リードフレーム40上には、ソルダーペースト44を介して電子部品46の電極部分がはんだ付けされている。また、電子部品46の電極部分は、Au、Al、Cu等のワイヤー48によって半導体チップ42の電極に電気的に接続されている。
【0007】
図2Cは、電子部品を内蔵するベア・ダイ実装基板を用いた半導体装置の透視平面図と、その透視側面図である。IC実装基板またはベア・ダイ実装基板50上に半導体チップ52が実装され、さらに電子部品54、56がソルダーペースト58を介して実装基板50上にはんだ付けされている。ベア・ダイ実装基板50上に形成されたCu等の導体パターン60が、Au、Al、Cu等のワイヤー62によって半導体チップ52の電極64に電気的に接続されている。ベア・ダイ実装基板50上の半導体チップ52、電子部品54、56は、樹脂66によって覆われている。
【0008】
このような従来の電子部品を内蔵した半導体装置は、電子部品をソルダーペーストを用いてはんだ付けするため、次のような課題を有している。はんだの鉛フリー化によって、電子部品の電極に対しての濡れ性が悪くなり、それに加えて、保存安定性、供給安定性、高融点化の問題がある。また、ソルダーペーストをスクリーン印刷等によって形成する工程が必要であるため、コスト高になってしまう。さらに、接合部にボイドが発生したり、基板から発生するガスによる液状フラックス残渣の問題がある。特にボイドが発生すると、電子部品の電気的接続不良を引き起こし、信頼性の低下につながる。さらに、接合不良によっては、ブリッジ等により短絡が生じてしまうことがある。
【0009】
さらに、半導体チップまたは実装基板上に実装される電子部品は、導体パターン14の位置やスペース等の関係から取り付け位置に制約がある。このため、電子部品によって導体パターン14までの接続距離が長くなり、電子部品の電気的特性を悪化させたり、あるいは半導体チップと電子部品間にノイズを発生させる。このような電気的特性の悪化やノイズを低減させるために新たな電子部品を追加すると、部品点数が増加し、コスト高になってしまう。
【0010】
本発明は、このような従来の課題を解決するために成されたものであり、ソルダーペーストを利用することなく、電子部品の接合を確実にかつ簡単に行うことができる信頼性の高い半導体装置を提供することを目的とする。
さらに本発明は、電子部品の電気的特性を安定化させ、小型化、低コスト化が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明に係る半導体装置は、複数の回路素子が形成された半導体基板と、半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極と、第1および第2の電極を有する少なくとも1つの電子部品であって、前記第1の電極が第1の突起状金属電極に金属結合され、前記第2の電極が第2の突起状金属電極に金属結合され、前記半導体基板上に配される前記少なくとも1つの電子部品とを含み、前記第1および第2の電極は、超音波熱圧着により第1および第2の突起状金属電極に接続される、半導体装置。
【0012】
好ましくは前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたCu層、Cu層上に形成されたパラジウム層を含み、前記電子部品の第1および第2の電極には、金メッキが施され、前記金属結合は、金−パラジウム共晶を含む。好ましくは前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたCu層、Cu層上に形成されたパラジウム層を含み、前記電子部品の第1および第2の電極には、Cuメッキが施され、前記金属結合は、Cu−パラジウムの共晶を含む。前記突起状金属電極は、前記Cu層とパラジウム層との間にニッケル層を含むものであってもよい。
【0013】
前記突起状金属電極は、半導体基板の表面上を絶縁膜を介して延在する配線層を含み、前記第1または第2の電極は、前記延在された配線層に金属結合されるものであってもよい。好ましくは前記第1の電極は、第1の延在された配線層を介して第1の電極パッドに接続され、前記第2の電極は、第2の延在された配線層を介して第2の電極パッドに接続され、前記第1の電極から第1の電極パッドまでの第1の導電距離は、前記第2の電極から第2の電極パッドまでの第2の導電距離に等しい。また、前記少なくとも1つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填されるようにしてもよい。
【0014】
さらに本発明に係る半導体装置は、複数の回路素子が形成された半導体基板と、半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極であって、前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたCu層、Cu層上に形成されたパラジウム層を含む、前記突起状金属電極と、第1および第2の電極を有する少なくとも1つのキャパシタであって、前記電子部品の第1および第2の電極には金メッキが施され、前記第1および第2の電極が第1および第2の突起状金属電極に超音波熱圧着により金属結合され、前記半導体基板上に配された前記少なくとも1つのキャパシタとを有する。
【0015】
好ましくは前記キャパシタの前記第1の電極は、電源電位に電気的に接続され、前記第2の電極は基準電位に電気的に接続される。前記キャパシタと前記半導体基板との間にはアンダーフィル樹脂が充填されるようにしてもよい。また、前記複数の突起状金属電極は、パラジウム層上にAuまたはCuからなるバンプ電極を含むものであってもよい。さらに前記複数の突起状金属電極は、前記回路素子が形成された活性領域上に配置されることも可能である。
【0016】
さらに少なくとも1つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填されるようにしてもよい。実装される電子部品は、キャパシタ、抵抗、フィルター、その他の部品を含む。例えば、キャパシタは、電源電位と基準電位との間に接続されるバイパスコンデンサである。あるいは、A/Dコンバータに用いられるキャパシタである。また、半導体基板が他の半導体基板上に積層される、パッケージオンパッケージ構造であってもよい。また、半導体基板は、全体が樹脂封止された樹脂パッケージであってもよい。
【0017】
本発明に係る実装方法は、半導体チップ上に電子部品を実装するものであって、回路素子が形成された半導体基板を用意し、半導体基板上に、回路素子と電気的に接続された電極、当該電極上に形成されたCu層、Cu層上に形成されたパラジウム層を含む複数の突起状金属電極を形成し、電子部品を加熱した状態に保ち、当該電子部品の金メッキされた電極を前駆複数の突起状金属電極に押圧し、電子部品に超音波振動を与え、電子部品の電極を突起状金属電極に金属結合させる。好ましくは電子部品が第1の荷重に達したとき超音波振動が開始され、電子部品が第2の荷重に達したとき超音波振動が終了される。
【発明の効果】
【0018】
本発明によれば、半導体基板または半導体チップ上に形成された突起状金属電極に電子部品の金属電極を金属接合して実装するようにしたので、従来のようにソルダーペーストを基板上に形成する工程が不要になり、半導体装置の低コスト化を図ることができる。また、ソルダーペーストを用いたはんだ付けではないため、ボイドによる接続不良や泡状フラックス残渣の発生を抑制することができ、電子部品の接合の信頼性を向上させることができる。さらに電子部品の電極が突起状金属電極に接続されるため、電子部品から基板上の電極までの電気的接続距離が短縮され、ノイズの発生を抑制し、電子部品の電気的特性を良好に保つことができる。特に、複数の電子部品を実装するような場合には、各々の電気的接続距離を等しくすることで、各電子部品の電気的特性の均一化を図ることができる。さらに電子部品を突起状金属電極に接続することで、半導体装置の小型化にも寄与することができる。
【図面の簡単な説明】
【0019】
【図1】従来のチップコンデンサを内蔵した半導体装置の例を示す図である。
【図2A】従来の電子部品を内蔵した半導体装置の他の例を示す図である。
【図2B】従来の電子部品を内蔵した半導体装置の他の例を示す図である。
【図2C】従来の電子部品を内蔵した半導体装置の他の例を示す図である。
【図3】図3(a)は本発明の実施例に係る電子部品を内蔵した半導体装置の要部断面図、図3(b)は突起状金属電極の拡大図である。
【図4】キャパシタと突起状金属電極とを模式的に表した斜視図である。
【図5】本実施例に係る突起状金属電極の製造工程の例を示す図である。
【図6】突起状金属電極を延在させた配線層を示す図である。
【図7】電子部品を実装するための実装装置を示す図である。
【図8】図8(a)はマウントヘッドの側面図、図8(b)とマウントヘッドを正面から見た拡大図である。
【図9】圧力波形、超音波振動およびディスタンスの関係を示す図である。
【図10A】本実施例に係る電子部品の実装を行った半導体装置の例を示す図である。
【図10B】本実施例に係る電子部品の実装を行った半導体装置の例を示す図である。
【図10C】本実施例に係る電子部品の実装を行った半導体装置の例を示す図である。
【図11】複数の電子部品が搭載された半導体装置の例を示す図である。
【図12】本発明の第2の実施例に係る半導体装置の要部断面図である。
【図13】本発明の第3の実施例に係る半導体装置の要部断面図である。
【発明を実施するための最良の形態】
【0020】
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。なお、図面は、発明の特徴部分を明示し分かり易くする説明するために誇張を含むものであり、必ずしも実際の半導体装置のスケールと同一ではない。
【実施例】
【0021】
図3は、本発明の実施例に係る電子部品を内蔵する半導体装置の要部断面を示している。本実施例の半導体装置は、シリコン基板100を含み、シリコン基板100には、複数の回路素子が形成されている。シリコン基板100の表面には、回路素子に電気的に接続された複数の突起状金属電極110が形成されている。図には、2つの突起状金属電極110A、110Bのみが示されているが、実際には、これより多数の突起状金属電極が形成されてもよい。
【0022】
突起状金属電極110A、110Bは、同一構成であるため、ここでは、突起状金属電極110Aについて説明する。突起状金属電極110Aは、好ましくは電極パッド120、TiW/Cuバリアメタル層122、Cu層124、ニッケル層126およびパラジウム層128を含んでいる。
【0023】
電極パッド120は、アルミニウムまたはアルミニウム合金から形成される。電極パッド120は、図示しないビアホールを介して下層の導電性金属または導電性のポリシリコン層に電気的に接続され、あるいはコンタクトホールを介してシリコン基板100の表面に形成された高不純物濃度の拡散領域に電気的に接続される。シリコン基板100の表面は、シリコン酸化膜またはシリコン窒化膜等の保護膜130によって覆われ、保護膜130には、電極パッド120を露出するための開口132が形成されている。TiW/Cuバリアメタル122は、この開口132を介して電極パッド120に接続されている。TiW/Cuバリアメタル層122上には、パターンニングされたCU層124、ニッケル層126およびパラジウム層128が順次積層されている。
【0024】
突起状金属電極110A、110Bには、電極が金属結合されたキャパシタ140が実装されている。キャパシタ140は、例えばタンタルセラミックコンデンサであり、その両端の電極142、144の表面には、Auメッキが施されている。キャパシタ140の電極142、144の長さは、突起状金属電極110A、110Bの間隔に対応し、電極142が突起状金属電極110Aに金属結合し、電極144が突起状金属電極110Bに金属結合し、この金属結合は、パラジウム−金の共晶を含む。
【0025】
図4は、キャパシタと突起状金属電極とを模式的に表した斜視図である。キャパシタ140は、概略矩形状を有しており、全体の長手方向の長さLは、約600μmである。電極142、144の短手方向の幅Wは約300μm、高さHは約300μm、長さL1、L2は、約100μmである。電極142、144の表面には、Auメッキが施されている。電極142、144間の本体部146の長さは400μmである。また、シリコン基板の表面からパラジウム層128までの高さは、約12μmであり、キャパシタ140の本体部146とシリコン基板との間には若干の間隙148が形成される。間隙148には、アンダーフィル用樹脂を充填することで、キャパシタ140を補強するようにしてもよい。
【0026】
キャパシタ140は、例えば、半導体装置に接続されるバイパスコンデンサであり、電源電圧の変動によるノイズを除去する。この場合、キャパシタ140の一方の電極142は、突起状金属電極110Aを介して電源電圧に接続され、他方の電極144は、突起状金属電極110Bを介して接地電位または基準電位に接続される。
【0027】
次に、突起状金属電極の形成方法について説明する。シリコン基板100上にアルミニウム層を全面に形成し、公知のフォトリソ工程を利用して、図5(a)に示すように、電極パッド120をパターンニングする。
【0028】
次に、図5(b)に示すように、電極パッド120を覆うように基板全面にSiO2またはSi3N4の保護膜130を形成し、次に、図示しないマスクを用いて保護膜130をエッチングし、図5(c)に示すように、保護膜130に開口132を形成し、電極パッド120を露出する。次に、マスクを除去した後、CVDまたはスパッタリングにより、TiW、Cu、ニッケル、パラジウムを順次積層し、図示しないエッチングマスクを用いてパラジウム層からTiWまでをエッチングし、突起状金属電極110A、110Bを形成する。
【0029】
また、突起状金属電極110A、110Bは、図3に示すように基板から垂直方向に延在するように形成する以外にも、図6に示すように、保護膜130上を延在する配線パターン110Cであってもよい。配線パターン110Cは、Cu層124、ニッケル層126およびパラジウム層128を含み、配線パターン110Cの幅、長さは、実装する電子部品の形状によって決定される。
【0030】
上記した突起状金属電極110A、110Bおよび配線パターン110Cは、半導体基板上の回路素子が形成されたアクティブ領域上に形成することができ、さらに突起状金属電極110A、110Bおよび配線パターン110Cは、電子部品の実装以外にもボンディングパッドとしても使用することができる。電極パッド120に直接ボンディングを行うと、超音波や荷重によるストレスが回路素子へ大きく加わるが、突起状金属電極110A、110Bおよび配線パターン110Cは、電極パッド120上にCu層124を含むため、突起状金属電極110A、110Bおよび配線パターン110Cにて超音波や荷重が与えられても、Cu層124が緩衝材として機能し、回路素子の損傷を抑制することができる。
【0031】
突起状金属電極110A、110Bおよび配線パターン110Cをアクティブ領域上に形成することができるため、キャパシタ140の実装位置の制限が緩和され、その自由度が非常に大きくなる。キャパシタ140の実装位置の自由度が広がれば、キャパシタ140の電気的特性を安定化させる上でも好都合である。つまり、キャパシタ140の電極142、144から電極パッド120までの電気的接続距離を小さくすることができ、これによりノイズの発生を抑制することができる。また、A/Dコンバータのように複数のチャンネルに対応した複数のキャパシタを実装する場合、各キャパシタの電極と電極パッドまでの電気的接続距離をすべて等しくすることで、それぞれのキャパシタの電気的特性の均一化を図ることができる。
【0032】
次に、キャパシタの実装方法について説明する。図7は、キャパシタ等の電子部品を半導体チップ上へ超音波熱圧着するための実装装置の一例を示す図である。実装装置200は、X軸、Y軸に摺動可能な基板ステージ210、キャパシタの実装を行うマウントヘッド220、基板ステージ210上の半導体チップを認識する認識カメラ230、マウントヘッド220の荷重を計測するロードセル240、マウントヘッド220をZ軸方向に移動させかつZ軸を中心とする角度θに回転するモータ250を備えている。
【0033】
図8にマウントヘッドの側面図と正面から見た拡大図を示す。マウントヘッド220は、軸方向に延在する円柱状の金属部材から構成され、先端に向けて径が徐々に径が小さくなった吸着面222を有している。吸着面222は、平坦であり、その中心には、円形状の穴224が形成されている。この穴224は、マウントヘッド220の軸方向に沿って進み、図示しない吸引装置に接続されている。また、マウントヘッド220には、超音波振動装置270によって超音波振動が加えられ、セラミックヒータ280によって熱が加えられるようになっている。
【0034】
先ず、基板ステージ210上に、複数の半導体チップが収容されたチップトレー260が載置され、基板ステージ210をX方向またはY方向に移動することでチップトレー260の位置決めが行われる。
【0035】
次に、モータ250によりマウントヘッド220を所定の位置に移動させ、そこで、マウントヘッド220の吸着面222の穴224からエアーを吸引することで、吸着面222にキャパシタを保持する。キャパシタを吸着したマウントヘッド220は、基板ステージ210上の半導体チップに位置合わせされる。マウントヘッド220の位置合わせは、認識カメラ230からの画像データを画像処理することによって行われる。
【0036】
キャパシタを保持したマウントヘッド220は、セラミックヒータ280からの熱によって加熱され、これにより、キャパシタは約170度の温度に維持される。次に、マウントヘッド220は、キャパシタを突起状金属電極110A、110Bに一定の荷重で押圧し、次いで、超音波振動装置270によってマウントヘッド220に超音波振動が与えられる。
【0037】
マウントヘッド220は、好ましくは図9に示すように、マウントヘッド220への荷重がP0に到達したときに、超音波振動が開始され、マウントヘッド220の荷重がP0より大きいP1に到達したときに超音波振動が終了される。超音波振動が与えられた期間、マウントヘッド220の高さが変化し、これをディスタンスDで表している。すなわち、ディスタンスDとは、超音波振動中のマウントヘッド220のZ軸方向の高さの変化量である。ディスタンスDは、突起状電極の高さや形状に依存するため、所望のディスタンスDから超音波振動の期間を決定することができる。こうして、キャパシタの電極が超音波熱圧着により突起状金属電極に金属結合され、Auとパラジウムとの共晶が形成される。
【0038】
次に、本実施例に係る半導体装置の幾つかの例を説明する。図10Aは、図2Aの従来の半導体装置に本実施例を適用したときの図である。同図に示すように、多層配線基板10A上には、半導体装置20A、22Aが実装されている。キャパシタ140Aは、半導体装置20A、22Aのチップ上に形成された突起状金属電極に金属結合され、実装されている。これにより、半導体装置20A、22Aを実装する多層配線基板10Aまたはこれらのモジュールのサイズを小さくすることができる。また、従来のようにソルダーペーストを用いてキャパシタをはんだ付けしないため、製造工程が簡略化され、低コスト化を図ることができる。
【0039】
図10Bは、図2Bに対応するモールド樹脂封止された半導体装置である。同図に示すように、キャパシタ140Bは、半導体チップ上の突起状金属電極に金属結合により実装されている。これにより、半導体チップを封止する樹脂パッケージサイズを小さくすることができる。
【0040】
図10Cは、図2Cに対応する半導体装置を示している。同図に示すように、キャパシタ140Cは、半導体チップ52Aの表面に実装され、これらが樹脂66Cで封止されている。また、1つのキャパシタ140Cは、延在された配線層110Cに金属結合された例を示している。キャパシタと半導体基板との間の熱膨張係数の差が大きい場合には、キャパシタと半導体基板との間の空間にアンダーフィル樹脂を充填し、その後に、全体を樹脂封止するようにしてもよい。
【0041】
図11は、複数の種類の電子部品が半導体チップ上に搭載された例を示している。半導体装置300は、半導体チップ302と複数の外部端子304を含み、半導体チップ302の表面に形成された突起状金属電極またはそこから延在された配線パターンが多数形成されている。この配線パターンは、半導体チップのアクティブ領域上に延びている。選択された突起状金属電極または配線パターンに、選択された電子部品(ハッチングで表示)310〜324が金属結合されている。これらの電子部品310〜324は、例えば、小型核型チップ固定抵抗器、タンタルキャパシタ、ターミナルEMIフィルタ、ICプロテクタ等である。
【0042】
次に、本発明の第2の実施例について説明する。第2の実施例では、図12に示すように、Al電極120、Cu層124、ニッケル層126およびパラジウム層128を含む突起状金属電極400上に、金属バンプ410が形成され、金属バンプ410は、キャパシタ等の電子部品420の金属メッキされた電極430に超音波熱圧着により接続される。金属バンプ410は、AuやCu等の突起状金属電極400に金属結合可能な金属物質から構成される。電極430の金属メッキは、AuやCu等の金属バンプ410と金属共晶可能な金属物質から構成される。
【0043】
次に、本発明の第3の実施例について説明する。第3の実施例では、図13に示すように、Al電極パッド120上に、AuまたはCuなどの材料から構成されるバンプ電極500を形成する。電子部品510の電極520には、金属バンプ500と金属共晶することができる材料、例えばAu、Cuなどが金属メッキされている。
【0044】
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【0045】
好ましくは突起状金属電極は、最上層にパラジウム層を含み、パラジウム層と電極パッドの間にCu層を含む構成であればよい。例えば、突起状金属電極は、ニッケル層を含まなくてもよく、あるいは、ニッケル層に加えて他の金属層を含んでも良い。バリアメタル層は、必ずしもTiW/Cuに限らず、TiW層であってもよい。
【符号の説明】
【0046】
100:シリコン基板
110A、110B:突起状金属電極
110C:延在された配線パターン
120:電極パッド
122:TiW/Cuバリアメタル層
124:Cu層
126:ニッケル層
128:パラジウム層
130:保護膜
132:開口
140、140A、140B、140C:キャパシタ
142、144:電極
146:本体部
148:間隙
【技術分野】
【0001】
本発明は、ICチップまたはシリコン基板上への電子部品の実装に関し、特に、ICチップ表面に金属結合された電子部品の実装に関する。
【背景技術】
【0002】
電源投入時などの電源電圧の変動によるノイズを除去するために、半導体装置の外部にバイパスコンデンサを接続することが行われている。コンデンサは、半導体装置を実装する回路基板上に取り付けることができるが、この方法だと回路基板の実装密度を高めることができない。そこで、コンデンサを内蔵する半導体装置が提案されている。
【0003】
例えば、特許文献1は、図1に示すように、半導体チップ1上に接着剤を介してポリミドテープ等からなる絶縁性シートが形成され、絶縁性シートの上面に、接着剤によりCu板からなる第1および第2の導体板3、4が並設して接着されている。第1および第2の導体板3、4上には、チップコンデンサ5が、Ag入りエポキシ樹脂等の導電性接着剤6により取付けられている。二枚の導体板3、4は、半導体チップ1の接地電極および電源電極にそれぞれ接続され、半導体チップ1の周囲が樹脂封止され、パッケージ本体8が形成されている。
【0004】
【特許文献1】特開平5−21698号
【発明の概要】
【発明が解決しようとする課題】
【0005】
図2は、従来の電子部品を内蔵する半導体装置の例である。図2Aに示す半導体装置は、複数の半導体チップをモジュール化したものである。多層配線基板10の裏面には、複数のボール状のバンプ電極12が形成され、その表面には、バンプ電極12等と電気的に接続された複数の導体パターン14が形成されている。半導体チップ20、22は、それらの裏面のバンプ電極を導体パターン14に接続することで多層配線基板10上に実装されている。さらに、多層配線基板10の表面には、スクリーン印刷等により形成されたソルダーペースト30によって電子部品32、34の電極部分が導体パターン14にはんだ付けされている。
【0006】
図2Bに示す半導体装置は、リードフレーム40上に半導体チップ42を搭載した樹脂封止パッケージである。リードフレーム40上には、ソルダーペースト44を介して電子部品46の電極部分がはんだ付けされている。また、電子部品46の電極部分は、Au、Al、Cu等のワイヤー48によって半導体チップ42の電極に電気的に接続されている。
【0007】
図2Cは、電子部品を内蔵するベア・ダイ実装基板を用いた半導体装置の透視平面図と、その透視側面図である。IC実装基板またはベア・ダイ実装基板50上に半導体チップ52が実装され、さらに電子部品54、56がソルダーペースト58を介して実装基板50上にはんだ付けされている。ベア・ダイ実装基板50上に形成されたCu等の導体パターン60が、Au、Al、Cu等のワイヤー62によって半導体チップ52の電極64に電気的に接続されている。ベア・ダイ実装基板50上の半導体チップ52、電子部品54、56は、樹脂66によって覆われている。
【0008】
このような従来の電子部品を内蔵した半導体装置は、電子部品をソルダーペーストを用いてはんだ付けするため、次のような課題を有している。はんだの鉛フリー化によって、電子部品の電極に対しての濡れ性が悪くなり、それに加えて、保存安定性、供給安定性、高融点化の問題がある。また、ソルダーペーストをスクリーン印刷等によって形成する工程が必要であるため、コスト高になってしまう。さらに、接合部にボイドが発生したり、基板から発生するガスによる液状フラックス残渣の問題がある。特にボイドが発生すると、電子部品の電気的接続不良を引き起こし、信頼性の低下につながる。さらに、接合不良によっては、ブリッジ等により短絡が生じてしまうことがある。
【0009】
さらに、半導体チップまたは実装基板上に実装される電子部品は、導体パターン14の位置やスペース等の関係から取り付け位置に制約がある。このため、電子部品によって導体パターン14までの接続距離が長くなり、電子部品の電気的特性を悪化させたり、あるいは半導体チップと電子部品間にノイズを発生させる。このような電気的特性の悪化やノイズを低減させるために新たな電子部品を追加すると、部品点数が増加し、コスト高になってしまう。
【0010】
本発明は、このような従来の課題を解決するために成されたものであり、ソルダーペーストを利用することなく、電子部品の接合を確実にかつ簡単に行うことができる信頼性の高い半導体装置を提供することを目的とする。
さらに本発明は、電子部品の電気的特性を安定化させ、小型化、低コスト化が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明に係る半導体装置は、複数の回路素子が形成された半導体基板と、半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極と、第1および第2の電極を有する少なくとも1つの電子部品であって、前記第1の電極が第1の突起状金属電極に金属結合され、前記第2の電極が第2の突起状金属電極に金属結合され、前記半導体基板上に配される前記少なくとも1つの電子部品とを含み、前記第1および第2の電極は、超音波熱圧着により第1および第2の突起状金属電極に接続される、半導体装置。
【0012】
好ましくは前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたCu層、Cu層上に形成されたパラジウム層を含み、前記電子部品の第1および第2の電極には、金メッキが施され、前記金属結合は、金−パラジウム共晶を含む。好ましくは前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたCu層、Cu層上に形成されたパラジウム層を含み、前記電子部品の第1および第2の電極には、Cuメッキが施され、前記金属結合は、Cu−パラジウムの共晶を含む。前記突起状金属電極は、前記Cu層とパラジウム層との間にニッケル層を含むものであってもよい。
【0013】
前記突起状金属電極は、半導体基板の表面上を絶縁膜を介して延在する配線層を含み、前記第1または第2の電極は、前記延在された配線層に金属結合されるものであってもよい。好ましくは前記第1の電極は、第1の延在された配線層を介して第1の電極パッドに接続され、前記第2の電極は、第2の延在された配線層を介して第2の電極パッドに接続され、前記第1の電極から第1の電極パッドまでの第1の導電距離は、前記第2の電極から第2の電極パッドまでの第2の導電距離に等しい。また、前記少なくとも1つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填されるようにしてもよい。
【0014】
さらに本発明に係る半導体装置は、複数の回路素子が形成された半導体基板と、半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極であって、前記突起状金属電極は、電極パッド、当該電極パッド上に形成されたCu層、Cu層上に形成されたパラジウム層を含む、前記突起状金属電極と、第1および第2の電極を有する少なくとも1つのキャパシタであって、前記電子部品の第1および第2の電極には金メッキが施され、前記第1および第2の電極が第1および第2の突起状金属電極に超音波熱圧着により金属結合され、前記半導体基板上に配された前記少なくとも1つのキャパシタとを有する。
【0015】
好ましくは前記キャパシタの前記第1の電極は、電源電位に電気的に接続され、前記第2の電極は基準電位に電気的に接続される。前記キャパシタと前記半導体基板との間にはアンダーフィル樹脂が充填されるようにしてもよい。また、前記複数の突起状金属電極は、パラジウム層上にAuまたはCuからなるバンプ電極を含むものであってもよい。さらに前記複数の突起状金属電極は、前記回路素子が形成された活性領域上に配置されることも可能である。
【0016】
さらに少なくとも1つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填されるようにしてもよい。実装される電子部品は、キャパシタ、抵抗、フィルター、その他の部品を含む。例えば、キャパシタは、電源電位と基準電位との間に接続されるバイパスコンデンサである。あるいは、A/Dコンバータに用いられるキャパシタである。また、半導体基板が他の半導体基板上に積層される、パッケージオンパッケージ構造であってもよい。また、半導体基板は、全体が樹脂封止された樹脂パッケージであってもよい。
【0017】
本発明に係る実装方法は、半導体チップ上に電子部品を実装するものであって、回路素子が形成された半導体基板を用意し、半導体基板上に、回路素子と電気的に接続された電極、当該電極上に形成されたCu層、Cu層上に形成されたパラジウム層を含む複数の突起状金属電極を形成し、電子部品を加熱した状態に保ち、当該電子部品の金メッキされた電極を前駆複数の突起状金属電極に押圧し、電子部品に超音波振動を与え、電子部品の電極を突起状金属電極に金属結合させる。好ましくは電子部品が第1の荷重に達したとき超音波振動が開始され、電子部品が第2の荷重に達したとき超音波振動が終了される。
【発明の効果】
【0018】
本発明によれば、半導体基板または半導体チップ上に形成された突起状金属電極に電子部品の金属電極を金属接合して実装するようにしたので、従来のようにソルダーペーストを基板上に形成する工程が不要になり、半導体装置の低コスト化を図ることができる。また、ソルダーペーストを用いたはんだ付けではないため、ボイドによる接続不良や泡状フラックス残渣の発生を抑制することができ、電子部品の接合の信頼性を向上させることができる。さらに電子部品の電極が突起状金属電極に接続されるため、電子部品から基板上の電極までの電気的接続距離が短縮され、ノイズの発生を抑制し、電子部品の電気的特性を良好に保つことができる。特に、複数の電子部品を実装するような場合には、各々の電気的接続距離を等しくすることで、各電子部品の電気的特性の均一化を図ることができる。さらに電子部品を突起状金属電極に接続することで、半導体装置の小型化にも寄与することができる。
【図面の簡単な説明】
【0019】
【図1】従来のチップコンデンサを内蔵した半導体装置の例を示す図である。
【図2A】従来の電子部品を内蔵した半導体装置の他の例を示す図である。
【図2B】従来の電子部品を内蔵した半導体装置の他の例を示す図である。
【図2C】従来の電子部品を内蔵した半導体装置の他の例を示す図である。
【図3】図3(a)は本発明の実施例に係る電子部品を内蔵した半導体装置の要部断面図、図3(b)は突起状金属電極の拡大図である。
【図4】キャパシタと突起状金属電極とを模式的に表した斜視図である。
【図5】本実施例に係る突起状金属電極の製造工程の例を示す図である。
【図6】突起状金属電極を延在させた配線層を示す図である。
【図7】電子部品を実装するための実装装置を示す図である。
【図8】図8(a)はマウントヘッドの側面図、図8(b)とマウントヘッドを正面から見た拡大図である。
【図9】圧力波形、超音波振動およびディスタンスの関係を示す図である。
【図10A】本実施例に係る電子部品の実装を行った半導体装置の例を示す図である。
【図10B】本実施例に係る電子部品の実装を行った半導体装置の例を示す図である。
【図10C】本実施例に係る電子部品の実装を行った半導体装置の例を示す図である。
【図11】複数の電子部品が搭載された半導体装置の例を示す図である。
【図12】本発明の第2の実施例に係る半導体装置の要部断面図である。
【図13】本発明の第3の実施例に係る半導体装置の要部断面図である。
【発明を実施するための最良の形態】
【0020】
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。なお、図面は、発明の特徴部分を明示し分かり易くする説明するために誇張を含むものであり、必ずしも実際の半導体装置のスケールと同一ではない。
【実施例】
【0021】
図3は、本発明の実施例に係る電子部品を内蔵する半導体装置の要部断面を示している。本実施例の半導体装置は、シリコン基板100を含み、シリコン基板100には、複数の回路素子が形成されている。シリコン基板100の表面には、回路素子に電気的に接続された複数の突起状金属電極110が形成されている。図には、2つの突起状金属電極110A、110Bのみが示されているが、実際には、これより多数の突起状金属電極が形成されてもよい。
【0022】
突起状金属電極110A、110Bは、同一構成であるため、ここでは、突起状金属電極110Aについて説明する。突起状金属電極110Aは、好ましくは電極パッド120、TiW/Cuバリアメタル層122、Cu層124、ニッケル層126およびパラジウム層128を含んでいる。
【0023】
電極パッド120は、アルミニウムまたはアルミニウム合金から形成される。電極パッド120は、図示しないビアホールを介して下層の導電性金属または導電性のポリシリコン層に電気的に接続され、あるいはコンタクトホールを介してシリコン基板100の表面に形成された高不純物濃度の拡散領域に電気的に接続される。シリコン基板100の表面は、シリコン酸化膜またはシリコン窒化膜等の保護膜130によって覆われ、保護膜130には、電極パッド120を露出するための開口132が形成されている。TiW/Cuバリアメタル122は、この開口132を介して電極パッド120に接続されている。TiW/Cuバリアメタル層122上には、パターンニングされたCU層124、ニッケル層126およびパラジウム層128が順次積層されている。
【0024】
突起状金属電極110A、110Bには、電極が金属結合されたキャパシタ140が実装されている。キャパシタ140は、例えばタンタルセラミックコンデンサであり、その両端の電極142、144の表面には、Auメッキが施されている。キャパシタ140の電極142、144の長さは、突起状金属電極110A、110Bの間隔に対応し、電極142が突起状金属電極110Aに金属結合し、電極144が突起状金属電極110Bに金属結合し、この金属結合は、パラジウム−金の共晶を含む。
【0025】
図4は、キャパシタと突起状金属電極とを模式的に表した斜視図である。キャパシタ140は、概略矩形状を有しており、全体の長手方向の長さLは、約600μmである。電極142、144の短手方向の幅Wは約300μm、高さHは約300μm、長さL1、L2は、約100μmである。電極142、144の表面には、Auメッキが施されている。電極142、144間の本体部146の長さは400μmである。また、シリコン基板の表面からパラジウム層128までの高さは、約12μmであり、キャパシタ140の本体部146とシリコン基板との間には若干の間隙148が形成される。間隙148には、アンダーフィル用樹脂を充填することで、キャパシタ140を補強するようにしてもよい。
【0026】
キャパシタ140は、例えば、半導体装置に接続されるバイパスコンデンサであり、電源電圧の変動によるノイズを除去する。この場合、キャパシタ140の一方の電極142は、突起状金属電極110Aを介して電源電圧に接続され、他方の電極144は、突起状金属電極110Bを介して接地電位または基準電位に接続される。
【0027】
次に、突起状金属電極の形成方法について説明する。シリコン基板100上にアルミニウム層を全面に形成し、公知のフォトリソ工程を利用して、図5(a)に示すように、電極パッド120をパターンニングする。
【0028】
次に、図5(b)に示すように、電極パッド120を覆うように基板全面にSiO2またはSi3N4の保護膜130を形成し、次に、図示しないマスクを用いて保護膜130をエッチングし、図5(c)に示すように、保護膜130に開口132を形成し、電極パッド120を露出する。次に、マスクを除去した後、CVDまたはスパッタリングにより、TiW、Cu、ニッケル、パラジウムを順次積層し、図示しないエッチングマスクを用いてパラジウム層からTiWまでをエッチングし、突起状金属電極110A、110Bを形成する。
【0029】
また、突起状金属電極110A、110Bは、図3に示すように基板から垂直方向に延在するように形成する以外にも、図6に示すように、保護膜130上を延在する配線パターン110Cであってもよい。配線パターン110Cは、Cu層124、ニッケル層126およびパラジウム層128を含み、配線パターン110Cの幅、長さは、実装する電子部品の形状によって決定される。
【0030】
上記した突起状金属電極110A、110Bおよび配線パターン110Cは、半導体基板上の回路素子が形成されたアクティブ領域上に形成することができ、さらに突起状金属電極110A、110Bおよび配線パターン110Cは、電子部品の実装以外にもボンディングパッドとしても使用することができる。電極パッド120に直接ボンディングを行うと、超音波や荷重によるストレスが回路素子へ大きく加わるが、突起状金属電極110A、110Bおよび配線パターン110Cは、電極パッド120上にCu層124を含むため、突起状金属電極110A、110Bおよび配線パターン110Cにて超音波や荷重が与えられても、Cu層124が緩衝材として機能し、回路素子の損傷を抑制することができる。
【0031】
突起状金属電極110A、110Bおよび配線パターン110Cをアクティブ領域上に形成することができるため、キャパシタ140の実装位置の制限が緩和され、その自由度が非常に大きくなる。キャパシタ140の実装位置の自由度が広がれば、キャパシタ140の電気的特性を安定化させる上でも好都合である。つまり、キャパシタ140の電極142、144から電極パッド120までの電気的接続距離を小さくすることができ、これによりノイズの発生を抑制することができる。また、A/Dコンバータのように複数のチャンネルに対応した複数のキャパシタを実装する場合、各キャパシタの電極と電極パッドまでの電気的接続距離をすべて等しくすることで、それぞれのキャパシタの電気的特性の均一化を図ることができる。
【0032】
次に、キャパシタの実装方法について説明する。図7は、キャパシタ等の電子部品を半導体チップ上へ超音波熱圧着するための実装装置の一例を示す図である。実装装置200は、X軸、Y軸に摺動可能な基板ステージ210、キャパシタの実装を行うマウントヘッド220、基板ステージ210上の半導体チップを認識する認識カメラ230、マウントヘッド220の荷重を計測するロードセル240、マウントヘッド220をZ軸方向に移動させかつZ軸を中心とする角度θに回転するモータ250を備えている。
【0033】
図8にマウントヘッドの側面図と正面から見た拡大図を示す。マウントヘッド220は、軸方向に延在する円柱状の金属部材から構成され、先端に向けて径が徐々に径が小さくなった吸着面222を有している。吸着面222は、平坦であり、その中心には、円形状の穴224が形成されている。この穴224は、マウントヘッド220の軸方向に沿って進み、図示しない吸引装置に接続されている。また、マウントヘッド220には、超音波振動装置270によって超音波振動が加えられ、セラミックヒータ280によって熱が加えられるようになっている。
【0034】
先ず、基板ステージ210上に、複数の半導体チップが収容されたチップトレー260が載置され、基板ステージ210をX方向またはY方向に移動することでチップトレー260の位置決めが行われる。
【0035】
次に、モータ250によりマウントヘッド220を所定の位置に移動させ、そこで、マウントヘッド220の吸着面222の穴224からエアーを吸引することで、吸着面222にキャパシタを保持する。キャパシタを吸着したマウントヘッド220は、基板ステージ210上の半導体チップに位置合わせされる。マウントヘッド220の位置合わせは、認識カメラ230からの画像データを画像処理することによって行われる。
【0036】
キャパシタを保持したマウントヘッド220は、セラミックヒータ280からの熱によって加熱され、これにより、キャパシタは約170度の温度に維持される。次に、マウントヘッド220は、キャパシタを突起状金属電極110A、110Bに一定の荷重で押圧し、次いで、超音波振動装置270によってマウントヘッド220に超音波振動が与えられる。
【0037】
マウントヘッド220は、好ましくは図9に示すように、マウントヘッド220への荷重がP0に到達したときに、超音波振動が開始され、マウントヘッド220の荷重がP0より大きいP1に到達したときに超音波振動が終了される。超音波振動が与えられた期間、マウントヘッド220の高さが変化し、これをディスタンスDで表している。すなわち、ディスタンスDとは、超音波振動中のマウントヘッド220のZ軸方向の高さの変化量である。ディスタンスDは、突起状電極の高さや形状に依存するため、所望のディスタンスDから超音波振動の期間を決定することができる。こうして、キャパシタの電極が超音波熱圧着により突起状金属電極に金属結合され、Auとパラジウムとの共晶が形成される。
【0038】
次に、本実施例に係る半導体装置の幾つかの例を説明する。図10Aは、図2Aの従来の半導体装置に本実施例を適用したときの図である。同図に示すように、多層配線基板10A上には、半導体装置20A、22Aが実装されている。キャパシタ140Aは、半導体装置20A、22Aのチップ上に形成された突起状金属電極に金属結合され、実装されている。これにより、半導体装置20A、22Aを実装する多層配線基板10Aまたはこれらのモジュールのサイズを小さくすることができる。また、従来のようにソルダーペーストを用いてキャパシタをはんだ付けしないため、製造工程が簡略化され、低コスト化を図ることができる。
【0039】
図10Bは、図2Bに対応するモールド樹脂封止された半導体装置である。同図に示すように、キャパシタ140Bは、半導体チップ上の突起状金属電極に金属結合により実装されている。これにより、半導体チップを封止する樹脂パッケージサイズを小さくすることができる。
【0040】
図10Cは、図2Cに対応する半導体装置を示している。同図に示すように、キャパシタ140Cは、半導体チップ52Aの表面に実装され、これらが樹脂66Cで封止されている。また、1つのキャパシタ140Cは、延在された配線層110Cに金属結合された例を示している。キャパシタと半導体基板との間の熱膨張係数の差が大きい場合には、キャパシタと半導体基板との間の空間にアンダーフィル樹脂を充填し、その後に、全体を樹脂封止するようにしてもよい。
【0041】
図11は、複数の種類の電子部品が半導体チップ上に搭載された例を示している。半導体装置300は、半導体チップ302と複数の外部端子304を含み、半導体チップ302の表面に形成された突起状金属電極またはそこから延在された配線パターンが多数形成されている。この配線パターンは、半導体チップのアクティブ領域上に延びている。選択された突起状金属電極または配線パターンに、選択された電子部品(ハッチングで表示)310〜324が金属結合されている。これらの電子部品310〜324は、例えば、小型核型チップ固定抵抗器、タンタルキャパシタ、ターミナルEMIフィルタ、ICプロテクタ等である。
【0042】
次に、本発明の第2の実施例について説明する。第2の実施例では、図12に示すように、Al電極120、Cu層124、ニッケル層126およびパラジウム層128を含む突起状金属電極400上に、金属バンプ410が形成され、金属バンプ410は、キャパシタ等の電子部品420の金属メッキされた電極430に超音波熱圧着により接続される。金属バンプ410は、AuやCu等の突起状金属電極400に金属結合可能な金属物質から構成される。電極430の金属メッキは、AuやCu等の金属バンプ410と金属共晶可能な金属物質から構成される。
【0043】
次に、本発明の第3の実施例について説明する。第3の実施例では、図13に示すように、Al電極パッド120上に、AuまたはCuなどの材料から構成されるバンプ電極500を形成する。電子部品510の電極520には、金属バンプ500と金属共晶することができる材料、例えばAu、Cuなどが金属メッキされている。
【0044】
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【0045】
好ましくは突起状金属電極は、最上層にパラジウム層を含み、パラジウム層と電極パッドの間にCu層を含む構成であればよい。例えば、突起状金属電極は、ニッケル層を含まなくてもよく、あるいは、ニッケル層に加えて他の金属層を含んでも良い。バリアメタル層は、必ずしもTiW/Cuに限らず、TiW層であってもよい。
【符号の説明】
【0046】
100:シリコン基板
110A、110B:突起状金属電極
110C:延在された配線パターン
120:電極パッド
122:TiW/Cuバリアメタル層
124:Cu層
126:ニッケル層
128:パラジウム層
130:保護膜
132:開口
140、140A、140B、140C:キャパシタ
142、144:電極
146:本体部
148:間隙
【特許請求の範囲】
【請求項1】
複数の回路素子が形成された半導体基板と、
半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極と、
第1および第2の電極を有する少なくとも1つの電子部品であって、前記第1の電極が第1の突起状金属電極に金属結合され、前記第2の電極が第2の突起状金属電極に金属結合され、前記半導体基板上に配される前記少なくとも1つの電子部品とを含み、
前記第1および第2の電極は、超音波熱圧着により第1および第2の突起状金属電極に接続される、半導体装置。
【請求項2】
前記突起状金属電極は、電極、当該電極上に形成されたCu層、Cu層上に形成されたパラジウム層を含み、前記電子部品の第1および第2の電極には、金メッキが施され、前記金属結合は、金−パラジウム共晶を含む、請求項1に記載の半導体装置。
【請求項3】
前記突起状金属電極は、電極、当該電極上に形成されたCu層、Cu層上に形成されたパラジウム層を含み、前記電子部品の第1および第2の電極には、Cuメッキが施され、前記金属結合は、Cu−パラジウムの共晶を含む、請求項1に記載の半導体装置。
【請求項4】
前記突起状金属電極は、前記Cu層とパラジウム層との間にニッケル層を含む、請求項2または3に記載の半導体装置。
【請求項5】
前記突起状金属電極は、半導体基板の表面上を絶縁膜を介して延在する配線層を含み、前記第1または第2の電極は、前記延在された配線層に金属結合される、請求項1に記載の半導体装置。
【請求項6】
前記第1の電極は、第1の延在された配線層を介して第1の電極パッドに接続され、前記第2の電極は、第2の延在された配線層を介して第2の電極パッドに接続され、前記第1の電極から第1の電極パッドまでの第1の導電距離は、前記第2の電極から第2の電極パッドまでの第2の導電距離に等しい、請求項5に記載の半導体装置。
【請求項7】
前記少なくとも1つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填される、請求項1に記載の半導体装置。
【請求項8】
複数の回路素子が形成された半導体基板と、
半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極であって、前記突起状金属電極は、電極、当該電極上に形成されたCu層、Cu層上に形成されたパラジウム層を含む、前記突起状金属電極と、
第1および第2の電極を有する少なくとも1つのキャパシタであって、前記電子部品の第1および第2の電極には金メッキが施され、前記第1および第2の電極が第1および第2の突起状金属電極に超音波熱圧着により金属結合され、前記半導体基板上に配された前記少なくとも1つのキャパシタと、
を有する半導体装置。
【請求項9】
前記キャパシタの前記第1の電極は、電源電位に電気的に接続され、前記第2の電極は基準電位に電気的に接続される、請求項8に記載の半導体装置。
【請求項10】
前記キャパシタと前記半導体基板との間にはアンダーフィル樹脂が充填される、請求項8に記載の半導体装置。
【請求項11】
前記複数の突起状金属電極は、パラジウム層上にAuまたはCuからなるバンプ電極を含む、請求項1ないし10いずれか1つに記載の半導体装置。
【請求項12】
前記複数の突起状金属電極は、前記回路素子が形成された活性領域上に配置される、請求項1ないし11いずれか1つに記載の半導体装置。
【請求項13】
前記半導体基板は、他の半導体基板上に実装されている、請求項1ないし12いずれか1つに記載の半導体装置。
【請求項14】
前記半導体基板は、樹脂封止される、請求項1ないし13いずれか1つに記載の半導体装置。
【請求項15】
半導体チップ上に電子部品を実装する方法であって、
回路素子が形成された半導体基板を用意し、
半導体基板上に、回路素子と電気的に接続された電極、当該電極上に形成されたCu層、Cu層上に形成されたパラジウム層を含む複数の突起状金属電極を形成し、
電子部品を加熱した状態に保ち、当該電子部品の金メッキされた電極を前駆複数の突起状金属電極に押圧し、
電子部品に超音波振動を与え、
電子部品の電極を突起状金属電極に金属結合させる、
電子部品の実装方法。
【請求項16】
電子部品が第1の荷重に達したとき超音波振動が開始され、電子部品が第2の荷重に達したとき超音波振動が終了される、請求項15に記載の実装方法。
【請求項17】
電子部品の電極は、金―パラジウム共晶により突起状金属電極に結合される、請求項15に記載の実装方法。
【請求項1】
複数の回路素子が形成された半導体基板と、
半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極と、
第1および第2の電極を有する少なくとも1つの電子部品であって、前記第1の電極が第1の突起状金属電極に金属結合され、前記第2の電極が第2の突起状金属電極に金属結合され、前記半導体基板上に配される前記少なくとも1つの電子部品とを含み、
前記第1および第2の電極は、超音波熱圧着により第1および第2の突起状金属電極に接続される、半導体装置。
【請求項2】
前記突起状金属電極は、電極、当該電極上に形成されたCu層、Cu層上に形成されたパラジウム層を含み、前記電子部品の第1および第2の電極には、金メッキが施され、前記金属結合は、金−パラジウム共晶を含む、請求項1に記載の半導体装置。
【請求項3】
前記突起状金属電極は、電極、当該電極上に形成されたCu層、Cu層上に形成されたパラジウム層を含み、前記電子部品の第1および第2の電極には、Cuメッキが施され、前記金属結合は、Cu−パラジウムの共晶を含む、請求項1に記載の半導体装置。
【請求項4】
前記突起状金属電極は、前記Cu層とパラジウム層との間にニッケル層を含む、請求項2または3に記載の半導体装置。
【請求項5】
前記突起状金属電極は、半導体基板の表面上を絶縁膜を介して延在する配線層を含み、前記第1または第2の電極は、前記延在された配線層に金属結合される、請求項1に記載の半導体装置。
【請求項6】
前記第1の電極は、第1の延在された配線層を介して第1の電極パッドに接続され、前記第2の電極は、第2の延在された配線層を介して第2の電極パッドに接続され、前記第1の電極から第1の電極パッドまでの第1の導電距離は、前記第2の電極から第2の電極パッドまでの第2の導電距離に等しい、請求項5に記載の半導体装置。
【請求項7】
前記少なくとも1つの電子部品と半導体基板表面との間に空間が形成され、当該空間内にアンダーフィル樹脂が充填される、請求項1に記載の半導体装置。
【請求項8】
複数の回路素子が形成された半導体基板と、
半導体基板上に形成され、かつ前記複数の回路素子の選択された素子と電気的に接続された複数の突起状金属電極であって、前記突起状金属電極は、電極、当該電極上に形成されたCu層、Cu層上に形成されたパラジウム層を含む、前記突起状金属電極と、
第1および第2の電極を有する少なくとも1つのキャパシタであって、前記電子部品の第1および第2の電極には金メッキが施され、前記第1および第2の電極が第1および第2の突起状金属電極に超音波熱圧着により金属結合され、前記半導体基板上に配された前記少なくとも1つのキャパシタと、
を有する半導体装置。
【請求項9】
前記キャパシタの前記第1の電極は、電源電位に電気的に接続され、前記第2の電極は基準電位に電気的に接続される、請求項8に記載の半導体装置。
【請求項10】
前記キャパシタと前記半導体基板との間にはアンダーフィル樹脂が充填される、請求項8に記載の半導体装置。
【請求項11】
前記複数の突起状金属電極は、パラジウム層上にAuまたはCuからなるバンプ電極を含む、請求項1ないし10いずれか1つに記載の半導体装置。
【請求項12】
前記複数の突起状金属電極は、前記回路素子が形成された活性領域上に配置される、請求項1ないし11いずれか1つに記載の半導体装置。
【請求項13】
前記半導体基板は、他の半導体基板上に実装されている、請求項1ないし12いずれか1つに記載の半導体装置。
【請求項14】
前記半導体基板は、樹脂封止される、請求項1ないし13いずれか1つに記載の半導体装置。
【請求項15】
半導体チップ上に電子部品を実装する方法であって、
回路素子が形成された半導体基板を用意し、
半導体基板上に、回路素子と電気的に接続された電極、当該電極上に形成されたCu層、Cu層上に形成されたパラジウム層を含む複数の突起状金属電極を形成し、
電子部品を加熱した状態に保ち、当該電子部品の金メッキされた電極を前駆複数の突起状金属電極に押圧し、
電子部品に超音波振動を与え、
電子部品の電極を突起状金属電極に金属結合させる、
電子部品の実装方法。
【請求項16】
電子部品が第1の荷重に達したとき超音波振動が開始され、電子部品が第2の荷重に達したとき超音波振動が終了される、請求項15に記載の実装方法。
【請求項17】
電子部品の電極は、金―パラジウム共晶により突起状金属電極に結合される、請求項15に記載の実装方法。
【図1】
【図2A】
【図2B】
【図2C】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10A】
【図10B】
【図10C】
【図11】
【図12】
【図13】
【図2A】
【図2B】
【図2C】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10A】
【図10B】
【図10C】
【図11】
【図12】
【図13】
【公開番号】特開2011−9794(P2011−9794A)
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願番号】特願2010−231373(P2010−231373)
【出願日】平成22年10月14日(2010.10.14)
【分割の表示】特願2008−206669(P2008−206669)の分割
【原出願日】平成20年8月11日(2008.8.11)
【出願人】(390020248)日本テキサス・インスツルメンツ株式会社 (219)
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願日】平成22年10月14日(2010.10.14)
【分割の表示】特願2008−206669(P2008−206669)の分割
【原出願日】平成20年8月11日(2008.8.11)
【出願人】(390020248)日本テキサス・インスツルメンツ株式会社 (219)
[ Back to top ]