ＬＥＤ駆動回路
【課題】低コストで効率的なＥＭＩ防止機能を有し、さらにはＬＥＤのパルス点灯特性を自在に制御できるようにすること。
【解決手段】このＬＥＤ駆動回路は、複数個のＬＥＤ１０(1)〜１０(m)を一括して発光駆動するために、発振器１８、アップ／ダウン・カウンタ２０、ＤＡＣ２２等を備える。ＬＥＤパルス点灯の立ち上がり／立ち下がりの際には、アップ／ダウン・カウンタ２０が、発振器１８からのクロックＣＬＫに同期してカウントアップ／ダウン動作を行う。ＤＡＣ２２は、カウンタ計数値ＤＮをアナログの電圧信号ＶDACに変換して、ローパス・フィルタ２８およびバッファアンプ２４を介してＮＭＯＳトランジスタ１４のゲート端子に供給する。
【解決手段】このＬＥＤ駆動回路は、複数個のＬＥＤ１０(1)〜１０(m)を一括して発光駆動するために、発振器１８、アップ／ダウン・カウンタ２０、ＤＡＣ２２等を備える。ＬＥＤパルス点灯の立ち上がり／立ち下がりの際には、アップ／ダウン・カウンタ２０が、発振器１８からのクロックＣＬＫに同期してカウントアップ／ダウン動作を行う。ＤＡＣ２２は、カウンタ計数値ＤＮをアナログの電圧信号ＶDACに変換して、ローパス・フィルタ２８およびバッファアンプ２４を介してＮＭＯＳトランジスタ１４のゲート端子に供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤを発光駆動するためのＬＥＤ駆動回路に係り、特にＬＥＤをパルス点灯させるためのＬＥＤ駆動回路に関する。
【背景技術】
【０００２】
今日、ＬＥＤ（発光ダイオード）は、高輝度で発光するものや、白色その他様々な色を発光するものが開発・量産されており、パイロットランプ、バックライト、照明などに広く利用されている。
【０００３】
ＬＥＤの点灯方式にはＤＣ点灯とパルス点灯があり、たとえば液晶ディスプレイ用のＬＥＤバックライトにはパルス点灯が用いられている。一般に、ＬＥＤバックライトは、一定周波数（たとえば１０ＫＨｚ）のパルス幅変調（ＰＷＭ）でＬＥＤをパルス点灯させ、各サイクル内の点灯（オン）時間と非点灯（オフ）時間との比（デューティ比）で輝度を調整するようにしている。この場合、各サイクルにおいて、二次元的に配列された多数のＬＥＤをパルス点灯の開始時に全部一斉にオン（発光）させ、パルス点灯の終了時に全部一斉にオフ（消光）させるように、ＬＥＤ駆動回路でスイッチング動作が行われる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のように、パルス点灯方式において多数のＬＥＤを一斉にオン・オフさせるＰＷＭのスイッチング動作が行われることで、高周波のＬＥＤ駆動電流が流れ、これが電磁障害（ＥＭＩ：Electromagnetic Interference）の発生源になることが問題となっている。ＥＭＩには規格値があって、最終製品で満足させるべき値があり、その規格値を必ず下回らなければならない。ＥＭＩは当該製品から放射される電磁波として製品そのものや周囲に影響を及ぼすことから（製品内部のシステム回路の誤動作やテレビ画面の乱れ、ラジオ等のノイズとして現れることがある）、測定値が規格値を上回った場合は発生源にシールドやフィルタ等の部品を付加して電磁波放射量を減らす対策が採られている。しかし、このような従来の対策は、部品コストと開発コストが高くつく不利点がある。
【０００５】
本発明は、上記のような従来技術の問題点に鑑みてなされたもので、低コストで効率的なＥＭＩ防止機能を有し、さらにはＬＥＤのパルス点灯特性を自在に制御できるＬＥＤ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明の第１の観点におけるＬＥＤ駆動回路は、ＬＥＤ（発光ダイオード）にパルス波形のＬＥＤ駆動電流を注入して前記ＬＥＤをパルス点灯させるＬＥＤ駆動回路であって、所望の周波数でクロックを生成する発振器と、前記発振器からのクロックを入力し、前記ＬＥＤ駆動電流を立ち上げる時は前記クロックに応じてカウントアップ動作を行い、前記ＬＥＤ駆動電流を立ち下げる時は前記クロックに応じてカウントダウン動作を行うアップ／ダウン・カウンタと、前記アップ／ダウン・カウンタより出力されたディジタルの計数値をアナログの信号に変換するディジタル−アナログ変換器と、直流電源に対して前記ＬＥＤと直列に接続され、前記ディジタル−アナログ変換器の出力信号に応じて動作するトランジスタとを有する。
【０００７】
また、本発明の第２の観点におけるＬＥＤ駆動回路は、直流電源に対してＬＥＤ（発光ダイオード）と直列に接続されたトランジスタを介して前記ＬＥＤにパルス波形のＬＥＤ駆動電流を注入して前記ＬＥＤをパルス点灯させるＬＥＤ駆動回路であって、所望の周波数でクロックを生成する発振器と、前記発振器からのクロックを入力し、前記ＬＥＤ駆動電流を立ち上げる時は前記クロックに応じてカウントアップ動作を行い、前記ＬＥＤ駆動電流を立ち下げる時は前記クロックに応じてカウントダウン動作を行うアップ／ダウン・カウンタと、前記アップ／ダウン・カウンタより出力されたディジタルの計数値をアナログの信号に変換するディジタル−アナログ変換器とを有し、前記ディジタル−アナログ変換器の出力信号に基づいて前記トランジスタを制御する。
【０００８】
本発明のＬＥＤ駆動回路においては、ＬＥＤ駆動電流の立ち上がり／立ち下がりのスルーレートが、ディジタル−アナログ変換器の出力信号の立ち上がり／立下りのスルーレートによって律速され、つまりは発振器より出力されるクロックの周波数やディジタル−アナログ変換器における分解能によって調整できる。したがって、ＥＭＩが懸念される場合は、ＬＥＤ駆動電流の立ち上がり／立ち下がりのスルーレートを適度に下げることで、簡便かつ効率よくＥＭＩを防止することができる。
【０００９】
本発明におけるスルーレート調整部は、好ましい態様として、発振器の発振周波数を可変調整するための手段、発振器より生成されるクロックを所望の分周比で分周する分周器、あるいはディジタル−アナログ変換器の分解能を可変調整するための手段を有する。
【００１０】
また、発振器からのクロックを入力し、所望のゲート時間の間だけクロックをディジタル−アナログ変換器側へ通すゲート回路を備えることで、スルーレートをダイナミックに可変制御することができる。
【００１１】
本発明の好適な一態様として、アップ／ダウン・カウンタは、計数値が予め設定された最大値に達した後は次のカウントダウン動作を開始するまでその最大計数値を保持し、計数値が予め設定された最小値に達した後は次のカウントアップ動作を開始するまでその最小計数値を保持してよい。典型的には、ＬＥＤを一定の周期でパルス幅変調（ＰＷＭ）方式により、アップ／ダウン・カウンタのカウントアップ動作開始からカウントダウン動作終了までの時間を可変してよい。
【００１２】
本発明の好適な一態様においては、ディジタル−アナログ変換器の出力端子とトランジスタの制御端子との間にバッファアンプが接続される。この場合、好ましくは、ＬＥＤ駆動電流に比例したモニタ電圧を生成するために直流電源に対してＬＥＤと直列に抵抗が接続されてよい。そして、バッファアンプが、モニタ電圧をフィードバック信号として入力し、モニタ電圧がディジタル−アナログ変換器の出力信号の電圧に等しくなるように、トランジスタに対する制御信号を出力するようにしてよい。より具体的には、バッファアンプに演算増幅器を使用し、その非反転入力端子にディジタル−アナログ変換器の出力端子を接続し、その反転入力端子に該抵抗を接続し、その出力端子をトランジスタの制御端子に接続する構成が好ましい。このような閉ループ構成を採る場合、演算増幅器の出力端子と反転入力端子との間に第１のスイッチを接続し、第１のスイッチ制御部により、ＬＥＤ駆動電流を流している間は第１のスイッチをオフ状態に保持し、ＬＥＤ駆動電流の立ち下げを終えた時に第１のスイッチをオフ状態からオン状態に切り換えるのがさらに好ましい。第１のスイッチ制御部は、好ましくは、アップ／ダウン・カウンタより出力されたディジタルの計数値を解読する第１のデコーダを有し、計数値に応じて第１のスイッチの状態を切り換えてよい。
【００１３】
別の好適な一態様においては、ディジタル−アナログ変換器の出力端子とトランジスタの制御端子との間に第２のスイッチが接続され、ピーク値制御信号発生回路の出力端子と第２のスイッチの出力側のノードとの間に第３のスイッチが接続される。ここで、ピーク値制御信号発生回路は、ＬＥＤ駆動電流のピーク値を所望の値に制御するためのピーク値制御信号を出力する。そして、第２のスイッチ制御部が、アップ／ダウン・カウンタより出力されたディジタルの計数値を解読する第２のデコーダを有し、カウンタ計数値が設定値よりも小さい時は第２のスイッチをオン状態に保持するとともに第３のスイッチをオフ状態に保持し、カウンタ計数値が当該設定値以上になっている時は第２のスイッチをオフ状態に保持するとともに第３のスイッチをオン状態に保持する。かかる構成においては、ＬＥＤ駆動電流のピーク値を任意に制御することができる。
【００１４】
また、好ましい一態様として、ディジタル−アナログ変換器の出力信号の電圧波形を滑らかにするためのローパス・フィルタが設けられる。
【００１５】
また、本発明の駆動回路は、ＬＥＤにパルス状の駆動電流を供給するために、ＬＥＤの電流路に直列に接続されて上記駆動電流の供給を制御するトランジスタの制御端子にパルス状の駆動電圧を供給する駆動回路であって、上記トランジスタの駆動を指示する制御信号に応答して、第１の電圧値から第２の電圧値又は第２の電圧値から第１の電圧値に階段状に変化する電圧信号を生成する信号生成回路と、上記電圧信号に基づいて上記トランジスタの制御端子に上記駆動電圧を供給する信号供給回路とを有する。
【００１６】
上記の駆動回路においては、ＬＥＤに供給されるパルス状駆動電流の立ち上がり／立ち下がりが、トランジスタの制御端子に供給される電圧信号の階段状に変化するレートによって律速される。
【００１７】
好ましい一態様として、上記信号生成回路が、クロック信号に応答して順次に増加するカウント値又は順次に減少するカウント値を出力するカウンタと、上記カウント値に応じた電圧信号を生成する電圧発生器とを含み、上記信号供給回路が、上記電圧信号と上記ＬＥＤの電流路からのフィードバック電圧とを受けて上記駆動電圧を上記トランジスタの制御端子に供給するバッファアンプを含む。この場合、上記信号供給回路は、上記バッファアンプの反転入力端子と出力端子との間に接続されたスイッチ素子を更に含み、上記トランジスタを非導通状態とするときに上記スイッチ素子が導通状態とされる。上記信号生成回路と上記信号供給回路との間にローパス・フィルタを配置するのが更に好ましい。
【発明の効果】
【００１８】
本発明のＬＥＤ駆動回路によれば、上記のような構成および作用により、ＬＥＤのパルス点灯特性を自在に制御することが可能であり、典型的にはＥＭＩを低コストで効率的に防止することができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図を参照して本発明の好適な実施形態を説明する。
【００２０】
図１に、本発明の一実施形態におけるＬＥＤ駆動回路の構成を示す。このＬＥＤ駆動回路は、たとえばＬＥＤバックライト用のマトリクス状に配列された多数のＬＥＤをパルス点灯方式により発光駆動する。図示の回路構成は、一列分のｍ個のＬＥＤ１０(1)，１０(2)，・・・，１０(m)を一括して発光駆動する。一定の駆動電圧ＶLEDを出力する直流電源１２に対して、それらｍ個のＬＥＤ１０(1)〜１０(m)が順方向に直列接続されるとともに、最後段ＬＥＤ１０(m)のカソード端子とグランド端子との間にＮＭＯＳトランジスタ１４および抵抗１６がこの順に直列に接続されている。
【００２１】
このＬＥＤ駆動回路は、発振器１８、アップ／ダウン・カウンタ２０およびＤＡＣ（ディジタル−アナログ変換器）２２を有する構成を主たる特徴としている。
【００２２】
発振器１８は、たとえば水晶発振回路からなり、所望の周波数（たとえば数ＭＨｚ）でクロックＣＬＫを発振出力する。アップ／ダウン・カウンタ２０は、たとえばｎビット同期式カウンタからなり、発振器１８からのクロックＣＬＫを入力し、パルス点灯制御回路２６の制御の下で可逆的にカウント動作を行う。より詳細には、パルス点灯制御回路２６からのモード制御信号（Up／Down）がUp＝Ｈ，Down＝Ｌのときは、クロックＣＬＫに同期してカウントアップ動作を行い、計数値ＤＮが最大値（２n−１）に到達するとカウントアップ動作を終了し、その後は最大計数値ＤＮ（２n−１）を保持する。また、Up＝Ｌ，Down＝Ｈのときは、クロックＣＬＫに同期してカウントダウン動作を行い、計数値ＤＮが最小値（０）に到達するとカウントダウン動作を終了し、その後は最小計数値ＤＮ（０）を保持する。なお、Up＝Ｌ，Down＝Ｌのときは、アップ／ダウン・カウンタ２０が強制的にカウント動作を停止または休止するようになっている。
【００２３】
ＤＡＣ２２は、たとえばｎビット・ラダー形であり、アップ／ダウン・カウンタ２０よりディジタル信号として出力されたｎビットの計数値ＤＮを逐次入力し、入力した各計数値をＤ／Ａ変換してアナログの電圧信号ＶDACを出力する。ＤＡＣ２２には、Ｄ／Ａ変換用の基準電圧ＶBが図示しない基準電圧発生回路より与えられる。
【００２４】
ＤＡＣ２２の出力端子は、ローパス・フィルタ２８およびバッファアンプ２４を介してＮＭＯＳトランジスタ１４のゲート端子に接続されている。ローパス・フィルタ２８は、抵抗３０およびコンデンサ３２からなり、ＤＡＣ２２の出力信号ＶDACの電圧波形を滑らかにするための平滑回路を構成している。バッファアンプ２４は演算増幅器からなり、その非反転入力端子(+)はローパス・フィルタ２８の出力端子（ノードＮa）に接続され、反転入力端子(-)はＭＯＳトランジスタ１４のソース端子と抵抗１６との間のノードＮSに接続され、出力端子はＮＭＯＳトランジスタ１４のゲート端子に接続されている。
【００２５】
演算増幅器２４の出力端子と反転入力端子(-)との間にはスイッチ３４が接続されている。このスイッチ３４は、たとえばＮＭＯＳトランジスタからなり、スイッチ制御回路３６からのスイッチ制御信号SWENによりオン状態またはオフ状態のいずれかに保持されるようになっている。スイッチ制御回路３６は、アップ／ダウン・カウンタ２０より出力されたｎビット計数値ＤＮを解読するデコーダを有しており、計数値ＤＮが最小値（０）のときはSWENをＨレベルにしてスイッチ３４をオン状態に保持し、計数値ＤＮが最小値以外の値（１以上）になっているときはSWENをＬレベルにしてスイッチ３４をオフ状態に保持する。
【００２６】
パルス点灯制御回路２６は、アップ／ダウン・カウンタ２０に与えるモード制御信号（Up／Down）を通じてＬＥＤパルス点灯の開始と終了のタイミングを制御し、ＰＷＭ方式によってパルス点灯のタイミングを制御する場合は所定周波数（たとえば１０ｋＨｚ）のクロックに応動して動作する。
【００２７】
ここで、図２および図３のタイミングチャートにつき、この実施形態におけるＬＥＤ駆動回路の基本動作を説明する。この例では、アップ／ダウン・カウンタ２０およびＤＡＣ２２をそれぞれ４ビット・タイプとしている。図３におけるカウンタ計数値ＤＮの値Ａ，Ｂ，・・，Ｆは１６進数表示であり、１０進数の１０，１１，・・，１５にそれぞれ対応する。
【００２８】
図２において、リセット信号RESETがＬレベルからＨレベルに変わると、アップ／ダウン・カウンタ２０はイネーブル状態になる。そして、ＬＥＤのパルス点灯を開始させるために、パルス点灯制御回路２６がモード制御信号（Up／Down）をそれまでのUp＝Ｌ，Down＝ＬからUp＝Ｈ，Down＝Ｌに切り換えると、アップ／ダウン・カウンタ２０はカウントアップ動作を開始し、発振器１８からクロックＣＬＫが入る度に４ビット計数値ＤＮ［Ｄ3，Ｄ2，Ｄ1，Ｄ0］を１ずつインクリメントする。
【００２９】
また、計数値ＤＮが最小値または初期値の（０）から（１）に変わると、スイッチ制御回路３６がスイッチ制御信号SWENをそれまでのＨレベルからＬレベルに切り換える。これにより、図１において、スイッチ３４がオフ状態となり、バッファアンプ２４の反転入力端子(-)にはＭＯＳトランジスタ１４のソース端子と抵抗１６との間のノードＮSに得られる電圧（モニタ電圧）ＶSがフィードバック信号として入力されるようになる。このモニタ電圧ＶSは、ＬＥＤ列１０(1)〜１０(m)に注入されるＬＥＤ駆動電流ＩLEDの電流値に比例し、抵抗１６の抵抗値をＲSとすると、ＶS＝ＲS・ＩLEDで表される。
【００３０】
図２および図３に示すように、アップ／ダウン・カウンタ２０のカウントアップ動作によりカウンタ計数値ＤＮが・・，９，Ａ，Ｂ，・・と増分するにつれて、ＤＡＣ２２の出力信号ＶDACの電圧も・・，Ｖ9，ＶA，ＶB，・・とステップ状に上昇する。図１において、ＤＡＣ出力信号ＶDACは、ローパス・フィルタ２８で電圧波形を滑らかにしてからバッファアンプ２４を介してＮＭＯＳトランジスタ１４のゲート端子にゲート制御信号Ｖgとして印加される。そして、このゲート制御信号Ｖgの電圧が閾値電圧を超えるとＮＭＯＳトランジスタ１４が導通して、ＬＥＤ駆動電流ＩLEDが流れ始め、ＬＥＤ１０(1)〜１０(m)が発光し始める。バッファアンプ２４は、ノードＮSより反転入力端子(-)にフィードバックされるモニタ電圧ＶSが非反転入力端子(+)に入力されるＤＡＣ出力信号ＶDACの電圧に追いつくように、閉ループ動作によって出力信号（ゲート制御信号）Ｖgの電圧を上げる。こうして、ＬＥＤパルス点灯の立ち上がり（ＬＥＤ駆動電流ＩLEDの立ち上がり）は、アップ／ダウン・カウンタ２０のカウントアップ動作に基づいて行われる。
【００３１】
そして、図２および図３に示すように、カウンタ計数値ＤＮが最大値（Ｆ）に到達すると、ＤＡＣ出力信号ＶDACの電圧も最大値またはピーク値ＶFに到達し、これを以ってＬＥＤパルス点灯の立ち上がりを終了させる。その後は、アップ／ダウン・カウンタ２０はカウント停止状態で最大計数値（Ｆ）を保持し、ＤＡＣ２２は出力信号ＶDACをピーク値ＶFに保持する。こうして、バッファアンプ２４よりＮＭＯＳトランジスタ１４に与えられるゲート制御信号Ｖgの電圧が一定値ＶFに保持され、ＬＥＤ駆動電流ＩLEDは一定値（ピーク値）に保たれる。
【００３２】
しかる後、ＬＥＤのパルス点灯を終了させるために、パルス点灯制御回路２６がモード制御信号（Up／Down）をそれまでのUp＝Ｈ，Down＝ＬからUp＝Ｌ，Down＝Ｈに切り換える。すると、図２および図３に示すように、アップ／ダウン・カウンタ２０はカウントダウン動作を開始し、発振器１８からのクロックＣＬＫが入る度に４ビット計数値ＤＮ［Ｄ3，Ｄ2，Ｄ1，Ｄ0］をＦ，Ｅ，Ｄ，・・・と１ずつディクリメントし、これに応じてＤＡＣ２２は出力信号ＶDACの電圧をＶF，ＶE，ＶD・・とステップ状に下げていく。こうしてＤＡＣ出力信号ＶDACの電圧が下がると、ＮＭＯＳトランジスタ１４に与えられるゲート制御信号Ｖgの電圧が下がり、ＬＥＤ駆動電流ＩLEDの電流値が減少する。バッファアンプ２４は、ノードＮSからフィードバックされるモニタ電圧ＶSがＤＡＣ出力信号ＶDACの立ち下がりに追いつくように、閉ループ動作によって出力信号（ゲート制御信号）Ｖgの電圧を下げる。こうして、ＬＥＤパルス点灯の立ち下がり（ＬＥＤ駆動電流ＩLEDの立ち下がり）は、アップ／ダウン・カウンタ２０のカウントダウン動作に基づいて行われる。
【００３３】
そして、図２に示すように、アップ／ダウン・カウンタ２０がカウントダウン動作でクロックＣＬＫを１５個カウントすると、カウンタ計数値ＤＮは最小値（０）に到達し、ＤＡＣ出力信号ＶDACの電圧も最小値Ｖ0（たとえば零ボルト）に到達する。ＮＭＯＳトランジスタ１４のゲート電圧Ｖgはカウントダウン動作の途中または終了付近で閾値電圧よりも低くなり、ＮＭＯＳトランジスタ１４がオフして、ＬＥＤ駆動電流ＩLEDは止まり、ＬＥＤ１０(1)〜１０(m)は消光する。こうしてＬＥＤパルス点灯の立ち下がりが終了する。
【００３４】
一方で、カウンタ計数値ＤＮが最小値（０）に到達すると、スイッチ制御回路３６がスイッチ制御信号SWENをそれまでのＬレベルからＨレベルに切り換える（図２）。そうすると、図１において、スイッチ３４がオン状態となり、バッファアンプ２４の反転入力端子(-)と出力端子が短絡接続され、バッファアンプ２４は電圧フォロアとして動作するようになる。こうして、バッファアンプ２４は、閉ループのままでＮＭＯＳトランジスタ１４を安定確実にオフ状態に保持することができる。
【００３５】
パルス点灯の立ち下がりが終了した後、アップ／ダウン・カウンタ２０はカウント休止状態で最小計数値（０）を保持し、ＤＡＣ２２は出力信号ＶDACを最小値Ｖ0に保持する。そして、次のＬＥＤパルス点灯を開始させるために、パルス点灯制御回路２６がモード制御信号（Up／Down）をそれまでのUp＝Ｌ，Down＝ＨからUp＝Ｈ，Down＝Ｌに切り換えると、アップ／ダウン・カウンタ２０がカウントアップ動作を開始し、各部で上記と全く同じ動作が繰り返される。
【００３６】
上記のように、この実施形態のＬＥＤ駆動回路は、発振器１８、アップ／ダウン・カウンタ２０およびＤＡＣ２２を備えることにより、ＬＥＤパルス点灯の立ち上がり／立ち下がり速度またはスルーレートをクロックＣＬＫの周波数やＤＡＣ２２の分解能（量子数）等によって調整できるので、電磁ノイズの発生をスルーレート調整によって確実かつ効率的に防止することができる。
【００３７】
上述した動作では、ＬＥＤ駆動電流ＩLEDのピーク値（波高値）をアップ／ダウン・カウンタ２０の最大計数値（Ｆ）に対応させ、アップ／ダウン・カウンタ２０の全ての計数値（０）〜（Ｆ）に対応するフルレンジのゲート制御電圧ＶgをＮＭＯＳトランジスタ１４のゲート端子に与えるようにしている。
【００３８】
一変形例として、この実施形態におけるＬＥＤ駆動回路に、図４に示すような回路を付加して、ＬＥＤ駆動電流ＩLEDのピーク値を全計数値（０）〜（Ｆ）の中の任意の値（図示の例は１６進数のＣ）に対応させることも可能である。
【００３９】
図４において、ＤＡＣ２２の出力端子と後段回路（図１ではローパス・フィルタ２８）との間にスイッチ３８が接続されるとともに、ピーク値制御信号発生回路４０の出力端子とスイッチ３８の出力側ノードＮbとの間にスイッチ４２が接続される。ここで、ピーク値制御信号発生回路４０は、ＬＥＤ駆動電流ＩLEDのピーク値を所望の値に制御するためにＮＭＯＳトランジスタ１４のゲート端子に印加すべきピーク値制御信号Ｖpを発生する。両スイッチ３８，４２は、たとえばＮＭＯＳトランジスタで構成されてよい。
【００４０】
両スイッチ３８，４２の状態を制御するスイッチ制御回路４４は、ＡＮＤ回路５０およびＮＯＴ回路５２からなるデコーダを有しており、アップ／ダウン・カウンタ２０（図１）からの計数値ＤＮを入力して解読し、カウンタ計数値ＤＮが（０）〜（Ｂ）の値のときはスイッチ３８をオン状態に保持するとともにスイッチ４２をオフ状態に保持し、カウンタ計数値ＤＮが（Ｃ）以上の値のときはスイッチ３８をオフ状態に保持するとともにスイッチ４２をオン状態に保持するようになっている。
【００４１】
より詳細には、カウンタ計数値ＤＮが（Ｃ）より小さい値のときはＡＮＤ回路５０の出力が論理値Ｌで、スイッチ４２をオフ状態にするとともに、ＮＯＴ回路５２を介してスイッチ３８をオン状態にする。また、カウンタ計数値ＤＮが（Ｃ）以上の値のときはＡＮＤ回路５０の出力が論理値Ｈで、スイッチ４２をオン状態にするとともに、ＮＯＴ回路５２を介してスイッチ３８をオフ状態にする。
【００４２】
図５に、この実施形態のＬＥＤ駆動回路に図４の回路を付加した場合のカウンタ計数値ＤＮとノードＮbに得られる信号の電圧波形との関係を示す。パルス点灯の立ち上がりで、カウンタ計数値ＤＮが（１），（２），・・，（Ｂ）と増分している間は、スイッチ３８がオン状態でスイッチ４２がオフ状態であるから、ＤＡＣ出力信号ＶDAC（Ｖ1，Ｖ2，・・，ＶB）がオン状態のスイッチ３８を介してノードＮbに取り出される。そして、カウンタ計数値ＤＮが（Ｃ）以上になると、スイッチ３８がオフ状態でスイッチ４２がオン状態であるから、ピーク値制御信号発生回路４０からのピーク値制御信号Ｖpがオン状態のスイッチ４２を介してノードＮbに取り出される。このように、カウンタ計数値ＤＮが（Ｃ）に到達した時にパルス点灯の立ち上がりが終了し、それ以後はＤＡＣ出力信号ＶDACに取って代わってピーク値制御信号Ｖpがローパス・フィルタ２８およびバッファアンプ２４を介してＮＭＯＳトランジスタ１４のゲート端子に与えられる。なお、ピーク値制御信号Ｖpの電圧は、カウンタ計数値ＤＮが（Ｃ）のときのＤＡＣ出力信号ＶDACの電圧ＶCと同一でよいが、それと異なっていてもよい。
【００４３】
なお、図４において、スイッチ制御部４４のデコーダをプログラマブルに構成し、ピーク値制御信号ＶＰの電圧を可変することも可能である。上記のようにＬＥＤ駆動電流ＩLEDのピーク値を調整または可変できる機能により、たとえば、ＰＷＭ制御とは独立にＬＥＤの輝度を調整することができる。
【００４４】
図６に、図４および図５の実施例における具体的なシミュレーション結果の一例を示す。図中、Ｖbはスイッチ３８の出力側ノードＮbに得られる信号の電圧であり、Ｖaはローパス・フィルタ２８の出力端子Ｎaに得られる信号の電圧である。このシミュレーションにおいて、バッファアンプ２４の動作電圧は６ボルト、他の回路の動作電圧は３．３ボルト、直流電源１２の出力電圧ＶＬＥＤは２０ボルト、クロックＣＬＫの周波数は１ＭＨｚ、ピーク値制御信号Ｖpの電圧は６２５ミリボルトである。
【００４５】
図７および図８に、クロックＣＬＫの周波数をパラメータとし、他の条件は上記と同一のシミュレーションで得られた各部の波形を示す。図７はＣＬＫが１ＭＨｚの場合、図８はＣＬＫが２ＭＨｚの場合である。図中、ＶdはＮＭＯＳトランジスタ１４のドレイン端子における電圧である。
【００４６】
図示のように、クロックＣＬＫの周波数を２倍にすると、パルス点灯の立ち上がり／立ち下がりにおいて、カウンタ計数値ＤＮのインクリメント／ディクリメント速度が２倍になることで、ＤＡＣ出力信号ＶDACの電圧（Ｖｂ）の立ち上がり／立ち下がり速度が２倍になる。その結果、クロックＣＬＫの周波数を１ＭＨｚに設定した場合（図７）にはノードＮSの電圧ＶSの立ち上がり／立ち下がり時間が約８μｓｅｃであるのに対して、クロックＣＬＫの周波数を２ＭＨｚに設定した場合（図８）にはＶSの立ち上がり／立ち下がり時間が約４μｓｅｃまで短縮される。上述したように、ノードＮSの電圧ＶSはＬＥＤ駆動電流ＩLEDの電流値に比例するので、ＶSの立ち上がり／立ち下がり特性はＬＥＤ駆動電流ＩLEDの立ち上がり／立ち下がり特性でもある。
【００４７】
なお、ローパス・フィルタ２８の出力電圧Ｖaとバッファアンプ２４の出力電圧Ｖgとの間には幾らか（ｔ0〜ｔ1）の時間遅れがあり、バッファアンプ２４の出力電圧ＶｇとＬＥＤ駆動電流ＩLEDとの間にも幾らか（ｔ1〜ｔ2）の時間遅れがある。これらの時間遅れは、ＮＭＯＳトランジスタ１４の閾値電圧に起因するものである。たとえばパルス点灯の立ち上がりで、バッファアンプ２４→ＮＭＯＳトランジスタ１４→抵抗１６（ノードＮS）→バッファアンプ２４の閉ループが動作するのは、ｔ2〜ｔ4の期間である。
【００４８】
上記のように、発振器１８より発振出力されるクロックＣＬＫの周波数を変えることで、ＬＥＤ駆動電流ＩLEDの立ち上がり／立ち下がりのスルーレートを調整することができる。クロックＣＬＫの周波数を変えるには、たとえば図９および図１０に示すように可変コンデンサ６０または可変抵抗６２を用いることが可能であり、あるいは外部制御電圧により出力周波数を可変できる電圧制御発振器を用いてもよい。
【００４９】
また、スルーレート調整のために、図１１に示すように、発振器１８とアップ／ダウン・カウンタ２０との間に分周器６４を接続して、クロックＣＬＫの周波数を所望の分周比１／Ｎ（Ｎは２以上の整数）で分周してもよい。
【００５０】
あるいは、図１２に示すように、発振器１８をプログラマブルに構成し、レジスタ６６より所望の発振周波数を設定入力する方法も可能である。さらには、図１３に示すように、トリミング回路６８よりトリミングの制御信号を発振器１８に与えて、発振周波数の調整と固定を行うことも可能である。
【００５１】
また、図１４および図１５に示すように、発振器１８とアップ／ダウン・カウンタ２０との間にゲート回路７０を挿入し、ゲート制御信号ＧＳにより規定される所望のゲート時間の間だけクロックＣＬＫをアップ／ダウン・カウンタ２０に通すことにより、クロックレートをダイナミックに可変し、ひいてはＬＥＤ駆動電流ＩLEDの立ち上がり／立ち下がりのスルーレートをダイナミックかつ自在に可変制御することができる。
【００５２】
また、上記したように、ＤＡＣ２２の分解能（量子数）を可変することによっても、上記と同様のスルーレート調整を行うことができる。ＤＡＣ２２における分解能の可変調整は、たとえばＤ／Ａ変換用の基準電圧ＶBを通じて行うことができる。
【００５３】
図１６および図１７に、上記した実施形態においてＬＥＤパルス点灯のスルーレート調整機能によって得られる効果を簡単な分解能条件の下で検証したシミュレーションの一例を示す。このシミュレーションは、ＰＷＭの周波数を１２５Ｈｚ、デューティ比を５０％とし、図１６に示すように、ＤＡＣ２２の分解能を１００％（１ステップ）と２０％（５ステップ）の２通りに選んで比較した。ＰＷＭのスイッチング動作によって放出される電磁波のスペクトラム特性を、分解能２０％（５ステップ）の場合は図１７Ａに示し、分解能１００％（１ステップ）の場合は図１７Ｂに示す。このシミュレーション結果から、分解能が高いほど（ステップ数が多いほど）、高調波ノイズが小さくなることがわかる。
【００５４】
本発明によれば、１つのＬＥＤ駆動回路で発光駆動するＬＥＤの個数が変わっても、あるいはシステムが変わっても、パルス点灯時のスルーレートの調整を簡単に実施できるので、幅広いシステムに対応可能であり、製品開発時の部品コストや開発コストを軽減することもできる。
【００５５】
なお、図１に示すＬＥＤ駆動回路は、ＬＥＤバックライトを構成する一列分のＬＥＤ１０(1)〜１０(m)を一括して発光駆動するものであるが、その中の発振器１８、アップ／ダウン・カウンタ２０、ＤＡＣ２２、パルス点灯制御回路２６、ローパス・フィルタ２８およびスイッチ制御回路３６は、他の列のＬＥＤ発光駆動にも共用可能であり、１台のＬＥＤバックライトにつき１チップの集積回路に収めることができる。
【００５６】
本発明のＬＥＤ駆動回路は、上記実施形態のようなＬＥＤバックライト用に限定されるものではなく、ＬＥＤ照明、ＬＥＤディスプレイ等の他のＬＥＤ応用分野にも適用可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態によるＬＥＤ駆動回路の構成を示すブロック図である。
【図２】実施形態のＬＥＤ駆動回路におけるアップ／ダウン・カウンタの作用を示すタイミング図である。
【図３】実施形態のＬＥＤ駆動回路におけるＤＡＣの作用を示す信号波形図である。
【図４】ＬＥＤ駆動電流のピーク値制御のために実施形態のＬＥＤ駆動回路に付加される回路の構成を示す図である。
【図５】実施形態のＬＥＤ駆動回路に図４の回路を付加した場合の作用を示す信号波形図である。
【図６】実施形態のＬＥＤ駆動回路に図４の回路を付加した場合のシミュレーション結果の一例を示す信号波形図である。
【図７】実施形態のＬＥＤ駆動回路においてクロックの周波数を１ＭＨｚに設定した場合のシミュレーション結果の一例を示す信号波形図である。
【図８】実施形態のＬＥＤ駆動回路においてクロックの周波数を２ＭＨｚに設定した場合のシミュレーション結果の一例を示す信号波形図である。
【図９】実施形態のＬＥＤ駆動回路においてクロックの周波数を可変調整するための一手法を示す図である。
【図１０】実施形態のＬＥＤ駆動回路においてクロックの周波数を可変調整するための一手法を示す図である。
【図１１】実施形態のＬＥＤ駆動回路においてクロックの周波数を可変調整するための一手法を示す図である。
【図１２】実施形態のＬＥＤ駆動回路においてクロックの周波数を可変調整するための一手法を示す図である。
【図１３】実施形態のＬＥＤ駆動回路においてクロックの周波数を可変調整するための一手法を示す図である。
【図１４】実施形態のＬＥＤ駆動回路においてＬＥＤ駆動電流の立ち上がり／立ち下がりのスルーレートをダイナミックに可変するための一手法を示す図である。
【図１５】図１４のスルーレート可変調整手段の作用を説明するためのタイミング図である。
【図１６】実施形態におけるスルーレート調整機能の効果を検証するために用いたシミュレーションの分解能条件を示す図である。
【図１７Ａ】図１６のシミュレーションによって得られた５ステップの場合のスペクトラム特性を示す図である。
【図１７Ｂ】図１６のシミュレーションによって得られた１ステップの場合のスペクトラム特性を示す図である。
【符号の説明】
【００５８】
１０(1)，１０(2)，・・・，１０(m) ＬＥＤ（発光ダイオード）
１２ 直流電源
１４ ＮＭＯＳトランジスタ
１６ 抵抗
１８ 発振器
２０ アップ／ダウン・カウンタ
２２ ＤＡＣ（アナログ−ディジタル変換器）
２４ バッファアンプ
２６ パルス点灯制御回路
２８ ローパス・フィルタ
３４ スイッチ
３６ スイッチ制御回路
３８，４２ スイッチ
４０ ピーク値制御信号発生回路
４４ スイッチ制御回路
【技術分野】
【０００１】
本発明は、ＬＥＤを発光駆動するためのＬＥＤ駆動回路に係り、特にＬＥＤをパルス点灯させるためのＬＥＤ駆動回路に関する。
【背景技術】
【０００２】
今日、ＬＥＤ（発光ダイオード）は、高輝度で発光するものや、白色その他様々な色を発光するものが開発・量産されており、パイロットランプ、バックライト、照明などに広く利用されている。
【０００３】
ＬＥＤの点灯方式にはＤＣ点灯とパルス点灯があり、たとえば液晶ディスプレイ用のＬＥＤバックライトにはパルス点灯が用いられている。一般に、ＬＥＤバックライトは、一定周波数（たとえば１０ＫＨｚ）のパルス幅変調（ＰＷＭ）でＬＥＤをパルス点灯させ、各サイクル内の点灯（オン）時間と非点灯（オフ）時間との比（デューティ比）で輝度を調整するようにしている。この場合、各サイクルにおいて、二次元的に配列された多数のＬＥＤをパルス点灯の開始時に全部一斉にオン（発光）させ、パルス点灯の終了時に全部一斉にオフ（消光）させるように、ＬＥＤ駆動回路でスイッチング動作が行われる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のように、パルス点灯方式において多数のＬＥＤを一斉にオン・オフさせるＰＷＭのスイッチング動作が行われることで、高周波のＬＥＤ駆動電流が流れ、これが電磁障害（ＥＭＩ：Electromagnetic Interference）の発生源になることが問題となっている。ＥＭＩには規格値があって、最終製品で満足させるべき値があり、その規格値を必ず下回らなければならない。ＥＭＩは当該製品から放射される電磁波として製品そのものや周囲に影響を及ぼすことから（製品内部のシステム回路の誤動作やテレビ画面の乱れ、ラジオ等のノイズとして現れることがある）、測定値が規格値を上回った場合は発生源にシールドやフィルタ等の部品を付加して電磁波放射量を減らす対策が採られている。しかし、このような従来の対策は、部品コストと開発コストが高くつく不利点がある。
【０００５】
本発明は、上記のような従来技術の問題点に鑑みてなされたもので、低コストで効率的なＥＭＩ防止機能を有し、さらにはＬＥＤのパルス点灯特性を自在に制御できるＬＥＤ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明の第１の観点におけるＬＥＤ駆動回路は、ＬＥＤ（発光ダイオード）にパルス波形のＬＥＤ駆動電流を注入して前記ＬＥＤをパルス点灯させるＬＥＤ駆動回路であって、所望の周波数でクロックを生成する発振器と、前記発振器からのクロックを入力し、前記ＬＥＤ駆動電流を立ち上げる時は前記クロックに応じてカウントアップ動作を行い、前記ＬＥＤ駆動電流を立ち下げる時は前記クロックに応じてカウントダウン動作を行うアップ／ダウン・カウンタと、前記アップ／ダウン・カウンタより出力されたディジタルの計数値をアナログの信号に変換するディジタル−アナログ変換器と、直流電源に対して前記ＬＥＤと直列に接続され、前記ディジタル−アナログ変換器の出力信号に応じて動作するトランジスタとを有する。
【０００７】
また、本発明の第２の観点におけるＬＥＤ駆動回路は、直流電源に対してＬＥＤ（発光ダイオード）と直列に接続されたトランジスタを介して前記ＬＥＤにパルス波形のＬＥＤ駆動電流を注入して前記ＬＥＤをパルス点灯させるＬＥＤ駆動回路であって、所望の周波数でクロックを生成する発振器と、前記発振器からのクロックを入力し、前記ＬＥＤ駆動電流を立ち上げる時は前記クロックに応じてカウントアップ動作を行い、前記ＬＥＤ駆動電流を立ち下げる時は前記クロックに応じてカウントダウン動作を行うアップ／ダウン・カウンタと、前記アップ／ダウン・カウンタより出力されたディジタルの計数値をアナログの信号に変換するディジタル−アナログ変換器とを有し、前記ディジタル−アナログ変換器の出力信号に基づいて前記トランジスタを制御する。
【０００８】
本発明のＬＥＤ駆動回路においては、ＬＥＤ駆動電流の立ち上がり／立ち下がりのスルーレートが、ディジタル−アナログ変換器の出力信号の立ち上がり／立下りのスルーレートによって律速され、つまりは発振器より出力されるクロックの周波数やディジタル−アナログ変換器における分解能によって調整できる。したがって、ＥＭＩが懸念される場合は、ＬＥＤ駆動電流の立ち上がり／立ち下がりのスルーレートを適度に下げることで、簡便かつ効率よくＥＭＩを防止することができる。
【０００９】
本発明におけるスルーレート調整部は、好ましい態様として、発振器の発振周波数を可変調整するための手段、発振器より生成されるクロックを所望の分周比で分周する分周器、あるいはディジタル−アナログ変換器の分解能を可変調整するための手段を有する。
【００１０】
また、発振器からのクロックを入力し、所望のゲート時間の間だけクロックをディジタル−アナログ変換器側へ通すゲート回路を備えることで、スルーレートをダイナミックに可変制御することができる。
【００１１】
本発明の好適な一態様として、アップ／ダウン・カウンタは、計数値が予め設定された最大値に達した後は次のカウントダウン動作を開始するまでその最大計数値を保持し、計数値が予め設定された最小値に達した後は次のカウントアップ動作を開始するまでその最小計数値を保持してよい。典型的には、ＬＥＤを一定の周期でパルス幅変調（ＰＷＭ）方式により、アップ／ダウン・カウンタのカウントアップ動作開始からカウントダウン動作終了までの時間を可変してよい。
【００１２】
本発明の好適な一態様においては、ディジタル−アナログ変換器の出力端子とトランジスタの制御端子との間にバッファアンプが接続される。この場合、好ましくは、ＬＥＤ駆動電流に比例したモニタ電圧を生成するために直流電源に対してＬＥＤと直列に抵抗が接続されてよい。そして、バッファアンプが、モニタ電圧をフィードバック信号として入力し、モニタ電圧がディジタル−アナログ変換器の出力信号の電圧に等しくなるように、トランジスタに対する制御信号を出力するようにしてよい。より具体的には、バッファアンプに演算増幅器を使用し、その非反転入力端子にディジタル−アナログ変換器の出力端子を接続し、その反転入力端子に該抵抗を接続し、その出力端子をトランジスタの制御端子に接続する構成が好ましい。このような閉ループ構成を採る場合、演算増幅器の出力端子と反転入力端子との間に第１のスイッチを接続し、第１のスイッチ制御部により、ＬＥＤ駆動電流を流している間は第１のスイッチをオフ状態に保持し、ＬＥＤ駆動電流の立ち下げを終えた時に第１のスイッチをオフ状態からオン状態に切り換えるのがさらに好ましい。第１のスイッチ制御部は、好ましくは、アップ／ダウン・カウンタより出力されたディジタルの計数値を解読する第１のデコーダを有し、計数値に応じて第１のスイッチの状態を切り換えてよい。
【００１３】
別の好適な一態様においては、ディジタル−アナログ変換器の出力端子とトランジスタの制御端子との間に第２のスイッチが接続され、ピーク値制御信号発生回路の出力端子と第２のスイッチの出力側のノードとの間に第３のスイッチが接続される。ここで、ピーク値制御信号発生回路は、ＬＥＤ駆動電流のピーク値を所望の値に制御するためのピーク値制御信号を出力する。そして、第２のスイッチ制御部が、アップ／ダウン・カウンタより出力されたディジタルの計数値を解読する第２のデコーダを有し、カウンタ計数値が設定値よりも小さい時は第２のスイッチをオン状態に保持するとともに第３のスイッチをオフ状態に保持し、カウンタ計数値が当該設定値以上になっている時は第２のスイッチをオフ状態に保持するとともに第３のスイッチをオン状態に保持する。かかる構成においては、ＬＥＤ駆動電流のピーク値を任意に制御することができる。
【００１４】
また、好ましい一態様として、ディジタル−アナログ変換器の出力信号の電圧波形を滑らかにするためのローパス・フィルタが設けられる。
【００１５】
また、本発明の駆動回路は、ＬＥＤにパルス状の駆動電流を供給するために、ＬＥＤの電流路に直列に接続されて上記駆動電流の供給を制御するトランジスタの制御端子にパルス状の駆動電圧を供給する駆動回路であって、上記トランジスタの駆動を指示する制御信号に応答して、第１の電圧値から第２の電圧値又は第２の電圧値から第１の電圧値に階段状に変化する電圧信号を生成する信号生成回路と、上記電圧信号に基づいて上記トランジスタの制御端子に上記駆動電圧を供給する信号供給回路とを有する。
【００１６】
上記の駆動回路においては、ＬＥＤに供給されるパルス状駆動電流の立ち上がり／立ち下がりが、トランジスタの制御端子に供給される電圧信号の階段状に変化するレートによって律速される。
【００１７】
好ましい一態様として、上記信号生成回路が、クロック信号に応答して順次に増加するカウント値又は順次に減少するカウント値を出力するカウンタと、上記カウント値に応じた電圧信号を生成する電圧発生器とを含み、上記信号供給回路が、上記電圧信号と上記ＬＥＤの電流路からのフィードバック電圧とを受けて上記駆動電圧を上記トランジスタの制御端子に供給するバッファアンプを含む。この場合、上記信号供給回路は、上記バッファアンプの反転入力端子と出力端子との間に接続されたスイッチ素子を更に含み、上記トランジスタを非導通状態とするときに上記スイッチ素子が導通状態とされる。上記信号生成回路と上記信号供給回路との間にローパス・フィルタを配置するのが更に好ましい。
【発明の効果】
【００１８】
本発明のＬＥＤ駆動回路によれば、上記のような構成および作用により、ＬＥＤのパルス点灯特性を自在に制御することが可能であり、典型的にはＥＭＩを低コストで効率的に防止することができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図を参照して本発明の好適な実施形態を説明する。
【００２０】
図１に、本発明の一実施形態におけるＬＥＤ駆動回路の構成を示す。このＬＥＤ駆動回路は、たとえばＬＥＤバックライト用のマトリクス状に配列された多数のＬＥＤをパルス点灯方式により発光駆動する。図示の回路構成は、一列分のｍ個のＬＥＤ１０(1)，１０(2)，・・・，１０(m)を一括して発光駆動する。一定の駆動電圧ＶLEDを出力する直流電源１２に対して、それらｍ個のＬＥＤ１０(1)〜１０(m)が順方向に直列接続されるとともに、最後段ＬＥＤ１０(m)のカソード端子とグランド端子との間にＮＭＯＳトランジスタ１４および抵抗１６がこの順に直列に接続されている。
【００２１】
このＬＥＤ駆動回路は、発振器１８、アップ／ダウン・カウンタ２０およびＤＡＣ（ディジタル−アナログ変換器）２２を有する構成を主たる特徴としている。
【００２２】
発振器１８は、たとえば水晶発振回路からなり、所望の周波数（たとえば数ＭＨｚ）でクロックＣＬＫを発振出力する。アップ／ダウン・カウンタ２０は、たとえばｎビット同期式カウンタからなり、発振器１８からのクロックＣＬＫを入力し、パルス点灯制御回路２６の制御の下で可逆的にカウント動作を行う。より詳細には、パルス点灯制御回路２６からのモード制御信号（Up／Down）がUp＝Ｈ，Down＝Ｌのときは、クロックＣＬＫに同期してカウントアップ動作を行い、計数値ＤＮが最大値（２n−１）に到達するとカウントアップ動作を終了し、その後は最大計数値ＤＮ（２n−１）を保持する。また、Up＝Ｌ，Down＝Ｈのときは、クロックＣＬＫに同期してカウントダウン動作を行い、計数値ＤＮが最小値（０）に到達するとカウントダウン動作を終了し、その後は最小計数値ＤＮ（０）を保持する。なお、Up＝Ｌ，Down＝Ｌのときは、アップ／ダウン・カウンタ２０が強制的にカウント動作を停止または休止するようになっている。
【００２３】
ＤＡＣ２２は、たとえばｎビット・ラダー形であり、アップ／ダウン・カウンタ２０よりディジタル信号として出力されたｎビットの計数値ＤＮを逐次入力し、入力した各計数値をＤ／Ａ変換してアナログの電圧信号ＶDACを出力する。ＤＡＣ２２には、Ｄ／Ａ変換用の基準電圧ＶBが図示しない基準電圧発生回路より与えられる。
【００２４】
ＤＡＣ２２の出力端子は、ローパス・フィルタ２８およびバッファアンプ２４を介してＮＭＯＳトランジスタ１４のゲート端子に接続されている。ローパス・フィルタ２８は、抵抗３０およびコンデンサ３２からなり、ＤＡＣ２２の出力信号ＶDACの電圧波形を滑らかにするための平滑回路を構成している。バッファアンプ２４は演算増幅器からなり、その非反転入力端子(+)はローパス・フィルタ２８の出力端子（ノードＮa）に接続され、反転入力端子(-)はＭＯＳトランジスタ１４のソース端子と抵抗１６との間のノードＮSに接続され、出力端子はＮＭＯＳトランジスタ１４のゲート端子に接続されている。
【００２５】
演算増幅器２４の出力端子と反転入力端子(-)との間にはスイッチ３４が接続されている。このスイッチ３４は、たとえばＮＭＯＳトランジスタからなり、スイッチ制御回路３６からのスイッチ制御信号SWENによりオン状態またはオフ状態のいずれかに保持されるようになっている。スイッチ制御回路３６は、アップ／ダウン・カウンタ２０より出力されたｎビット計数値ＤＮを解読するデコーダを有しており、計数値ＤＮが最小値（０）のときはSWENをＨレベルにしてスイッチ３４をオン状態に保持し、計数値ＤＮが最小値以外の値（１以上）になっているときはSWENをＬレベルにしてスイッチ３４をオフ状態に保持する。
【００２６】
パルス点灯制御回路２６は、アップ／ダウン・カウンタ２０に与えるモード制御信号（Up／Down）を通じてＬＥＤパルス点灯の開始と終了のタイミングを制御し、ＰＷＭ方式によってパルス点灯のタイミングを制御する場合は所定周波数（たとえば１０ｋＨｚ）のクロックに応動して動作する。
【００２７】
ここで、図２および図３のタイミングチャートにつき、この実施形態におけるＬＥＤ駆動回路の基本動作を説明する。この例では、アップ／ダウン・カウンタ２０およびＤＡＣ２２をそれぞれ４ビット・タイプとしている。図３におけるカウンタ計数値ＤＮの値Ａ，Ｂ，・・，Ｆは１６進数表示であり、１０進数の１０，１１，・・，１５にそれぞれ対応する。
【００２８】
図２において、リセット信号RESETがＬレベルからＨレベルに変わると、アップ／ダウン・カウンタ２０はイネーブル状態になる。そして、ＬＥＤのパルス点灯を開始させるために、パルス点灯制御回路２６がモード制御信号（Up／Down）をそれまでのUp＝Ｌ，Down＝ＬからUp＝Ｈ，Down＝Ｌに切り換えると、アップ／ダウン・カウンタ２０はカウントアップ動作を開始し、発振器１８からクロックＣＬＫが入る度に４ビット計数値ＤＮ［Ｄ3，Ｄ2，Ｄ1，Ｄ0］を１ずつインクリメントする。
【００２９】
また、計数値ＤＮが最小値または初期値の（０）から（１）に変わると、スイッチ制御回路３６がスイッチ制御信号SWENをそれまでのＨレベルからＬレベルに切り換える。これにより、図１において、スイッチ３４がオフ状態となり、バッファアンプ２４の反転入力端子(-)にはＭＯＳトランジスタ１４のソース端子と抵抗１６との間のノードＮSに得られる電圧（モニタ電圧）ＶSがフィードバック信号として入力されるようになる。このモニタ電圧ＶSは、ＬＥＤ列１０(1)〜１０(m)に注入されるＬＥＤ駆動電流ＩLEDの電流値に比例し、抵抗１６の抵抗値をＲSとすると、ＶS＝ＲS・ＩLEDで表される。
【００３０】
図２および図３に示すように、アップ／ダウン・カウンタ２０のカウントアップ動作によりカウンタ計数値ＤＮが・・，９，Ａ，Ｂ，・・と増分するにつれて、ＤＡＣ２２の出力信号ＶDACの電圧も・・，Ｖ9，ＶA，ＶB，・・とステップ状に上昇する。図１において、ＤＡＣ出力信号ＶDACは、ローパス・フィルタ２８で電圧波形を滑らかにしてからバッファアンプ２４を介してＮＭＯＳトランジスタ１４のゲート端子にゲート制御信号Ｖgとして印加される。そして、このゲート制御信号Ｖgの電圧が閾値電圧を超えるとＮＭＯＳトランジスタ１４が導通して、ＬＥＤ駆動電流ＩLEDが流れ始め、ＬＥＤ１０(1)〜１０(m)が発光し始める。バッファアンプ２４は、ノードＮSより反転入力端子(-)にフィードバックされるモニタ電圧ＶSが非反転入力端子(+)に入力されるＤＡＣ出力信号ＶDACの電圧に追いつくように、閉ループ動作によって出力信号（ゲート制御信号）Ｖgの電圧を上げる。こうして、ＬＥＤパルス点灯の立ち上がり（ＬＥＤ駆動電流ＩLEDの立ち上がり）は、アップ／ダウン・カウンタ２０のカウントアップ動作に基づいて行われる。
【００３１】
そして、図２および図３に示すように、カウンタ計数値ＤＮが最大値（Ｆ）に到達すると、ＤＡＣ出力信号ＶDACの電圧も最大値またはピーク値ＶFに到達し、これを以ってＬＥＤパルス点灯の立ち上がりを終了させる。その後は、アップ／ダウン・カウンタ２０はカウント停止状態で最大計数値（Ｆ）を保持し、ＤＡＣ２２は出力信号ＶDACをピーク値ＶFに保持する。こうして、バッファアンプ２４よりＮＭＯＳトランジスタ１４に与えられるゲート制御信号Ｖgの電圧が一定値ＶFに保持され、ＬＥＤ駆動電流ＩLEDは一定値（ピーク値）に保たれる。
【００３２】
しかる後、ＬＥＤのパルス点灯を終了させるために、パルス点灯制御回路２６がモード制御信号（Up／Down）をそれまでのUp＝Ｈ，Down＝ＬからUp＝Ｌ，Down＝Ｈに切り換える。すると、図２および図３に示すように、アップ／ダウン・カウンタ２０はカウントダウン動作を開始し、発振器１８からのクロックＣＬＫが入る度に４ビット計数値ＤＮ［Ｄ3，Ｄ2，Ｄ1，Ｄ0］をＦ，Ｅ，Ｄ，・・・と１ずつディクリメントし、これに応じてＤＡＣ２２は出力信号ＶDACの電圧をＶF，ＶE，ＶD・・とステップ状に下げていく。こうしてＤＡＣ出力信号ＶDACの電圧が下がると、ＮＭＯＳトランジスタ１４に与えられるゲート制御信号Ｖgの電圧が下がり、ＬＥＤ駆動電流ＩLEDの電流値が減少する。バッファアンプ２４は、ノードＮSからフィードバックされるモニタ電圧ＶSがＤＡＣ出力信号ＶDACの立ち下がりに追いつくように、閉ループ動作によって出力信号（ゲート制御信号）Ｖgの電圧を下げる。こうして、ＬＥＤパルス点灯の立ち下がり（ＬＥＤ駆動電流ＩLEDの立ち下がり）は、アップ／ダウン・カウンタ２０のカウントダウン動作に基づいて行われる。
【００３３】
そして、図２に示すように、アップ／ダウン・カウンタ２０がカウントダウン動作でクロックＣＬＫを１５個カウントすると、カウンタ計数値ＤＮは最小値（０）に到達し、ＤＡＣ出力信号ＶDACの電圧も最小値Ｖ0（たとえば零ボルト）に到達する。ＮＭＯＳトランジスタ１４のゲート電圧Ｖgはカウントダウン動作の途中または終了付近で閾値電圧よりも低くなり、ＮＭＯＳトランジスタ１４がオフして、ＬＥＤ駆動電流ＩLEDは止まり、ＬＥＤ１０(1)〜１０(m)は消光する。こうしてＬＥＤパルス点灯の立ち下がりが終了する。
【００３４】
一方で、カウンタ計数値ＤＮが最小値（０）に到達すると、スイッチ制御回路３６がスイッチ制御信号SWENをそれまでのＬレベルからＨレベルに切り換える（図２）。そうすると、図１において、スイッチ３４がオン状態となり、バッファアンプ２４の反転入力端子(-)と出力端子が短絡接続され、バッファアンプ２４は電圧フォロアとして動作するようになる。こうして、バッファアンプ２４は、閉ループのままでＮＭＯＳトランジスタ１４を安定確実にオフ状態に保持することができる。
【００３５】
パルス点灯の立ち下がりが終了した後、アップ／ダウン・カウンタ２０はカウント休止状態で最小計数値（０）を保持し、ＤＡＣ２２は出力信号ＶDACを最小値Ｖ0に保持する。そして、次のＬＥＤパルス点灯を開始させるために、パルス点灯制御回路２６がモード制御信号（Up／Down）をそれまでのUp＝Ｌ，Down＝ＨからUp＝Ｈ，Down＝Ｌに切り換えると、アップ／ダウン・カウンタ２０がカウントアップ動作を開始し、各部で上記と全く同じ動作が繰り返される。
【００３６】
上記のように、この実施形態のＬＥＤ駆動回路は、発振器１８、アップ／ダウン・カウンタ２０およびＤＡＣ２２を備えることにより、ＬＥＤパルス点灯の立ち上がり／立ち下がり速度またはスルーレートをクロックＣＬＫの周波数やＤＡＣ２２の分解能（量子数）等によって調整できるので、電磁ノイズの発生をスルーレート調整によって確実かつ効率的に防止することができる。
【００３７】
上述した動作では、ＬＥＤ駆動電流ＩLEDのピーク値（波高値）をアップ／ダウン・カウンタ２０の最大計数値（Ｆ）に対応させ、アップ／ダウン・カウンタ２０の全ての計数値（０）〜（Ｆ）に対応するフルレンジのゲート制御電圧ＶgをＮＭＯＳトランジスタ１４のゲート端子に与えるようにしている。
【００３８】
一変形例として、この実施形態におけるＬＥＤ駆動回路に、図４に示すような回路を付加して、ＬＥＤ駆動電流ＩLEDのピーク値を全計数値（０）〜（Ｆ）の中の任意の値（図示の例は１６進数のＣ）に対応させることも可能である。
【００３９】
図４において、ＤＡＣ２２の出力端子と後段回路（図１ではローパス・フィルタ２８）との間にスイッチ３８が接続されるとともに、ピーク値制御信号発生回路４０の出力端子とスイッチ３８の出力側ノードＮbとの間にスイッチ４２が接続される。ここで、ピーク値制御信号発生回路４０は、ＬＥＤ駆動電流ＩLEDのピーク値を所望の値に制御するためにＮＭＯＳトランジスタ１４のゲート端子に印加すべきピーク値制御信号Ｖpを発生する。両スイッチ３８，４２は、たとえばＮＭＯＳトランジスタで構成されてよい。
【００４０】
両スイッチ３８，４２の状態を制御するスイッチ制御回路４４は、ＡＮＤ回路５０およびＮＯＴ回路５２からなるデコーダを有しており、アップ／ダウン・カウンタ２０（図１）からの計数値ＤＮを入力して解読し、カウンタ計数値ＤＮが（０）〜（Ｂ）の値のときはスイッチ３８をオン状態に保持するとともにスイッチ４２をオフ状態に保持し、カウンタ計数値ＤＮが（Ｃ）以上の値のときはスイッチ３８をオフ状態に保持するとともにスイッチ４２をオン状態に保持するようになっている。
【００４１】
より詳細には、カウンタ計数値ＤＮが（Ｃ）より小さい値のときはＡＮＤ回路５０の出力が論理値Ｌで、スイッチ４２をオフ状態にするとともに、ＮＯＴ回路５２を介してスイッチ３８をオン状態にする。また、カウンタ計数値ＤＮが（Ｃ）以上の値のときはＡＮＤ回路５０の出力が論理値Ｈで、スイッチ４２をオン状態にするとともに、ＮＯＴ回路５２を介してスイッチ３８をオフ状態にする。
【００４２】
図５に、この実施形態のＬＥＤ駆動回路に図４の回路を付加した場合のカウンタ計数値ＤＮとノードＮbに得られる信号の電圧波形との関係を示す。パルス点灯の立ち上がりで、カウンタ計数値ＤＮが（１），（２），・・，（Ｂ）と増分している間は、スイッチ３８がオン状態でスイッチ４２がオフ状態であるから、ＤＡＣ出力信号ＶDAC（Ｖ1，Ｖ2，・・，ＶB）がオン状態のスイッチ３８を介してノードＮbに取り出される。そして、カウンタ計数値ＤＮが（Ｃ）以上になると、スイッチ３８がオフ状態でスイッチ４２がオン状態であるから、ピーク値制御信号発生回路４０からのピーク値制御信号Ｖpがオン状態のスイッチ４２を介してノードＮbに取り出される。このように、カウンタ計数値ＤＮが（Ｃ）に到達した時にパルス点灯の立ち上がりが終了し、それ以後はＤＡＣ出力信号ＶDACに取って代わってピーク値制御信号Ｖpがローパス・フィルタ２８およびバッファアンプ２４を介してＮＭＯＳトランジスタ１４のゲート端子に与えられる。なお、ピーク値制御信号Ｖpの電圧は、カウンタ計数値ＤＮが（Ｃ）のときのＤＡＣ出力信号ＶDACの電圧ＶCと同一でよいが、それと異なっていてもよい。
【００４３】
なお、図４において、スイッチ制御部４４のデコーダをプログラマブルに構成し、ピーク値制御信号ＶＰの電圧を可変することも可能である。上記のようにＬＥＤ駆動電流ＩLEDのピーク値を調整または可変できる機能により、たとえば、ＰＷＭ制御とは独立にＬＥＤの輝度を調整することができる。
【００４４】
図６に、図４および図５の実施例における具体的なシミュレーション結果の一例を示す。図中、Ｖbはスイッチ３８の出力側ノードＮbに得られる信号の電圧であり、Ｖaはローパス・フィルタ２８の出力端子Ｎaに得られる信号の電圧である。このシミュレーションにおいて、バッファアンプ２４の動作電圧は６ボルト、他の回路の動作電圧は３．３ボルト、直流電源１２の出力電圧ＶＬＥＤは２０ボルト、クロックＣＬＫの周波数は１ＭＨｚ、ピーク値制御信号Ｖpの電圧は６２５ミリボルトである。
【００４５】
図７および図８に、クロックＣＬＫの周波数をパラメータとし、他の条件は上記と同一のシミュレーションで得られた各部の波形を示す。図７はＣＬＫが１ＭＨｚの場合、図８はＣＬＫが２ＭＨｚの場合である。図中、ＶdはＮＭＯＳトランジスタ１４のドレイン端子における電圧である。
【００４６】
図示のように、クロックＣＬＫの周波数を２倍にすると、パルス点灯の立ち上がり／立ち下がりにおいて、カウンタ計数値ＤＮのインクリメント／ディクリメント速度が２倍になることで、ＤＡＣ出力信号ＶDACの電圧（Ｖｂ）の立ち上がり／立ち下がり速度が２倍になる。その結果、クロックＣＬＫの周波数を１ＭＨｚに設定した場合（図７）にはノードＮSの電圧ＶSの立ち上がり／立ち下がり時間が約８μｓｅｃであるのに対して、クロックＣＬＫの周波数を２ＭＨｚに設定した場合（図８）にはＶSの立ち上がり／立ち下がり時間が約４μｓｅｃまで短縮される。上述したように、ノードＮSの電圧ＶSはＬＥＤ駆動電流ＩLEDの電流値に比例するので、ＶSの立ち上がり／立ち下がり特性はＬＥＤ駆動電流ＩLEDの立ち上がり／立ち下がり特性でもある。
【００４７】
なお、ローパス・フィルタ２８の出力電圧Ｖaとバッファアンプ２４の出力電圧Ｖgとの間には幾らか（ｔ0〜ｔ1）の時間遅れがあり、バッファアンプ２４の出力電圧ＶｇとＬＥＤ駆動電流ＩLEDとの間にも幾らか（ｔ1〜ｔ2）の時間遅れがある。これらの時間遅れは、ＮＭＯＳトランジスタ１４の閾値電圧に起因するものである。たとえばパルス点灯の立ち上がりで、バッファアンプ２４→ＮＭＯＳトランジスタ１４→抵抗１６（ノードＮS）→バッファアンプ２４の閉ループが動作するのは、ｔ2〜ｔ4の期間である。
【００４８】
上記のように、発振器１８より発振出力されるクロックＣＬＫの周波数を変えることで、ＬＥＤ駆動電流ＩLEDの立ち上がり／立ち下がりのスルーレートを調整することができる。クロックＣＬＫの周波数を変えるには、たとえば図９および図１０に示すように可変コンデンサ６０または可変抵抗６２を用いることが可能であり、あるいは外部制御電圧により出力周波数を可変できる電圧制御発振器を用いてもよい。
【００４９】
また、スルーレート調整のために、図１１に示すように、発振器１８とアップ／ダウン・カウンタ２０との間に分周器６４を接続して、クロックＣＬＫの周波数を所望の分周比１／Ｎ（Ｎは２以上の整数）で分周してもよい。
【００５０】
あるいは、図１２に示すように、発振器１８をプログラマブルに構成し、レジスタ６６より所望の発振周波数を設定入力する方法も可能である。さらには、図１３に示すように、トリミング回路６８よりトリミングの制御信号を発振器１８に与えて、発振周波数の調整と固定を行うことも可能である。
【００５１】
また、図１４および図１５に示すように、発振器１８とアップ／ダウン・カウンタ２０との間にゲート回路７０を挿入し、ゲート制御信号ＧＳにより規定される所望のゲート時間の間だけクロックＣＬＫをアップ／ダウン・カウンタ２０に通すことにより、クロックレートをダイナミックに可変し、ひいてはＬＥＤ駆動電流ＩLEDの立ち上がり／立ち下がりのスルーレートをダイナミックかつ自在に可変制御することができる。
【００５２】
また、上記したように、ＤＡＣ２２の分解能（量子数）を可変することによっても、上記と同様のスルーレート調整を行うことができる。ＤＡＣ２２における分解能の可変調整は、たとえばＤ／Ａ変換用の基準電圧ＶBを通じて行うことができる。
【００５３】
図１６および図１７に、上記した実施形態においてＬＥＤパルス点灯のスルーレート調整機能によって得られる効果を簡単な分解能条件の下で検証したシミュレーションの一例を示す。このシミュレーションは、ＰＷＭの周波数を１２５Ｈｚ、デューティ比を５０％とし、図１６に示すように、ＤＡＣ２２の分解能を１００％（１ステップ）と２０％（５ステップ）の２通りに選んで比較した。ＰＷＭのスイッチング動作によって放出される電磁波のスペクトラム特性を、分解能２０％（５ステップ）の場合は図１７Ａに示し、分解能１００％（１ステップ）の場合は図１７Ｂに示す。このシミュレーション結果から、分解能が高いほど（ステップ数が多いほど）、高調波ノイズが小さくなることがわかる。
【００５４】
本発明によれば、１つのＬＥＤ駆動回路で発光駆動するＬＥＤの個数が変わっても、あるいはシステムが変わっても、パルス点灯時のスルーレートの調整を簡単に実施できるので、幅広いシステムに対応可能であり、製品開発時の部品コストや開発コストを軽減することもできる。
【００５５】
なお、図１に示すＬＥＤ駆動回路は、ＬＥＤバックライトを構成する一列分のＬＥＤ１０(1)〜１０(m)を一括して発光駆動するものであるが、その中の発振器１８、アップ／ダウン・カウンタ２０、ＤＡＣ２２、パルス点灯制御回路２６、ローパス・フィルタ２８およびスイッチ制御回路３６は、他の列のＬＥＤ発光駆動にも共用可能であり、１台のＬＥＤバックライトにつき１チップの集積回路に収めることができる。
【００５６】
本発明のＬＥＤ駆動回路は、上記実施形態のようなＬＥＤバックライト用に限定されるものではなく、ＬＥＤ照明、ＬＥＤディスプレイ等の他のＬＥＤ応用分野にも適用可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態によるＬＥＤ駆動回路の構成を示すブロック図である。
【図２】実施形態のＬＥＤ駆動回路におけるアップ／ダウン・カウンタの作用を示すタイミング図である。
【図３】実施形態のＬＥＤ駆動回路におけるＤＡＣの作用を示す信号波形図である。
【図４】ＬＥＤ駆動電流のピーク値制御のために実施形態のＬＥＤ駆動回路に付加される回路の構成を示す図である。
【図５】実施形態のＬＥＤ駆動回路に図４の回路を付加した場合の作用を示す信号波形図である。
【図６】実施形態のＬＥＤ駆動回路に図４の回路を付加した場合のシミュレーション結果の一例を示す信号波形図である。
【図７】実施形態のＬＥＤ駆動回路においてクロックの周波数を１ＭＨｚに設定した場合のシミュレーション結果の一例を示す信号波形図である。
【図８】実施形態のＬＥＤ駆動回路においてクロックの周波数を２ＭＨｚに設定した場合のシミュレーション結果の一例を示す信号波形図である。
【図９】実施形態のＬＥＤ駆動回路においてクロックの周波数を可変調整するための一手法を示す図である。
【図１０】実施形態のＬＥＤ駆動回路においてクロックの周波数を可変調整するための一手法を示す図である。
【図１１】実施形態のＬＥＤ駆動回路においてクロックの周波数を可変調整するための一手法を示す図である。
【図１２】実施形態のＬＥＤ駆動回路においてクロックの周波数を可変調整するための一手法を示す図である。
【図１３】実施形態のＬＥＤ駆動回路においてクロックの周波数を可変調整するための一手法を示す図である。
【図１４】実施形態のＬＥＤ駆動回路においてＬＥＤ駆動電流の立ち上がり／立ち下がりのスルーレートをダイナミックに可変するための一手法を示す図である。
【図１５】図１４のスルーレート可変調整手段の作用を説明するためのタイミング図である。
【図１６】実施形態におけるスルーレート調整機能の効果を検証するために用いたシミュレーションの分解能条件を示す図である。
【図１７Ａ】図１６のシミュレーションによって得られた５ステップの場合のスペクトラム特性を示す図である。
【図１７Ｂ】図１６のシミュレーションによって得られた１ステップの場合のスペクトラム特性を示す図である。
【符号の説明】
【００５８】
１０(1)，１０(2)，・・・，１０(m) ＬＥＤ（発光ダイオード）
１２ 直流電源
１４ ＮＭＯＳトランジスタ
１６ 抵抗
１８ 発振器
２０ アップ／ダウン・カウンタ
２２ ＤＡＣ（アナログ−ディジタル変換器）
２４ バッファアンプ
２６ パルス点灯制御回路
２８ ローパス・フィルタ
３４ スイッチ
３６ スイッチ制御回路
３８，４２ スイッチ
４０ ピーク値制御信号発生回路
４４ スイッチ制御回路
【特許請求の範囲】
【請求項１】
ＬＥＤ（発光ダイオード）にパルス波形のＬＥＤ駆動電流を注入して前記ＬＥＤをパルス点灯させるＬＥＤ駆動回路であって、
所望の周波数でクロックを生成する発振器と、
前記発振器からのクロックを入力し、前記ＬＥＤ駆動電流を立ち上げる時は前記クロックに応じてカウントアップ動作を行い、前記ＬＥＤ駆動電流を立ち下げる時は前記クロックに応じてカウントダウン動作を行うアップ／ダウン・カウンタと、
前記アップ／ダウン・カウンタより出力されたディジタルの計数値をアナログの信号に変換するディジタル−アナログ変換器と、
直流電源に対して前記ＬＥＤと直列に接続され、前記ディジタル−アナログ変換器の出力信号に応じて動作するトランジスタと
を有するＬＥＤ駆動回路。
【請求項２】
直流電源に対してＬＥＤ（発光ダイオード）と直列に接続されたトランジスタを介して前記ＬＥＤにパルス波形のＬＥＤ駆動電流を注入して前記ＬＥＤをパルス点灯させるＬＥＤ駆動回路であって、
所望の周波数でクロックを生成する発振器と、
前記発振器からのクロックを入力し、前記ＬＥＤ駆動電流を立ち上げる時は前記クロックに応じてカウントアップ動作を行い、前記ＬＥＤ駆動電流を立ち下げる時は前記クロックに応じてカウントダウン動作を行うアップ／ダウン・カウンタと、
前記アップ／ダウン・カウンタより出力されたディジタルの計数値をアナログの信号に変換するディジタル−アナログ変換器と
を有し、
前記ディジタル−アナログ変換器の出力信号に基づいて前記トランジスタを制御するＬＥＤ駆動回路。
【請求項３】
前記ディジタル−アナログ変換器の出力端子と前記トランジスタの制御端子との間に接続されたバッファアンプを有する請求項１または請求項２に記載のＬＥＤ駆動回路。
【請求項４】
前記ＬＥＤ駆動電流に比例したモニタ電圧を生成するために前記直流電源に対して前記ＬＥＤと直列に抵抗が接続され、
前記バッファアンプが、前記モニタ電圧をフィードバック信号として入力し、前記モニタ電圧が前記ディジタル−アナログ変換器の出力信号の電圧に等しくなるように、前記トランジスタに対する制御信号を出力する請求項３に記載のＬＥＤ駆動回路。
【請求項５】
前記バッファアンプが、非反転入力端子が前記ディジタル−アナログ変換器の出力端子に接続され、反転入力端子が前記抵抗に接続され、出力端子が前記トランジスタの制御端子に接続される演算増幅器からなる請求項４に記載のＬＥＤ駆動回路。
【請求項６】
前記演算増幅器の前記出力端子と前記反転入力端子との間に接続される第１のスイッチと、
前記ＬＥＤ駆動電流を流している間は前記第１のスイッチをオフ状態に保持し、前記ＬＥＤ駆動電流の立ち下げを終えた時に前記第１のスイッチをオフ状態からオン状態に切り換える第１のスイッチ制御部と
を有する請求項５に記載のＬＥＤ駆動回路。
【請求項７】
前記第１のスイッチ制御部が、前記アップ／ダウン・カウンタより出力されたディジタルの計数値を解読する第１のデコーダを有し、前記計数値に応じて前記第１のスイッチの状態を切り換える請求項６に記載のＬＥＤ駆動回路。
【請求項８】
前記ディジタル−アナログ変換器の出力端子と前記トランジスタの制御端子との間に接続される第２のスイッチと、
前記ＬＥＤ駆動電流のピーク値を所望の値に制御するためのピーク値制御信号を出力するピーク値制御信号発生回路と、
前記ピーク値制御信号発生回路の出力端子と前記第２のスイッチの出力側のノードとの間に接続される第３のスイッチと、
前記アップ／ダウン・カウンタより出力されたディジタルの計数値を解読する第２のデコーダを有し、前記計数値が設定値よりも小さい時は前記第２のスイッチをオン状態に保持するとともに前記第３のスイッチをオフ状態に保持し、前記計数値が前記設定値以上になっている時は前記第２のスイッチをオフ状態に保持するとともに前記第３のスイッチをオン状態に保持する第２のスイッチ制御部と
を有する請求項１〜７のいずれか一項に記載のＬＥＤ駆動回路。
【請求項９】
前記ディジタル−アナログ変換器の出力信号の電圧波形を滑らかにするためのローパス・フィルタを有する請求項１〜８のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１０】
前記ＬＥＤ駆動電流の立ち上がりおよび立ち下がりのスルーレートを可変調整するためのスルーレート調整部を有する請求項１〜９のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１１】
前記スルーレート調整部が、前記発振器の発振周波数を可変調整するための手段を有する請求項１０に記載のＬＥＤ駆動回路。
【請求項１２】
前記スルーレート調整部が、前記発振器より生成されるクロックを所望の分周比で分周する分周器を有する請求項１０に記載のＬＥＤ駆動回路。
【請求項１３】
前記スルーレート調整部が、前記ディジタル−アナログ変換器の分解能を可変調整するための手段を有する請求項１０に記載のＬＥＤ駆動回路。
【請求項１４】
前記アップ／ダウン・カウンタは、前記計数値が予め設定された最大値に達した後は次のカウントダウン動作を開始するまでその最大計数値を保持し、前記計数値が予め設定された最小値に達した後は次のカウントアップ動作を開始するまでその最小計数値を保持する請求項１〜１３のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１５】
前記発振器からのクロックを入力し、所望のゲート時間の間だけ前記クロックを前記ディジタル−アナログ変換器側へ通すゲート回路を有する請求項１〜１４のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１６】
前記アップ／ダウン・カウンタのカウントアップ動作開始からカウントダウン動作終了までの時間を可変する請求項１〜１５のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１７】
前記ＬＥＤを一定の周期でパルス幅変調方式によりパルス点灯させる請求項１６に記載のＬＥＤ駆動回路。
【請求項１８】
ＬＥＤにパルス状の駆動電流を供給するために、ＬＥＤの電流路に直列に接続されて上記駆動電流の供給を制御するトランジスタの制御端子にパルス状の駆動電圧を供給する駆動回路であって、
上記トランジスタの駆動を指示する制御信号に応答して、第１の電圧値から第２の電圧値又は第２の電圧値から第１の電圧値に階段状に変化する電圧信号を生成する信号生成回路と、
上記電圧信号に基づいて上記トランジスタの制御端子に上記駆動電圧を供給する信号供給回路と
を有する駆動回路。
【請求項１９】
上記信号生成回路が、クロック信号に応答して順次に増加するカウント値又は順次に減少するカウント値を出力するカウンタと、上記カウント値に応じた電圧信号を生成する電圧発生器とを含み、
上記信号供給回路が、上記電圧信号と上記ＬＥＤの電流路からのフィードバック電圧とを受けて上記駆動電圧を上記トランジスタの制御端子に供給するバッファアンプを含む
請求項１８に記載の駆動回路。
【請求項２０】
上記信号供給回路が、上記バッファアンプの反転入力端子と出力端子との間に接続されたスイッチ素子を更に含み、
上記トランジスタを非導通状態とするときに上記スイッチ素子が導通状態とされる
請求項１９に記載の駆動回路。
【請求項２１】
上記信号生成回路と上記信号供給回路との間に配置されたローパス・フィルタを更に有する請求項１８乃至２０の何れかに記載の駆動回路。
【請求項１】
ＬＥＤ（発光ダイオード）にパルス波形のＬＥＤ駆動電流を注入して前記ＬＥＤをパルス点灯させるＬＥＤ駆動回路であって、
所望の周波数でクロックを生成する発振器と、
前記発振器からのクロックを入力し、前記ＬＥＤ駆動電流を立ち上げる時は前記クロックに応じてカウントアップ動作を行い、前記ＬＥＤ駆動電流を立ち下げる時は前記クロックに応じてカウントダウン動作を行うアップ／ダウン・カウンタと、
前記アップ／ダウン・カウンタより出力されたディジタルの計数値をアナログの信号に変換するディジタル−アナログ変換器と、
直流電源に対して前記ＬＥＤと直列に接続され、前記ディジタル−アナログ変換器の出力信号に応じて動作するトランジスタと
を有するＬＥＤ駆動回路。
【請求項２】
直流電源に対してＬＥＤ（発光ダイオード）と直列に接続されたトランジスタを介して前記ＬＥＤにパルス波形のＬＥＤ駆動電流を注入して前記ＬＥＤをパルス点灯させるＬＥＤ駆動回路であって、
所望の周波数でクロックを生成する発振器と、
前記発振器からのクロックを入力し、前記ＬＥＤ駆動電流を立ち上げる時は前記クロックに応じてカウントアップ動作を行い、前記ＬＥＤ駆動電流を立ち下げる時は前記クロックに応じてカウントダウン動作を行うアップ／ダウン・カウンタと、
前記アップ／ダウン・カウンタより出力されたディジタルの計数値をアナログの信号に変換するディジタル−アナログ変換器と
を有し、
前記ディジタル−アナログ変換器の出力信号に基づいて前記トランジスタを制御するＬＥＤ駆動回路。
【請求項３】
前記ディジタル−アナログ変換器の出力端子と前記トランジスタの制御端子との間に接続されたバッファアンプを有する請求項１または請求項２に記載のＬＥＤ駆動回路。
【請求項４】
前記ＬＥＤ駆動電流に比例したモニタ電圧を生成するために前記直流電源に対して前記ＬＥＤと直列に抵抗が接続され、
前記バッファアンプが、前記モニタ電圧をフィードバック信号として入力し、前記モニタ電圧が前記ディジタル−アナログ変換器の出力信号の電圧に等しくなるように、前記トランジスタに対する制御信号を出力する請求項３に記載のＬＥＤ駆動回路。
【請求項５】
前記バッファアンプが、非反転入力端子が前記ディジタル−アナログ変換器の出力端子に接続され、反転入力端子が前記抵抗に接続され、出力端子が前記トランジスタの制御端子に接続される演算増幅器からなる請求項４に記載のＬＥＤ駆動回路。
【請求項６】
前記演算増幅器の前記出力端子と前記反転入力端子との間に接続される第１のスイッチと、
前記ＬＥＤ駆動電流を流している間は前記第１のスイッチをオフ状態に保持し、前記ＬＥＤ駆動電流の立ち下げを終えた時に前記第１のスイッチをオフ状態からオン状態に切り換える第１のスイッチ制御部と
を有する請求項５に記載のＬＥＤ駆動回路。
【請求項７】
前記第１のスイッチ制御部が、前記アップ／ダウン・カウンタより出力されたディジタルの計数値を解読する第１のデコーダを有し、前記計数値に応じて前記第１のスイッチの状態を切り換える請求項６に記載のＬＥＤ駆動回路。
【請求項８】
前記ディジタル−アナログ変換器の出力端子と前記トランジスタの制御端子との間に接続される第２のスイッチと、
前記ＬＥＤ駆動電流のピーク値を所望の値に制御するためのピーク値制御信号を出力するピーク値制御信号発生回路と、
前記ピーク値制御信号発生回路の出力端子と前記第２のスイッチの出力側のノードとの間に接続される第３のスイッチと、
前記アップ／ダウン・カウンタより出力されたディジタルの計数値を解読する第２のデコーダを有し、前記計数値が設定値よりも小さい時は前記第２のスイッチをオン状態に保持するとともに前記第３のスイッチをオフ状態に保持し、前記計数値が前記設定値以上になっている時は前記第２のスイッチをオフ状態に保持するとともに前記第３のスイッチをオン状態に保持する第２のスイッチ制御部と
を有する請求項１〜７のいずれか一項に記載のＬＥＤ駆動回路。
【請求項９】
前記ディジタル−アナログ変換器の出力信号の電圧波形を滑らかにするためのローパス・フィルタを有する請求項１〜８のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１０】
前記ＬＥＤ駆動電流の立ち上がりおよび立ち下がりのスルーレートを可変調整するためのスルーレート調整部を有する請求項１〜９のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１１】
前記スルーレート調整部が、前記発振器の発振周波数を可変調整するための手段を有する請求項１０に記載のＬＥＤ駆動回路。
【請求項１２】
前記スルーレート調整部が、前記発振器より生成されるクロックを所望の分周比で分周する分周器を有する請求項１０に記載のＬＥＤ駆動回路。
【請求項１３】
前記スルーレート調整部が、前記ディジタル−アナログ変換器の分解能を可変調整するための手段を有する請求項１０に記載のＬＥＤ駆動回路。
【請求項１４】
前記アップ／ダウン・カウンタは、前記計数値が予め設定された最大値に達した後は次のカウントダウン動作を開始するまでその最大計数値を保持し、前記計数値が予め設定された最小値に達した後は次のカウントアップ動作を開始するまでその最小計数値を保持する請求項１〜１３のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１５】
前記発振器からのクロックを入力し、所望のゲート時間の間だけ前記クロックを前記ディジタル−アナログ変換器側へ通すゲート回路を有する請求項１〜１４のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１６】
前記アップ／ダウン・カウンタのカウントアップ動作開始からカウントダウン動作終了までの時間を可変する請求項１〜１５のいずれか一項に記載のＬＥＤ駆動回路。
【請求項１７】
前記ＬＥＤを一定の周期でパルス幅変調方式によりパルス点灯させる請求項１６に記載のＬＥＤ駆動回路。
【請求項１８】
ＬＥＤにパルス状の駆動電流を供給するために、ＬＥＤの電流路に直列に接続されて上記駆動電流の供給を制御するトランジスタの制御端子にパルス状の駆動電圧を供給する駆動回路であって、
上記トランジスタの駆動を指示する制御信号に応答して、第１の電圧値から第２の電圧値又は第２の電圧値から第１の電圧値に階段状に変化する電圧信号を生成する信号生成回路と、
上記電圧信号に基づいて上記トランジスタの制御端子に上記駆動電圧を供給する信号供給回路と
を有する駆動回路。
【請求項１９】
上記信号生成回路が、クロック信号に応答して順次に増加するカウント値又は順次に減少するカウント値を出力するカウンタと、上記カウント値に応じた電圧信号を生成する電圧発生器とを含み、
上記信号供給回路が、上記電圧信号と上記ＬＥＤの電流路からのフィードバック電圧とを受けて上記駆動電圧を上記トランジスタの制御端子に供給するバッファアンプを含む
請求項１８に記載の駆動回路。
【請求項２０】
上記信号供給回路が、上記バッファアンプの反転入力端子と出力端子との間に接続されたスイッチ素子を更に含み、
上記トランジスタを非導通状態とするときに上記スイッチ素子が導通状態とされる
請求項１９に記載の駆動回路。
【請求項２１】
上記信号生成回路と上記信号供給回路との間に配置されたローパス・フィルタを更に有する請求項１８乃至２０の何れかに記載の駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７Ａ】
【図１７Ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７Ａ】
【図１７Ｂ】
【公開番号】特開２００９−１３５１３８（Ｐ２００９−１３５１３８Ａ）
【公開日】平成２１年６月１８日（２００９．６．１８）
【国際特許分類】
【出願番号】特願２００７−３０７７１９（Ｐ２００７−３０７７１９）
【出願日】平成１９年１１月２８日（２００７．１１．２８）
【出願人】（３９００２０２４８）日本テキサス・インスツルメンツ株式会社 (219)
【Ｆターム（参考）】
【公開日】平成２１年６月１８日（２００９．６．１８）
【国際特許分類】
【出願日】平成１９年１１月２８日（２００７．１１．２８）
【出願人】（３９００２０２４８）日本テキサス・インスツルメンツ株式会社 (219)
【Ｆターム（参考）】
[ Back to top ]