ＵＰＣパラメータ設定機能を有するＡＴＭ加入者回線収容装置
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＵＰＣパラメータ設定機能を有するＡＴＭ加入者回線収容装置に関する。
【０００２】
【従来の技術】従来、ＵＰＣ（Ｕｓａｇｅ Ｐａｒａｍｅｔｅｒ Ｃｏｎｔｒｏｌ）パラメータの設定は、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）伝送網に加入者を収容する箇所において、加入者が契約値の範囲内で信号を伝送網側へ送出しているか監視し契約値を超えるトラヒックが網に流入した際に超えた分のＡＴＭセル信号を廃棄するＵＰＣ処理におけるパラメータ設定制御を、ＣＰＵがパラメータ記憶用レジスタに最大セル速度や平均セル速度等のパラメータを書き込むことで実現していた。ゆえに、パラメータが正しくレジスタに設定されているか否かをＣＰＵが定期的にチェックすることでＵＰＣ機能の信頼性を保っていた。
【０００３】図３は従来のＡＴＭ加入者回線収容装置の一例を示すブロック図である。ＣＰＵ１３は外部（上位制御回路）からの指示によりパラメータの読み書きを行う。ＵＰＣパラメータレジスタ１４はＣＰＵ１３から設定されるパラメータを保持しＵＰＣ処理部１２へパラメータ信号を出力する。ＡＴＭレイヤ終端部１１はＡＴＭ加入者回線信号を入力しＡＴＭセル同期検出を行う。ＵＰＣ処理部１２は加入者回線から入力されるＡＴＭセル流に対し加入者回線毎に設定された契約値以上のセルが流入していないかチェックし、違反したセルがあった場合そのセルを廃棄し、ＡＴＭ網内回線信号を出力する。
【０００４】ＵＰＣパラメータが正確に設定されていないと、加入者からの契約値以上の不正なトラヒック流入を阻止できず、ＡＴＭ網内で輻輳等の障害が発生し、他の正規な加入者回線へ影響を与える恐れがある。この為、ＵＰＣパラメータの正当性確認をＣＰＵ１３がＵＰＣパラメータレジスタ１４の設定値を定期的に読み出すことにより行う。もし、このチェックでパラメータ不正を検出したら、正しいパラメータをＣＰＵ１３がＵＰＣパラメータレジスタ１４へ再書き込みし、正しいパラメータによるＵＰＣ処理を実現する。
【０００５】
【発明が解決しようとする課題】上述したＵＰＣパラメータ設定手法は、ＣＰＵの定期的なパラメータ読み出しによりＵＰＣパラメータをチェックしているため、ＣＰＵに何らかの異常が発生した場合、レジスタに設定されているＵＰＣパラメータがどんな値になるか全く保証出来ない。また、ＣＰＵが正常に動作していてＵＰＣパラメータレジスタに異常が発生した場合、レジスタ異常をＣＰＵが検出するが、ＵＰＣパラメータレジスタのＵＰＣ処理部へのパラメータ信号出力を変更出来ない。ゆえに、異常発生時において、ＵＰＣ処理部の誤動作による過剰トラヒック流入でＡＴＭ網内における輻輳等の障害発生の可能性を排除出来ない。
【０００６】本発明の目的は、ＡＴＭ加入者回線収容装置のＵＰＣパラメータ設定部における制御ＣＰＵおよびＵＰＣパラメータレジスタに異常が発生した場合、確実にＡＴＭ網内へ障害波及を阻止することにある。
【０００７】
【課題を解決するための手段】本発明のＡＴＭ加入者回線収容装置は、ＡＴＭ加入者から送出されたＡＴＭ加入者回線信号に対しＡＴＭセル同期を含むＡＴＭレイヤ終端処理を行うＡＴＭレイヤ終端手段と；ＡＴＭ網に流入するトラヒックを制限するためのパラメータであるＵＰＣパラメータを記憶するパラメータ記憶手段と；前記パラメータ記憶手段に前記ＵＰＣパラメータとして第１のＵＰＣパラメータを設定するとともに前記パラメータ記憶手段から設定した前記第１のＵＰＣパラメータを読み出して前記パラメータ記憶手段の正常性を監視する制御手段と；前記制御手段からの制御信号により時間計測を再開始し予め定めた時間が経過した時に切替信号を出力する制限手段と；前記ＡＴＭ網への過剰トラヒック流入を回避するために予め定めた第２のＵＰＣパラメータを出力するパラメータ出力手段と；前記パラメータ記憶手段からの前記第１のＵＰＣパラメータと前記パラメータ出力手段からの前記第２のＵＰＣパラメータとを前記時限手段からの前記切替信号により選択的に出力する選択手段と；前記選択手段から出力される前記第１および第２のＵＰＣパラメータのいずれかに基づき前記ＡＴＭレイヤ終端手段からのＡＴＭセル信号に対し加入者回線毎にＵＰＣ処理を行うＵＰＣ処理手段とを備える。
【０００８】また、本発明のＡＴＭ加入者回線収容装置は、前記選択手段の出力のパリティビットが付加された前記第１および第２のＵＰＣパラメータのいずれかに基づいてパリティチェックを行い前記ＵＰＣ処理手段に出力する検査手段を含む。
【０００９】
【実施例】本発明について図面を参照して説明する。
【００１０】図１は本発明の一実施例を示すブロック図である。図１において、ＡＴＭレイヤ終端部１はＡＴＭ加入者回線信号を入力しＡＴＭセル同期検出行いＡＴＭセル信号を出力する。ＵＰＣ処理部２はＡＴＭレイヤ終端部１からＡＴＭセル信号、セレクタ６からパラメータ信号を入力し、ＵＰＣ処理を行いＡＴＭ網内回線信号を発生する。ＣＰＵ３は外部（上位制御回路）からＵＰＣパラメータ設定命令を受けＵＰＣパラメータレジスタ４に設定信号を出力しパラメータを書き込むのと、定期的にＵＰＣパラメータレジスタ４の設定値を読み出しその良否を判定し、かつ、タイマー７にリセットのための制御信号を出力する。タイマー７は一定時間以上ＣＰＵ３からリセット制御信号を受け取らないとセレクタ６に切替信号を出力する。セレクタ６はタイマー７からの切替信号によりＵＰＣパラメータレジスタ４からの設定値か安全値出力部の安全値かを選択しパラメータ信号としてＵＰＣ処理部２へ出力する。安全値出力部５はＡＴＭ加入者回線がＡＴＭ網内に影響を与えないトラヒック量となるようなＵＰＣパラメータ値を保持し、これを安全値としてセレクタ６に出力する。
【００１１】この構成において、通常、ＣＰＵ３が正常に動作している場合は、ＵＰＣパラメータレジスタ４の設定値が正しいかどうか、ＣＰＵ３がある周期毎にＵＰＣパラメータレジスタ４の内容を設定値読出信号として読み出しチェックする。チェック結果、何らかの原因で設定値が違った値に変化していればＣＰＵ３が正しいＵＰＣパラメータ設定値をＵＰＣパラメータレジスタ４へ再設定する。さらに、ＣＰＵ３はＵＰＣパラメータレジスタ４の設定値チェックの周期毎にタイマー７に対してリセット制御信号を出力し、その結果、タイマー７はリセットされる。タイマー７はＣＰＵ３からのリセット周期より長い経過時間を検出するが、ＣＰＵ３からリセットされると再び経過時間の測定を最初からやり直す。タイマー７は経過時間の測定途中にはセレクタ６に対しＵＰＣパラメータレジスタ４からの設定値をパラメータ信号として選択するような切替信号を出力する。ゆえに、ＣＰＵ３が正常であればＵＰＣ処理部２へ出力されるパラメータ信号は、常にＵＰＣパラメータレジスタ４から出力される設定値となる。ＣＰＵ３が正常に動作しなくなった場合、タイマー７へリセット制御信号が出力されなくなるので、タイマー７は経過時間を検出する。そうなるとタイマー７からセレクタ６に対し、安全値出力部５からの安全値をパラメータ信号として選択するような切替信号が出力される。この結果、ＵＰＣ処理部２にＵＰＣパラメータ信号として安全値が入力されるので、ＡＴＭ網内へ悪影響を与えるようなＵＰＣ処理部２の動作を回避出来る。
【００１２】一方、ＵＰＣパラメータレジスタ４に異常が発生した場合、ＣＰＵ３はＵＰＣパラメータレジスタ４の設定値チェックで、設定値を再設定しても設定値読出信号が設定値と一致しないことで異常を検出する。そして、タイマー７に対しＵＰＣパラメータレジスタ４の異常発生を通知する制御信号を出力する。ＣＰＵ３からＵＰＣパラメータレジスタ異常通知信号を受けたタイマー７は、セレクタ６に対し、安全値出力部５から安全値をパラメータ信号として選択するような切替信号を出力する。この結果、ＣＰＵ異常時と同様に、ＵＰＣ処理部２にＵＰＣパラメータ信号として安全値が入力されるので、ＡＴＭ網内へ悪影響を与えるようなＵＰＣ処理部２の動作を防止し異常なトラヒック流入を回避出来る。
【００１３】図２は本発明の別の実施例を示すブロック図である。図２では、セレクタ６とＵＰＣ処理部２との間に、パラメータ信号に対してパリティチェックを行うパリティ検査部９が設けられている。ＣＰＵ３がＵＰＣパラメータレジスタ４の異常を検出するまでに最大で、設定値チェック処理１周期分の検出時間がかかる。また、ＣＰＵ３に異常が発生しタイマー７が経過時間の経過を検出するまでに経過時間分の検出時間が掛かる。この検出時間の間、ＵＰＣ処理部２に与えられるパラメータ信号の正当性を保証出来ない。また、ＣＰＵ３およびＵＰＣパラメータレジスタ４が正常に動作している場合でも、ノイズ等によるパラメータ信号の単発的なエラー付加に対し、ＵＰＣ処理部２の正常動作を保証出来ないという問題がある。
【００１４】本実施例では、ＣＰＵ３がパリティビットを付加したＵＰＣパラメータ設定信号をＵＰＣパラメータレジスタ４に設定し、ＵＰＣパラメータレジスタ４がパリティビット付きの設定値をセレクタ６へ出力する。安全値出力部５から出力する安全値にもパリティビットを付加する。ゆえに、セレクタ６から出力されるパラメータ信号にパリティビットが付加されている。パリティ検査部９でパラメータ信号に対するパリティチェックを行い、この結果を検査信号としてＵＰＣ処理部２へ出力する。ＵＰＣ処理部２では、エラー有りの検査信号をパリティ検査部９から受信したとき、入力したパラメータ信号を使わずにエラー発生直前に受信したエラー無しのパラメータ信号を使ってＵＰＣ処理を継続するか、出力信号であるＡＴＭ網内回線信号の出力を一時停止することにより、上記パラメータ信号の正当性非保証の問題を回避し、ＡＴＭ網内へ悪影響を与えるようなＵＰＣ処理部２の動作を防止し異常なトラヒック流入を阻止出来る。
【００１５】
【発明の効果】以上説明したように、本発明によれば、制御手段とＵＰＣパラメータを記憶している記憶手段との少なくとも一方に異常が発生した際、安全なＵＰＣパラメータ値をＵＰＣ処理手段へ与えるため、ＡＴＭ網内への異常なトラヒック流入を阻止できる。また、ＵＰＣパラメータ信号に単発的なエラーが重加された場合でも、ＵＰＣパラメータ信号にパリティ検査を行い、その結果によりＵＰＣ処理手段がパラメータ信号の更新可否を決定するので、常に高信頼なＵＰＣ処理を行える。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の別の実施例を示すブロック図である。
【図３】従来例を示すブロック図である。
【符号の説明】
１ ＡＴＭレイヤ終端部
２ ＵＰＣ処理部
３ ＣＰＵ
４ ＵＰＣパラメータレジスタ
５ 安全値出力部
６ セレクタ
７ タイマー
８ ＵＰＣパラメータ設定部
９ パリティ検査部
【０００１】
【産業上の利用分野】本発明はＵＰＣパラメータ設定機能を有するＡＴＭ加入者回線収容装置に関する。
【０００２】
【従来の技術】従来、ＵＰＣ（Ｕｓａｇｅ Ｐａｒａｍｅｔｅｒ Ｃｏｎｔｒｏｌ）パラメータの設定は、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）伝送網に加入者を収容する箇所において、加入者が契約値の範囲内で信号を伝送網側へ送出しているか監視し契約値を超えるトラヒックが網に流入した際に超えた分のＡＴＭセル信号を廃棄するＵＰＣ処理におけるパラメータ設定制御を、ＣＰＵがパラメータ記憶用レジスタに最大セル速度や平均セル速度等のパラメータを書き込むことで実現していた。ゆえに、パラメータが正しくレジスタに設定されているか否かをＣＰＵが定期的にチェックすることでＵＰＣ機能の信頼性を保っていた。
【０００３】図３は従来のＡＴＭ加入者回線収容装置の一例を示すブロック図である。ＣＰＵ１３は外部（上位制御回路）からの指示によりパラメータの読み書きを行う。ＵＰＣパラメータレジスタ１４はＣＰＵ１３から設定されるパラメータを保持しＵＰＣ処理部１２へパラメータ信号を出力する。ＡＴＭレイヤ終端部１１はＡＴＭ加入者回線信号を入力しＡＴＭセル同期検出を行う。ＵＰＣ処理部１２は加入者回線から入力されるＡＴＭセル流に対し加入者回線毎に設定された契約値以上のセルが流入していないかチェックし、違反したセルがあった場合そのセルを廃棄し、ＡＴＭ網内回線信号を出力する。
【０００４】ＵＰＣパラメータが正確に設定されていないと、加入者からの契約値以上の不正なトラヒック流入を阻止できず、ＡＴＭ網内で輻輳等の障害が発生し、他の正規な加入者回線へ影響を与える恐れがある。この為、ＵＰＣパラメータの正当性確認をＣＰＵ１３がＵＰＣパラメータレジスタ１４の設定値を定期的に読み出すことにより行う。もし、このチェックでパラメータ不正を検出したら、正しいパラメータをＣＰＵ１３がＵＰＣパラメータレジスタ１４へ再書き込みし、正しいパラメータによるＵＰＣ処理を実現する。
【０００５】
【発明が解決しようとする課題】上述したＵＰＣパラメータ設定手法は、ＣＰＵの定期的なパラメータ読み出しによりＵＰＣパラメータをチェックしているため、ＣＰＵに何らかの異常が発生した場合、レジスタに設定されているＵＰＣパラメータがどんな値になるか全く保証出来ない。また、ＣＰＵが正常に動作していてＵＰＣパラメータレジスタに異常が発生した場合、レジスタ異常をＣＰＵが検出するが、ＵＰＣパラメータレジスタのＵＰＣ処理部へのパラメータ信号出力を変更出来ない。ゆえに、異常発生時において、ＵＰＣ処理部の誤動作による過剰トラヒック流入でＡＴＭ網内における輻輳等の障害発生の可能性を排除出来ない。
【０００６】本発明の目的は、ＡＴＭ加入者回線収容装置のＵＰＣパラメータ設定部における制御ＣＰＵおよびＵＰＣパラメータレジスタに異常が発生した場合、確実にＡＴＭ網内へ障害波及を阻止することにある。
【０００７】
【課題を解決するための手段】本発明のＡＴＭ加入者回線収容装置は、ＡＴＭ加入者から送出されたＡＴＭ加入者回線信号に対しＡＴＭセル同期を含むＡＴＭレイヤ終端処理を行うＡＴＭレイヤ終端手段と；ＡＴＭ網に流入するトラヒックを制限するためのパラメータであるＵＰＣパラメータを記憶するパラメータ記憶手段と；前記パラメータ記憶手段に前記ＵＰＣパラメータとして第１のＵＰＣパラメータを設定するとともに前記パラメータ記憶手段から設定した前記第１のＵＰＣパラメータを読み出して前記パラメータ記憶手段の正常性を監視する制御手段と；前記制御手段からの制御信号により時間計測を再開始し予め定めた時間が経過した時に切替信号を出力する制限手段と；前記ＡＴＭ網への過剰トラヒック流入を回避するために予め定めた第２のＵＰＣパラメータを出力するパラメータ出力手段と；前記パラメータ記憶手段からの前記第１のＵＰＣパラメータと前記パラメータ出力手段からの前記第２のＵＰＣパラメータとを前記時限手段からの前記切替信号により選択的に出力する選択手段と；前記選択手段から出力される前記第１および第２のＵＰＣパラメータのいずれかに基づき前記ＡＴＭレイヤ終端手段からのＡＴＭセル信号に対し加入者回線毎にＵＰＣ処理を行うＵＰＣ処理手段とを備える。
【０００８】また、本発明のＡＴＭ加入者回線収容装置は、前記選択手段の出力のパリティビットが付加された前記第１および第２のＵＰＣパラメータのいずれかに基づいてパリティチェックを行い前記ＵＰＣ処理手段に出力する検査手段を含む。
【０００９】
【実施例】本発明について図面を参照して説明する。
【００１０】図１は本発明の一実施例を示すブロック図である。図１において、ＡＴＭレイヤ終端部１はＡＴＭ加入者回線信号を入力しＡＴＭセル同期検出行いＡＴＭセル信号を出力する。ＵＰＣ処理部２はＡＴＭレイヤ終端部１からＡＴＭセル信号、セレクタ６からパラメータ信号を入力し、ＵＰＣ処理を行いＡＴＭ網内回線信号を発生する。ＣＰＵ３は外部（上位制御回路）からＵＰＣパラメータ設定命令を受けＵＰＣパラメータレジスタ４に設定信号を出力しパラメータを書き込むのと、定期的にＵＰＣパラメータレジスタ４の設定値を読み出しその良否を判定し、かつ、タイマー７にリセットのための制御信号を出力する。タイマー７は一定時間以上ＣＰＵ３からリセット制御信号を受け取らないとセレクタ６に切替信号を出力する。セレクタ６はタイマー７からの切替信号によりＵＰＣパラメータレジスタ４からの設定値か安全値出力部の安全値かを選択しパラメータ信号としてＵＰＣ処理部２へ出力する。安全値出力部５はＡＴＭ加入者回線がＡＴＭ網内に影響を与えないトラヒック量となるようなＵＰＣパラメータ値を保持し、これを安全値としてセレクタ６に出力する。
【００１１】この構成において、通常、ＣＰＵ３が正常に動作している場合は、ＵＰＣパラメータレジスタ４の設定値が正しいかどうか、ＣＰＵ３がある周期毎にＵＰＣパラメータレジスタ４の内容を設定値読出信号として読み出しチェックする。チェック結果、何らかの原因で設定値が違った値に変化していればＣＰＵ３が正しいＵＰＣパラメータ設定値をＵＰＣパラメータレジスタ４へ再設定する。さらに、ＣＰＵ３はＵＰＣパラメータレジスタ４の設定値チェックの周期毎にタイマー７に対してリセット制御信号を出力し、その結果、タイマー７はリセットされる。タイマー７はＣＰＵ３からのリセット周期より長い経過時間を検出するが、ＣＰＵ３からリセットされると再び経過時間の測定を最初からやり直す。タイマー７は経過時間の測定途中にはセレクタ６に対しＵＰＣパラメータレジスタ４からの設定値をパラメータ信号として選択するような切替信号を出力する。ゆえに、ＣＰＵ３が正常であればＵＰＣ処理部２へ出力されるパラメータ信号は、常にＵＰＣパラメータレジスタ４から出力される設定値となる。ＣＰＵ３が正常に動作しなくなった場合、タイマー７へリセット制御信号が出力されなくなるので、タイマー７は経過時間を検出する。そうなるとタイマー７からセレクタ６に対し、安全値出力部５からの安全値をパラメータ信号として選択するような切替信号が出力される。この結果、ＵＰＣ処理部２にＵＰＣパラメータ信号として安全値が入力されるので、ＡＴＭ網内へ悪影響を与えるようなＵＰＣ処理部２の動作を回避出来る。
【００１２】一方、ＵＰＣパラメータレジスタ４に異常が発生した場合、ＣＰＵ３はＵＰＣパラメータレジスタ４の設定値チェックで、設定値を再設定しても設定値読出信号が設定値と一致しないことで異常を検出する。そして、タイマー７に対しＵＰＣパラメータレジスタ４の異常発生を通知する制御信号を出力する。ＣＰＵ３からＵＰＣパラメータレジスタ異常通知信号を受けたタイマー７は、セレクタ６に対し、安全値出力部５から安全値をパラメータ信号として選択するような切替信号を出力する。この結果、ＣＰＵ異常時と同様に、ＵＰＣ処理部２にＵＰＣパラメータ信号として安全値が入力されるので、ＡＴＭ網内へ悪影響を与えるようなＵＰＣ処理部２の動作を防止し異常なトラヒック流入を回避出来る。
【００１３】図２は本発明の別の実施例を示すブロック図である。図２では、セレクタ６とＵＰＣ処理部２との間に、パラメータ信号に対してパリティチェックを行うパリティ検査部９が設けられている。ＣＰＵ３がＵＰＣパラメータレジスタ４の異常を検出するまでに最大で、設定値チェック処理１周期分の検出時間がかかる。また、ＣＰＵ３に異常が発生しタイマー７が経過時間の経過を検出するまでに経過時間分の検出時間が掛かる。この検出時間の間、ＵＰＣ処理部２に与えられるパラメータ信号の正当性を保証出来ない。また、ＣＰＵ３およびＵＰＣパラメータレジスタ４が正常に動作している場合でも、ノイズ等によるパラメータ信号の単発的なエラー付加に対し、ＵＰＣ処理部２の正常動作を保証出来ないという問題がある。
【００１４】本実施例では、ＣＰＵ３がパリティビットを付加したＵＰＣパラメータ設定信号をＵＰＣパラメータレジスタ４に設定し、ＵＰＣパラメータレジスタ４がパリティビット付きの設定値をセレクタ６へ出力する。安全値出力部５から出力する安全値にもパリティビットを付加する。ゆえに、セレクタ６から出力されるパラメータ信号にパリティビットが付加されている。パリティ検査部９でパラメータ信号に対するパリティチェックを行い、この結果を検査信号としてＵＰＣ処理部２へ出力する。ＵＰＣ処理部２では、エラー有りの検査信号をパリティ検査部９から受信したとき、入力したパラメータ信号を使わずにエラー発生直前に受信したエラー無しのパラメータ信号を使ってＵＰＣ処理を継続するか、出力信号であるＡＴＭ網内回線信号の出力を一時停止することにより、上記パラメータ信号の正当性非保証の問題を回避し、ＡＴＭ網内へ悪影響を与えるようなＵＰＣ処理部２の動作を防止し異常なトラヒック流入を阻止出来る。
【００１５】
【発明の効果】以上説明したように、本発明によれば、制御手段とＵＰＣパラメータを記憶している記憶手段との少なくとも一方に異常が発生した際、安全なＵＰＣパラメータ値をＵＰＣ処理手段へ与えるため、ＡＴＭ網内への異常なトラヒック流入を阻止できる。また、ＵＰＣパラメータ信号に単発的なエラーが重加された場合でも、ＵＰＣパラメータ信号にパリティ検査を行い、その結果によりＵＰＣ処理手段がパラメータ信号の更新可否を決定するので、常に高信頼なＵＰＣ処理を行える。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の別の実施例を示すブロック図である。
【図３】従来例を示すブロック図である。
【符号の説明】
１ ＡＴＭレイヤ終端部
２ ＵＰＣ処理部
３ ＣＰＵ
４ ＵＰＣパラメータレジスタ
５ 安全値出力部
６ セレクタ
７ タイマー
８ ＵＰＣパラメータ設定部
９ パリティ検査部
【特許請求の範囲】
【請求項１】 ＡＴＭ加入者から送出されたＡＴＭ加入者回線信号に対しＡＴＭセル同期を含むＡＴＭレイヤ終端処理を行うＡＴＭレイヤ終端手段と；ＡＴＭ網に流入するトラヒックを制限するためのパラメータであるＵＰＣパラメータを記憶するパラメータ記憶手段と；前記パラメータ記憶手段に前記ＵＰＣパラメータとして第１のＵＰＣパラメータを設定するとともに前記パラメータ記憶手段から設定した前記第１のＵＰＣパラメータを読み出して前記パラメータ記憶手段の正常性を監視する制御手段と；前記制御手段からの制御信号により時間計測を再開始し予め定めた時間が経過した時に切替信号を出力する制限手段と；前記ＡＴＭ網への過剰トラヒック流入を回避するために予め定めた第２のＵＰＣパラメータを出力するパラメータ出力手段と；前記パラメータ記憶手段からの前記第１のＵＰＣパラメータと前記パラメータ出力手段からの前記第２のＵＰＣパラメータとを前記時限手段からの前記切替信号により選択的に出力する選択手段と；前記選択手段から出力される前記第１および第２のＵＰＣパラメータのいずれかに基づき前記ＡＴＭレイヤ終端手段からのＡＴＭセル信号に対し加入者回線毎にＵＰＣ処理を行うＵＰＣ処理手段と；を備えることを特徴とするＵＰＣパラメータ設定機能を有するＡＴＭ加入者回線収容装置。
【請求項２】 前記選択手段の出力のパリティビットが付加された前記第１および第２のＵＰＣパラメータのいずれかに基づいてパリティチェックを行い前記ＵＰＣ処理手段に出力する検査手段を含むことを特徴とする請求項１記載のＵＰＣパラメータ設定機能を有するＡＴＭ加入者回線収容装置。
【請求項１】 ＡＴＭ加入者から送出されたＡＴＭ加入者回線信号に対しＡＴＭセル同期を含むＡＴＭレイヤ終端処理を行うＡＴＭレイヤ終端手段と；ＡＴＭ網に流入するトラヒックを制限するためのパラメータであるＵＰＣパラメータを記憶するパラメータ記憶手段と；前記パラメータ記憶手段に前記ＵＰＣパラメータとして第１のＵＰＣパラメータを設定するとともに前記パラメータ記憶手段から設定した前記第１のＵＰＣパラメータを読み出して前記パラメータ記憶手段の正常性を監視する制御手段と；前記制御手段からの制御信号により時間計測を再開始し予め定めた時間が経過した時に切替信号を出力する制限手段と；前記ＡＴＭ網への過剰トラヒック流入を回避するために予め定めた第２のＵＰＣパラメータを出力するパラメータ出力手段と；前記パラメータ記憶手段からの前記第１のＵＰＣパラメータと前記パラメータ出力手段からの前記第２のＵＰＣパラメータとを前記時限手段からの前記切替信号により選択的に出力する選択手段と；前記選択手段から出力される前記第１および第２のＵＰＣパラメータのいずれかに基づき前記ＡＴＭレイヤ終端手段からのＡＴＭセル信号に対し加入者回線毎にＵＰＣ処理を行うＵＰＣ処理手段と；を備えることを特徴とするＵＰＣパラメータ設定機能を有するＡＴＭ加入者回線収容装置。
【請求項２】 前記選択手段の出力のパリティビットが付加された前記第１および第２のＵＰＣパラメータのいずれかに基づいてパリティチェックを行い前記ＵＰＣ処理手段に出力する検査手段を含むことを特徴とする請求項１記載のＵＰＣパラメータ設定機能を有するＡＴＭ加入者回線収容装置。
【図１】
【図３】
【図２】
【図３】
【図２】
【特許番号】第２７８８８６６号
【登録日】平成１０年（１９９８）６月５日
【発行日】平成１０年（１９９８）８月２０日
【国際特許分類】
【出願番号】特願平７−６９２２１
【出願日】平成７年（１９９５）３月２８日
【公開番号】特開平８−２６５３３９
【公開日】平成８年（１９９６）１０月１１日
【審査請求日】平成７年（１９９５）３月２８日
【出願人】（０００１６１２５３）宮城日本電気株式会社 (7)
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【参考文献】
【文献】特開 平６−６２０３７（ＪＰ，Ａ）
【文献】特開 平５−１１０５８５（ＪＰ，Ａ）
【登録日】平成１０年（１９９８）６月５日
【発行日】平成１０年（１９９８）８月２０日
【国際特許分類】
【出願日】平成７年（１９９５）３月２８日
【公開番号】特開平８−２６５３３９
【公開日】平成８年（１９９６）１０月１１日
【審査請求日】平成７年（１９９５）３月２８日
【出願人】（０００１６１２５３）宮城日本電気株式会社 (7)
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【参考文献】
【文献】特開 平６−６２０３７（ＪＰ，Ａ）
【文献】特開 平５−１１０５８５（ＪＰ，Ａ）
[ Back to top ]