【課題】 供給する電力の電圧が低い電源と、前記電力を負荷回路が動作できる昇圧電力に変換する昇圧回路と、前記昇圧電力で動作する負荷回路を有する小型な電子機器を提供する。
【解決手段】 電源の電力で起動する第１の昇圧回路と、第１の昇圧電力で起動する第２の昇圧回路と、第２の昇圧電力で動作する負荷回路と、第１の昇圧電力を充電するキャパシタと、キャパシタの電圧を検出する電圧検出回路と、電圧検出信号で制御されるスイッチ素子を有し、電圧検出回路がキャパシタの電圧を所定電圧以上であると判断した場合に、スイッチ素子をオンしてキャパシタの蓄電電力で第２の昇圧回路を起動する構成とした。 （もっと読む）

【課題】 微小流路中で生化学的な分析や反応を行うマイクロ流体装置において、センシング部を流れる流体試料の微小流路断面方向での速度分布のむらを小さくする。
【解決手段】 微小流路中で生化学的な分析や反応を行うマイクロ流体装置内のセンシング部において、流れる流体試料の速度分布むらを解消する速度分布むら解消手段、具体的には前記流体試料が流れる経路中の一部または全部に、前記流体試料の流れに対して抵抗を与えるような凸形状の仕切り部材、即ち、障害物を配置して、微小流路断面方向における流体試料流れの速度分布むらを小さくするように構成した。 （もっと読む）

【課題】 高性能かつ小面積でコスト高とならない、付加価値の高いバイポーラトランジスタをＣＭＯＳ工程に容易に付加して形成することが可能となる半導体装置の製造方法を提供する。
【解決手段】 ウェル上に形成した厚いＬｏｃｏｓ酸化膜の一部をエミッタＰ＋領域形成用のマスクを用いて除去し、その後、この酸化膜が除去された第２のシリコン表面に、Ｐ＋不純物をイオン注入し、Ｐ＋エミッタ領域をシリコンの深い位置に形成することとした。 （もっと読む）

【課題】 時計用回路基板の製造に用いられるテープ状フレキシブル回路元基板の素材コストを低減すること。
【解決手段】 テープ状フレキシブル回路元基板１０には、回路パターン部１２Ｌ，１２Ｒと共用の部品配置孔１４とを有する回路基板形成部１１Ｌ，１１Ｒが長手方向に左右２列に整然と形成されている。隣り合う左右の回路基板形成部１１Ｌ，１１Ｒは、相互に点対称の配置関係にあり、その中間に共用の部品配置孔１４が形成されている。 （もっと読む）

【課題】電源投入後のセット信号がラッチ回路１０７に入力されるまでの初期期間においても、誤動作をしない遅延回路月電圧検出回路を提供する。
【解決手段】 電源投入直後の初期期間に、ラッチ回路の出力電圧を”Ｌｏ”レベルに固定するための出力固定回路を設けた。さらに、ラッチ回路の出力電圧を、セット信号発生時より長く固定し、リセット信号発生時より早く開放する出力固定回路とした。 （もっと読む）

【課題】 シート材の幅方向の中心線に対して感熱性粘着層を非対称に熱活性化する際に、シート材が斜行して搬送されることを防止する。
【解決手段】 シート材３の感熱性粘着層を熱活性化するための熱活性化ヘッド１１と、この熱活性化ヘッド１１に圧接されてシート材３を保持して搬送するためのプラテンローラ１２と、熱活性化ヘッド１１に対してシート材３の搬送方向の上流側に位置して設けられシート材３を搬送する一対の搬送ローラ１４ａ，１４ｂとを備える。一対の搬送ローラ１４ａ，１４ｂによるシート材３の保持力は、プラテンローラ１２と熱活性化ヘッド１１によるシート材３の保持力よりも大きくされている。 （もっと読む）

【課題】 バッテリー保護回路において、２種類以上の異常検出機能の遅延時間を発生する遅延回路を、回路規模を大きくせずに実現したバッテリー保護回路を提供すること。
【解決手段】 遅延回路の周波数カウンターのカウンター段において、遅延時間が短いほうのカウント分をリセットして、それを次段に繰り上げるような制御回路を追加することにより、回路規模を大きくせずにコストアップを抑えた遅延回路を有するバッテリー保護回路。 （もっと読む）

【課題】 回転ベゼル及びセンサを備えつつサイズが大きくなるのが最低限に抑えられ得る腕装着型電子機器を提供すること
【解決手段】 腕装着型電子機器１は、中央部に表示領域Ｄを備えた環状のケース１０と、該ケース１０の表示領域のまわりでＡ方向に回転可能に該ケース１０に装着され、周方向Ａの一箇所に窓３６を備えた回転ベゼル３０と、ケース１０のうち、回転ベゼル３０の窓３６の回転軌道に沿い且つ該回転ベゼル３０の背後に位置する部位に配設されたセンサ７０であって、窓３６が該センサ７０に対面する回転位置を採る際に該窓３６の前面に載置される被検体Ｆの状態を感知するもの７０とを有する。 （もっと読む）

【課題】 素子面積を増大させずにオン抵抗の低減を実現した横型MOSFETにおいて、更にオン抵抗を低減させる。
【解決手段】 トレンチ構造を用いることで素子面積を増大させずにチャネル幅を増大させ、オン抵抗の低減を実現した横型トレンチMOSFETにおいて、トレンチ008の両端付近に多方向イオン注入によりソース層004およびドレイン層005を形成する。このような構成にすることでソース層004およびドレイン層005がトレンチ008より深く形成され、電子がチャネル全域に広がって流れ、実効的なL長も短くなることで更なるオン抵抗の低減化が実現できる。 （もっと読む）

【課題】 低消費電流で応答性のよいボルテージレギュレータを提供すること
【解決手段】 本発明の過渡応答改善回路は、電源電圧を検出する検出部を設け、電源電圧の変動を検出して電圧増幅回路の動作電流を制御することによって、低消費電流で応答性のよいボルテージレギュレータを提供する。 （もっと読む）