１つまたは複数のシステム構成要素に供給される電源電圧のレベルを監視することによって電源の完全性を監視するシステムと方法が提供される。ここで説明する方法は、電源レベルがしきい値レベルに達した後、ステータス・レジスタ内のビットをセットするステップと、電源レベルがしきい値レベルより低下したかどうかを判断するために、ビットの状態を監視するステップとを含む。たとえば、方法は、ビットの状態がセットされたビットからクリアされたビットに変化する場合、電源レベルがしきい値レベルより低下したと判断する。さらに、ここで説明するシステムと方法は、電源関係の事象についての追加のリソース／情報をもたらすことによって、電源異常の発生を検出するために用いることができる。
（もっと読む）

非線形応答ピクセルを用いた、画像センサにおける照明フリッカ検出のための方法及び装置。 （もっと読む）

ワイヤレス装置は、通信ポートを有するモジュールと、通信ポートに対して電気的に結合され、複数の折返しを有するアンテナと、を有する。アンテナは、接地平面に対して接続されるシャントスタブと、複数の折返し又はウィッグルを有する放射部分とを有し、優れた電気的性能を最小限の寸法を有して達成し得る。

（もっと読む）

ワンタイムプログラマブル（ＯＴＰ）ラッチ回路は、論理値を不揮発性様態で記憶することが可能な単一のＯＴＰデバイスまたは、冗長性が要求される場合に２つのＯＴＰデバイスだけを含むことができる。ラッチ部は、１つのＯＴＰデバイスに従って引出された電流と、ＯＴＰデバイスによらずに生成されたリファレンス電流との比較に基づきデータ値をラッチすることができる。ＯＴＰデバイスはゲート酸化膜アンチヒューズ（ＧＯＡＦ）デバイスを含むことができる。
（もっと読む）

プレチャージ状態と、読取り状態と、書込み状態とを有するメモリデバイスのメモリ動作を行う方法を開示する。この方法は、リフレッシュタイマが満了しており、かつメモリデバイスがプレチャージ状態にある場合に、メモリデバイスをリフレッシュするステップを含む。この方法はさらに、メモリデバイスが、所定の時間読取り状態にある場合に、プレチャージ状態に入り、メモリデバイスをリフレッシュし、かつ読取り状態に戻るステップを含む。メモリデバイスは、メモリデバイスが読取り状態から書込み状態へ移行しつつあり、かつリフレッシュタイマが満了している場合にリフレッシュされる。
（もっと読む）

プラズマによりパターン形成された窒化層を形成するために窒化層をエッチングすることからなる半導体構造体を製造する方法。窒化層は半導体の基板上にあり、フォトレジスト層は窒化層上にあり、プラズマは、少なくとも圧力１０ミリトルでＣＦ₄及びＣＨＦ₃のガス混合物から形成される。 （もっと読む）

回路の電源バス（４２）又は接地バス（４４）に沿って配置された電流制限器（４６、４８）を含むＣＭＯＳ回路（４０）が提供される。電流制限器（４６、４８）は、ＣＭＯＳ回路（４０）のラッチアップを阻止するように構成される。より具体的には、電流制限器（４６、４８）は、寄生ｐｎｐｎダイオード構造体の接合を逆バイアスに維持するように構成される。回路の電源バスに沿って配置された電流制限器を含まない第１のＣＭＯＳ回路内に配置されたｐｎｐｎダイオードの電流−電圧プロットを生成する段階を含む方法も提供される。更に、本方法は、第２のＣＭＯＳ回路を通る電流が保持電流レベルを超えないように、電流−電圧プロットから保持電流レベルを求めて、第１のＣＭＯＳ回路と同様の設計仕様を有する第２のＣＭＯＳ回路の電源バスに沿って配置するように電流制限器の大きさを定める段階とを含む。 （もっと読む）

半導体構造体を作製する方法は、基板上に酸化物層を形成する段階と、酸化物層上に窒化ケイ素層を形成する段階と、各層をＮＯ中でアニールする段階と、各層をアンモニア中でアニールする段階とを含む。酸化物層と窒化ケイ素層とを併せた等価酸化膜厚は、最大２５オングストロームである。 （もっと読む）