【課題】高降伏電圧を持つＧａＮ系スイッチング素子を構成できるマイクロエレクトロニクス素子構造を提供すること。
【解決手段】この発明のマイクロエレクトロニクス素子構造は、
（ａ） 約１×１０¹⁶／ｃｍ³以下のドーパント濃度を持つ第１のＧａＮ層と、
（ｂ） 上記第１のＧａＮ層上に重なる第２の伝導性ＧａＮ層と、
（ｃ） 上記第２の伝導性ＧａＮ層上に重なり、かつ約１×１０¹⁶／ｃｍ³以下のドーパント濃度で少なくとも約２．５μｍの厚さを持つ第３のＧａＮ層と、
（ｄ） 上記第３のＧａＮ層の上方の、そのＧａＮ層と金属対半導体接合を形成する少なくとも一つの金属コンタクトと
を備える。 （もっと読む）

【課題】ＳｉＣの多くの利点が失われず、静的な動作損失が膨大に増加することがないジャンクション・バリア・ショットキ・ダイオードおよびその製造方法を提供すること。
【解決手段】価電子帯と伝導帯との間に２ｅＶを超えるエネルギーギャップを有する半導体材料のジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御する方法は、このダイオードの製造中に、意図された使用に適合するダイオードの特性の温度依存性を得るように、ダイオードのグリッド部のオン状態抵抗を調節することを含む。 （もっと読む）

【課題】優れた表面品質をＧａ側にて有するＡｌ_ｘＧａ_ｙＩｎ_ｚＮ半導体ウェーハおよびそのようなウェーハの製造方法を実現する。
【解決手段】ウェーハのＧａ側における１０×１０μｍ^２面積内で１ｎｍ未満の根二乗平均表面粗さを特徴とする、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（式中、０＜ｙ≦１およびｘ＋ｙ＋ｚ＝１）を含む高品質ウェーハ。このようなウェーハは、例えばシリカまたはアルミナなどの研磨粒子と酸または塩基とを含む化学的機械研磨（ＣＭＰ）スラリーを用いて、そのＧａ側にてＣＭＰに付される。このような高品質Ａｌ_ｘＧａ_ｙＩｎ_ｚＮウェーハの製造方法はラッピング工程、機械研磨工程、およびその表面品質を更に高めるための熱アニールまたは化学エッチングによるウェーハの内部応力を低下させる工程を含んでよい。このＣＭＰ方法はＡｌ_ｘＧａ_ｙＩｎ_ｚＮウェーハのＧａ側における結晶欠陥を強調するために有用に適用される。 （もっと読む）

【課題】優れた表面品質をＧａ側にて有するＡｌ_ｘＧａ_ｙＩｎ_ｚＮ半導体ウェーハおよびそのようなウェーハの製造方法を実現する。
【解決手段】ウェーハのＧａ側における１０×１０μｍ^２面積内で１ｎｍ未満の根二乗平均表面粗さを特徴とする、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（式中、０＜ｙ≦１およびｘ＋ｙ＋ｚ＝１）を含む高品質ウェーハ。このようなウェーハは、例えばシリカまたはアルミナなどの研磨粒子と酸または塩基とを含む化学的機械研磨（ＣＭＰ）スラリーを用いて、そのＧａ側にてＣＭＰに付される。このような高品質Ａｌ_ｘＧａ_ｙＩｎ_ｚＮウェーハの製造方法はラッピング工程、機械研磨工程、およびその表面品質を更に高めるための熱アニールまたは化学エッチングによるウェーハの内部応力を低下させる工程を含んでよい。このＣＭＰ方法はＡｌ_ｘＧａ_ｙＩｎ_ｚＮウェーハのＧａ側における結晶欠陥を強調するために有用に適用される。 （もっと読む）

【課題】スペーサ層の使用を不要にし、しかも低い転移密度を有するＡｌＩｎＧａＮ系の電子または光電子デバイスを提供する。
【解決手段】ＡｌＩｎＧａＮ合金層３は窒化物基板２上にエピタキシャル成長により製膜される。そして上記ＡｌＩｎＧａＮ合金層３はその成長の土台であった前記窒化物基板２から分離される。この結果得られる電子または光電子デバイス構造体は、高い品質のエピタキシャル層及び低い転移密度を有する基板となる。 （もっと読む）

【課題】素子が制御しなければならない高電圧からゲート酸化物を保護した信頼性の高いＭＯＳＦＥＴを提供する。
【解決手段】自己整合の炭化シリコンパワー金属酸化物半導体電界効果トランジスタは、第１層に形成されたトレンチを含み、トレンチ内には、ベース領域と、続いてソース領域がエピタキシャル成長され、トレンチの中央領域で、ソース領域を通ってベース領域の中までウインドウが形成され、ソースコンタクトは、ベース領域およびソース領域にコンタクトするようにウインドウ内に形成され、ゲート酸化層は、トレンチの周辺領域のソース領域とベース領域の上および第１層の表面上に形成され、ゲート電極は、トレンチの周辺領域のベース領域の上方に形成され、ドレイン電極は、第１層の第２表面の上に形成される。 （もっと読む）

【課題】高い耐電圧と低いオン電圧を有し、信頼性の高い半導体装置を実現する。
【解決手段】エピタキシャルで形成した電荷注入用のｐ層と，逆バイアス時に電界を緩和するメサ構造部及びイオン打ち込みで形成したＪＴＥの両方を備え、無機物膜で構成するパッシベーション膜のコーナー部から最短距離にあるメサ斜面及びメサ底面がｐ層であることを特徴とする半導体装置において，メサ角度及びメサ底面に形成したｐ層の不純物濃度を所定の範囲内にし，さらに少なくともメサコーナー部のパッシベーション膜を０．５μｍ以上の厚さにする。 （もっと読む）

第１主表面と、第１主表面に対向した第２主表面とを有する、高熱伝導性の基板を含むディンプル基板およびその製造方法。活性エピタキシャル層が、基板の第１主表面の上に形成される。ディンプルが、第２主表面から基板中を第１主表面に向かって延びるように形成される。低抵抗材料からなる電気コンタクトが、第２主表面の上とディンプルの中に形成される。低抵抗で低損失のバックコンタクトがこのように、基板を効果的なヒートシンクとして維持しながら形成される。
（もっと読む）