【課題】 パッケージ構造とその製造方法を提供する。
【解決手段】 パッケージ構造は、端子201と、基板200上のチップ101と、アクティブ表面105を有し、そのアクティブ表面105は中心領域部105aと周囲領域部105bとを有するチップ101と、上部に電極103を有する周囲領域部105bと、チップ101を覆い電極103を露出させてパターンを有するカバー・プレート110と、電極103と端子201を電気的に接続する導電材料220と、端子201と導電材料220および電極103とを覆う封止部材240とを有しているが、封止部材240はチップ101の中心領域部105aを覆うカバー・プレート110を露出させた状態にしている。 （もっと読む）

【課題】 後続するコンタクト・ホール工程で使用される層間絶縁（ILD）エッチング停止層を有する高電圧用トランジスタ・デバイスを提供する。
【解決手段】 エッチング停止層は、１０Ω−ｃｍより大きい抵抗を有する高抵抗膜である。この結果、ゲート部において５Vより大きい高電圧を駆動する場合のリークを防止し、破壊電圧は向上する。高電圧用デバイスの製造方法は、現在の低電圧デバイスの製造工程と中電圧デバイスの製造工程と混載可能である。 （もっと読む）

【課題】デバイス性能を向上させるだけでなく、製造工程を簡素化する新しいデバイス構造とダブルゲートデバイス形成工程を提供する。
【解決手段】ダブルゲートデバイスの形成方法において、約３０ｎｍ未満の厚さを有している埋込絶縁層１４が第１基板上１２に形成される。第２基板は埋込絶縁層上に形成される。パッド層は第２基板を覆うように形成される。マスク層はパッド層を覆うように形成される。第１溝は、パッド層，第２基板，埋込絶縁層を貫いて、基板12内に延びるように形成される。第１溝は、第１分離部２６で充填される。第２溝は、第１分離部２６内に形成され、導電材料で充填される。ＭＯＳ型トランジスタは第２基板上に形成される。下部ゲート５０は、埋込絶縁層の下に形成され、第２基板上に形成された上部ゲート３６に対して自己整合される。 （もっと読む）

【課題】同一絶縁パッケージにおける、多種動作電圧装置を設置する構造とその製造方法を提供する。
【解決手段】多種動作電圧を有する第一の回路204と第二の回路206とを絶縁する半導体構造は、半導体基板208上の第一の回路204と第二の回路206を囲む第一の絶縁リング210を有する。第一の回路204と第二の回路206の下部に連続的に伸びる埋込層202が、半導体基板208上に形成される構造において、埋込層は202は、半導体基板のバックサイド・バイアスから第一の回路204と第二の回路206を絶縁する絶縁リング210と連結している。絶縁層230が、埋込層202と、第一の回路204と第二の回路206のデバイスがその上部に形成されるウェル領域214，218，222，226との間に介在する構造において、イオン増強絶縁層230が、埋込層202の不純物と異なった極性の不純物でドープされる。 （もっと読む）

【課題】 ハイパフォーマンスメタライゼーションキャップ層を提供する。
【解決手段】 非導電性のキャップ層を有する半導体デバイス１００の、第一金属成分からなる非導電性のキャップ層１１２は、導電線と導電線間の絶縁材料上の、第一窒化金属、第一酸化金属、或いは、酸窒化金属からなる。界面領域１１４は、導電線の上表面上に形成され、界面領域１１４は、キャップ層の金属成分を含む。キャップ層１１２は、導電線中の導電材料が、近接する絶縁材料層中に移動、或いは、拡散するのを防止する。キャップ層１１２は、エッチ停止層としても機能する。
（もっと読む）

【課題】
＜100＞方向に設定されたトランジスタを備える半導体・オン・インシュレータデバイスを提供する。
【解決手段】
半導体・オン・インシュレータデバイスは、絶縁層４０上に位置する結晶方位が＜100＞のシリコン活性層３０ａ〜３０ｄを含む。絶縁層４０は、結晶方位が＜110＞の基板１０上に位置している。シリコン活性層３０ａ〜３０ｃ上には、＜100＞方向に設定されたトランジスタ１６，１８が形成される。
（もっと読む）

【課題】
低および高電圧トランジスタを備える半導体デバイスのための方法および装置を提供する。
【解決手段】
基板は、互いに分けられた低電圧および高電圧領域を備えている。絶縁体を含む分離領域が形成され、このうちには、高電圧領域内におけるウェルのうちの１つに形成される少なくとも１の分離領域も含まれる。高電圧素子領域における活性領域から分離領域の遷移角度は所定の角度よりも大きく、一部実施形態において、それは垂直線に対して４０度よりも大きい。一部実施形態において分離領域は、浅いトレンチ分離技術によって形成される。別な実施形態において分離領域は、シリコンの選択酸化技術によって形成されたフィールド酸化膜により作られる。
（もっと読む）

【課題】
疎密のパターンを備える半導体デバイス１００のリソグラフィー技術を改善する方法を提供する。
【解決手段】
スキャッタリング・バー１０８aおよび１０８bを孤立した導線１０６bの両側に配置することによりリソグラフィーの結果を改善する半導体デバイス１００の製造方法である。このスキャッタリング・バー１０８aおよび１０８bは、半導体デバイスパターニング時における孤立した導線１０６bの焦点深度を向上させるに十分な幅を有し、かつ、該導線１０６bの焦点深度を向上させるに十分な距離だけ該孤立した導線１０６bから離間させて配置される。半導体デバイス１００の製造が終了した後にも、このスキャッタリング・バー１０８aおよび１０８bは残したままとする。
（もっと読む）