導線近傍にスキャッタリング・バーを配置させてなる半導体デバイス
【課題】
疎密のパターンを備える半導体デバイス１００のリソグラフィー技術を改善する方法を提供する。
【解決手段】
スキャッタリング・バー１０８aおよび１０８bを孤立した導線１０６bの両側に配置することによりリソグラフィーの結果を改善する半導体デバイス１００の製造方法である。このスキャッタリング・バー１０８aおよび１０８bは、半導体デバイスパターニング時における孤立した導線１０６bの焦点深度を向上させるに十分な幅を有し、かつ、該導線１０６bの焦点深度を向上させるに十分な距離だけ該孤立した導線１０６bから離間させて配置される。半導体デバイス１００の製造が終了した後にも、このスキャッタリング・バー１０８aおよび１０８bは残したままとする。
疎密のパターンを備える半導体デバイス１００のリソグラフィー技術を改善する方法を提供する。
【解決手段】
スキャッタリング・バー１０８aおよび１０８bを孤立した導線１０６bの両側に配置することによりリソグラフィーの結果を改善する半導体デバイス１００の製造方法である。このスキャッタリング・バー１０８aおよび１０８bは、半導体デバイスパターニング時における孤立した導線１０６bの焦点深度を向上させるに十分な幅を有し、かつ、該導線１０６bの焦点深度を向上させるに十分な距離だけ該孤立した導線１０６bから離間させて配置される。半導体デバイス１００の製造が終了した後にも、このスキャッタリング・バー１０８aおよび１０８bは残したままとする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広く半導体デバイスの製造に関し、より詳細には、半導体デバイスに導電構造を形成するためのダマシン法に関するものである。
【背景技術】
【０００２】
半導体デバイスは、半導体ウェハまたはワークピース中に活性領域を形成してから、このワークピース上に各種絶縁層、導電層および半導体層を堆積し、次いで、これらを一連の工程で順次パターニングすることによって作製される。半導体デバイスにおける上方の、乃至最後に形成される層には、通常、下方の活性領域同士を接続させ、かつワークピース内および全体の接続を実現させるためのメタライゼーション層が含まれる。一般的にこのメタライゼーション層は、絶縁材料中に導線が設けられてなる１または複数の金属配線層である。
【０００３】
メタライゼーション層を形成する方法の１つに、当該分野でダマシンプロセスと呼ばれているものがある。例えば、銅のエッチング除去は困難であることから、銅導線を形成するものとしてダマシンプロセスがよく用いられている。導線を形成するためのダマシンプロセスでは、先ず、半導体ワークピースに絶縁材料または誘電材料を堆積してから、フォトリソグラフィーによりこの絶縁材料にトレンチ、ホールおよび／またはチャネルのパターンを形成する。そして、トレンチ、ホールおよび／またはチャネルを導電材料で充填して、絶縁材料内にビア、コンタクト、プラグおよび導線を形成する。この後は、化学機械研磨（ＣＭＰ）プロセスまたはエッチングプロセスによって絶縁材料上面から余分な導電材料を除去するのが通常である。
【０００４】
ダマシンプロセスは、シングルダマシンおよびデュアルダマシンに分けることができる。シングルダマシンプロセスでは、絶縁材料からなる単一の層に単一のパターンが形成される。この単一の層には、例えば、導線またはビア／コンタクトが含まれ得る。そして、例えば、別々の絶縁材料層中に導線およびビア／コンタクトを個々に形成していくことによって、多層配線層が形成される。
【０００５】
一方、デュアルダマシンプロセスでは、絶縁材料からなる単一の層に２つのパターンを形成することができる。例えば、このうちの１つのパターンは導線、もう１つのパターンはビア／コンタクトのパターンであり得る。デュアルダマシンプロセスには、ビアファーストとビアラストプロセスがある。ビアラストプロセスは、導線用の溝を先に形成させるものであることから、当該分野においては“トレンチファースト”とも呼ばれている。ビアファーストデュアルダマシン法では、絶縁材料の全厚みにわたってビアパターンを形成してから、絶縁材料の上部、つまりビアパターンの上方に導線用のトレンチを形成する。これに対し、トレンチファーストデュアルダマシン法では、先ず、絶縁材料の上部に導線用のトレンチを形成してから、この導線のパターン下方の絶縁材料全厚みにわたってビアパターンを形成する。
【０００６】
さて、半導体産業において、半導体デバイスのゲート長はより小型化ないし縮小化される趨勢にある。デバイス速度向上のため、そして半導体デバイスのサイズ縮小という要求に応えるために、メタライゼーション層における導線は、可能な限り微細化されている。
【０００７】
半導体デバイスのサイズ縮小化において問題となるのは、各種材料層をパターン化するためのフォトリソグラフィー技術の難度が、デバイス形状のシュリンクが進むにつれて増すというところにある。光学的なフォトリソグラフィーでは、光学的に不透明な領域と光学的に透明な領域とからなるパターンが形成されたマスクまたはレチクルを介して光を投射、または透過させるが、パターニング時にウェハへ光線を投射する際、光の干渉が生じて、所望のパターンの形状が歪み、半導体デバイスのクリティカルディメンション（ＣＤ）に悪影響を与える恐れがある。
【０００８】
半導体デバイスのフォトリソグラフィープロセスを改善させるためには、通常、光近接効果補正技術（ＯＰＣ）が用いられている。ＯＰＣの一方式として、フォトリソグラフィーマスクのセリフを使用して回折効果を低減するものがある。また、他の方式のＯＰＣとしては、当該分野でスキャッタリング・バーと呼ばれるものを用い、フォトリソグラフィーにおける近接効果を補正および低減する方式がある。このスキャッタリング・バーとは、棒状パターンからなり、フォトリソグラフィーマスク上に形成されるものである。半導体ウェハ上に堆積されたフォトレジストを露光するときに、マスク上のパターン周囲に形成されたスキャッタリング・バーは、光を通し、その光を散乱させることにより、所望のパターンデザインに与える近接効果を低減させることができる。
【０００９】
半導体デバイスのデザインの中には、同一半導体ダイにおける一部のパターンは密集して配置され、他の部分のパターンは間隔を広くとって配置されているものがある。例えば、チップのメモリアレイ領域における配線は規則的かつ密集して配置されるのが普通であるが、周辺のセンスアンプおよび論理回路における配線はより離れ孤立した状態で配置されるのが普通である。このような半導体デバイスにおいて、近接効果は、孤立した領域で特に問題となる。半導体デバイスにおける密集度が高めの領域では、フォトリソグラフィーの露光条件は通常問題とはならない。
【００１０】
近接効果に起因して、密集して配置されたパターンにおける導線の寸法が、間隔を広くとって配置されたパターンにおける導線と異なるものとなると、導線の抵抗率Ｒｓが、密集して配置されたパターンと間隔を広くとって配置されたパターンとの間で異なることとなり、このような現象は、集積回路の電気的パフォーマンスに悪影響を与えてしまうため、望ましくない。
【００１１】
よって、間隔を広くとって配置されたパターンと密集して配置されたパターンとを備える集積回路のリソグラフィー技術を改善する方法が、本分野において求められている。
【特許文献１】特開２００２−３２９６５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、上述したようなリソグラフィー技術を改善する方法および構造を提供することにある。
【課題を解決するための手段】
【００１３】
すなわち、本発明は、ワークピースと、前記ワークピース上に配置される絶縁材料と、前記絶縁材料内に配置され、第１の側辺およびこの第１の側辺に対向する第２の側辺を有すると共に、第１の長さを持っている第１の導線と、前記絶縁材料内であって前記第１の導線の第１の側辺側近傍に前記第１の導線の第１の側辺から離間させて配置され、前記第１の長さに略等しい第２の長さを持っているＮ本の第１のスキャッタリング・バーとを含み、前記第１の導線は電気的に活性であり、前記Ｎ本の第１のスキャッタリング・バーは電気的に不活性である半導体デバイスに関する。
【００１４】
前記絶縁材料内であって前記第１の導線の第２の側辺側近傍に前記第１の導線の第２の側辺から離間させて配置され、前記第１の長さと略等しい第３の長さを持っていると共に、電気的に不活性であるＮ本の第２のスキャッタリング・バーをさらに含むことが好ましい。
【００１５】
前記Ｎが１、２、３または４であることが好ましい。
【００１６】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが第１の幅を有し、前記第１の導線が第２の幅を有し、前記第１の幅が前記第２の幅の約１／２〜前記第２の幅と等しい大きさであることが好ましい。
【００１７】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが前記第１の導線と約０．５μｍ以下の間隔だけ離間していることが好ましい。
【００１８】
前記絶縁材料内であって前記第１の導線の端部近傍に前記第１の導線の端部と間隔をあけて形成された少なくとも１本の第３のスキャッタリング・バーをさらに含むことが好ましい。
【００１９】
前記Ｎ本の第１のスキャッタリング・バーまたは前記Ｎ本の第２のスキャッタリング・バーが、不連続なスキャッタリング・バーを少なくとも１本含み、該少なくとも１本の不連続なスキャッタリング・バーが、複数の前記絶縁材料からなる領域によって分離された複数の導電材料からなる領域を含むことが好ましい。
【００２０】
前記少なくとも１本の不連続なスキャッタリング・バーのパターンが、幅約０．１μｍ以下である複数の切れ目領域を含むことが好ましい。
【００２１】
前記第１の導線の幅が約１３０ｎｍ以下であることが好ましい。
【００２２】
前記絶縁材料が感光性誘電材料からなることが好ましい。
【００２３】
前記感光性誘電材料がシリコンまたは有機材料からなることが好ましい。
【００２４】
前記第１導線が、直線、曲線、Ｌ字形またはこれらの組み合わせからなることが好ましい。
【００２５】
また、本発明は、ワークピースと、前記ワークピース上に配置される絶縁材料と、
前記絶縁材料内に配置され、第１の側辺および第２の側辺を有すると共に、第１の長さを持っている第１の導線と、前記絶縁材料内であって前記第１の導線の第１の側辺側近傍に前記第１の導線の第１の側辺から離間させて配置され、前記第１の長さに略等しい第２の長さを持っている少なくとも１本の第１のスキャッタリング・バーとを含み、前記第１の導線は電気的に活性であり、前記少なくとも１本の第１のスキャッタリング・バーは電気的に不活性である半導体デバイスに関する。
【００２６】
前記絶縁材料内であって前記第１の導線の第２の側辺側近傍に前記第１の導線の第２の側辺から離間させて配置され、前記第１の長さと略等しい第３の長さを持っていると共に、電気的に不活性である少なくとも１本の第２のスキャッタリング・バーをさらに含むことが好ましい。
【００２７】
前記第１のスキャッタリング・バーの数と前記第２のスキャッタリング・バーの数とが等しいことが好ましい。
【００２８】
前記第１のスキャッタリング・バーの数と前記第２のスキャッタリング・バーの数とが等しくないことが好ましい。
【００２９】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが第１の幅を有し、前記第１の導線が第２の幅を有し、前記第１の幅が前記第２の幅の約１／２〜前記第２の幅と等しい大きさであることが好ましい。
【００３０】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが前記第１の導線と約０．５μｍ以下の間隔だけ離間していることが好ましい。
【００３１】
前記絶縁材料内であって前記第１の導線の端部近傍に前記第１の導線の端部と間隔をあけて形成された少なくとも１本の第３のスキャッタリング・バーをさらに含むことが好ましい。
【００３２】
前記少なくとも１本の第１のスキャッタリング・バーが、不連続なスキャッタリング・バーを少なくとも１本含み、該少なくとも１本の不連続なスキャッタリング・バーが、複数の前記絶縁材料からなる領域によって分離された複数の導電材料からなる領域を含むことが好ましい。
【発明の効果】
【００３３】
本発明によれば、導線パターンの両側近傍にスキャッタリング・バーパターンを配置するため、導線パターンの焦点深度が改善すると共に、リソグラフィープロセスの解像度が向上する。また、スキャッタリング・バーは、半導体デバイスの活性領域と電気的に接続しないため、完成後の半導体デバイスの構造中に残しておくことができ、これらを除去するための追加の工程は必要ない。さらに、本発明によれば、密集領域と孤立領域における導線の外形寸法が等しい半導体デバイスを作製することができ、これによって、半導体デバイスの性能が改善され、ダイの異なる領域における抵抗率Ｒｓが均一となる。
【発明を実施するための最良の形態】
【００３４】
本発明の好ましい実施形態は、半導体デバイスの導電材料層内にスキャッタリング・バーを形成することによって、技術的に有利な効果を達成させるものである。このスキャッタリング・バーのパターンは、ダマシンプロセスにおいて導線のパターンが形成される時に形成され、かつ、スキャッタリング・バーは、完成品としての半導体デバイス中に残したままとする。このスキャッタリング・バーによって、その近傍に位置する導線の焦点深度が向上されると共に、形成された導線の解像度が改善される。
【００３５】
本発明の好ましい実施形態による半導体デバイスの製造方法は、ワークピースを準備する工程、前記ワークピース上に第１の絶縁材料を形成する工程、ならびに前記第１の絶縁材料をパターニングして第１の導線パターンおよび少なくとも１本のスキャッタリング・バーパターンを形成する工程を含む。前記第１の導線パターンは、第１の側辺とこの第１の側辺に対向する第２の側辺とを有する。前記少なくとも１本のスキャッタリング・バーパターンは、前記第１の導線パターンにおける前記第１の側辺または前記第２の側辺のうち少なくともいずれか一方側近傍に、前記第１の導線パターンの焦点深度を高めるに十分な距離だけ前記第１の導線パターンから間隔をあけて配置されている。そして、前記第１の絶縁材料上に導電材料が堆積されると、前記第１の導線パターンおよび前記少なくとも１本のスキャッタリング・バーパターンがこの導電材料で充填され、これによって第１の導線と、前記第１の導線パターンの第１の側辺および第２の側辺のうち少なくともいずれか一方側近傍に位置する少なくとも１本のスキャッタリング・バーとが形成される。前記スキャッタリング・バーは、製造プロセスが終了した後にも半導体デバイス中に残したままにする。
【００３６】
本発明の別な好ましい実施形態による半導体デバイスの製造方法は、ワークピースを準備する工程、前記ワークピース上に第１の絶縁材料を形成する工程、ならびに前記第１の絶縁材料をパターニングして、少なくとも１本の第１の導線パターン、第１のスキャッタリング・バーパターンおよび第２のスキャッタリング・バーパターンを形成する工程を含む。前記少なくとも１本の第１の導線パターンは、第１の側辺とこの第１の側辺に対向する第２の側辺とを有する。前記第１のスキャッタリング・バーパターンは、前記少なくとも１本の第１の導線パターンの第１の側辺側近傍に位置しており、第２のスキャッタリング・バーパターンは、前記少なくとも１本の第１の導線パターンの第２の側辺側近傍に位置している。前記第１のスキャッタリング・バーパターンおよび第２のスキャッタリング・バーパターンは、前記少なくとも１本の第１の導線パターンの焦点深度を高めるに十分な距離だけ前記少なくとも１本の第１の導線パターンから間隔をあけて配置される。前記第１の絶縁材料上に導電材料が堆積されて、前記少なくとも１本の第１の導線パターン、前記第１のスキャッタリング・バーパターンおよび前記第２のスキャッタリング・バーパターンがこの導電材料で充填されると、少なくとも１本の第１の導線と、第１のスキャッタリング・バーと、第２のスキャッタリング・バーとが同時に形成されることとなる。前記少なくとも１本の第１の導線は、第１の側辺とこの第１の側辺に対向する第２の側辺とを有する。前記第１のスキャッタリング・バーは、前記少なくとも１本の第１の導線の第１の側辺側近傍に位置し、前記第２のスキャッタリング・バーは、前記少なくとも１本の第１の導線の第２の側辺側近傍に位置する。前記第１のスキャッタリング・バーおよび第２のスキャッタリング・バーは、製造プロセスが終了した後にも半導体デバイス中に残したままにする。
【００３７】
本発明のまた別な好ましい実施形態による半導体デバイスの製造方法は、ワークピースを準備する工程、前記ワークピース上に感光性絶縁材料を形成する工程、前記感光性絶縁材料に直接パターニングを行って、第１の導線パターンと、少なくとも１本のスキャッタリング・バーパターンとを形成する工程を含む。前記第１の導線パターンは、第１の側辺とこの第１の側辺に対向する第２の側辺とを有する。前記少なくとも１本のスキャッタリング・バーパターンは、前記第１の導体パターンの第１の側辺、第２の側辺または第１の側辺および第２の側辺両側近傍に位置する。前記少なくとも１本のスキャッタリング・バーパターンは、前記第１の導線パターンの焦点深度を高めるに十分な距離だけ、前記第１の導線パターンから間隔をあけて配置される。前記感光性絶縁材料上に導電材料が堆積されて、前記第１の導線パターンおよび前記少なくとも１本のスキャッタリング・バーパターンがこの導電材料で充填されると、第１の導線と、この第１の導線の第１の側辺、第２の側辺または第１の側辺および第２の側辺両側近傍に位置する少なくとも１本のスキャッタリング・バーとが形成される。
【００３８】
本発明のまた別な好ましい実施形態による半導体デバイスは、ワークピースと、前記ワークピース上に配置される絶縁材料と、前記絶縁材料内に配置され、第１の側辺およびこの第１の側辺に対向する第２の側辺を有すると共に、第１の長さを持っている第１の導線とを含む。前記絶縁材料内であって前記第１の導線の第１の側辺側近傍に、前記第１の導線の第１の側辺と間隔をあけてＮ本の第１のスキャッタリング・バーが配置され、該第１のスキャッタリング・バーは、前記第１の長さに略等しい第２の長さを持っている。前記第１の導線は電気的に活性であり、前記Ｎ本の第１のスキャッタリング・バーは電気的に不活性である。
【００３９】
本発明の好ましい実施形態の利点は、メタライゼーション層における導線の両側にスキャッタリング・バーが形成された半導体デバイスを提供することにある。このスキャッタリング・バーは、導線パターンの焦点深度を改善させると共に、リソグラフィープロセスの解像度を向上させることができる。スキャッタリング・バーは、半導体デバイスの活性領域と電気的に接続しないため、完成後の半導体デバイスの構造中に残しておくことができ、これらを除去するための追加の工程が必要なくなる。本発明の実施形態を利用すれば、密集領域の導線と孤立領域の導線の外形寸法が等しい半導体デバイスを作製することができ、これによって、半導体デバイスの性能が改善され、ダイの異なる領域におけるＲｓが均一の値となる。
【００４０】
上述において、後述の本発明の詳細な説明がより理解され易くなるように、本発明の実施形態の特徴および技術的メリットを大まかに概観した。以下に、本発明の特許請求の対象となる本発明の実施形態のさらなる特徴および技術的メリットについて記載する。ここに開示される概念および所定の実施形態が本発明と同一の目的を達成するために行われる別の構造やプロセスへの変更または設計の基礎として容易に利用され得るものである、ということは、当業者に理解されるはずである。そして、当業者であれば、このような均等な構成が、添付の特許請求の範囲に記載された本発明の精神および範囲から逸脱しないものであることも理解できるはずである。
【００４１】
以下に、本発明の好ましい実施形態の構成および利用方式について詳細に説明するが、本発明は、多様な特定の文言によって具体化され得る多くの応用可能な発明概念を提供するものであると理解されるべきである。ここで述べる特定の実施形態は、本発明を構成および利用するための特定の方式を説明するだけのものであって、本発明の範囲を限定するものではない。
【００４２】
本発明は、特定の文言によって表現される好ましい実施形態、つまり、密集領域と孤立領域を併せ持つ半導体デバイスに関して説明することができるが、本発明の実施形態は、１つまたは複数のメタライゼーション層を含むその他の半導体デバイスにも適用可能である。本発明の実施形態はまた、半導体デバイスの絶縁、導電、および／または半導体材料層をパターニングするのに用いられるリソグラフィープロセスにも応用することができる。
【００４３】
図１および２は、本発明の１実施形態による密集領域と孤立領域を備えた半導体デバイスであって、孤立領域における導線の両側に、該導線の長さ方向に沿ってスキャッタリング・バーが付加された半導体デバイスを説明する図である。図３は、図２における半導体デバイスの断面図を示すものである。先ず、図１を参照にすると、密集して配置された複数の導線１０６ａを含む密集領域１０２と、少なくとも１つの孤立した導線１０６ｂを含む孤立領域１０４とを備える半導体デバイス１００が示されている。図１では１つの導線１０６ｂのみが示されているが、孤立領域１０４には複数の導線１０６ｂが存在していてもよい。ただし、孤立領域１０４における導線１０６ｂは、半導体デバイス１００の密集領域１０２における導線１０６ａほど密に配置されることはない。
【００４４】
本発明の実施形態によると、図１に示すように半導体デバイス１００のレイアウトを設計した後、図２に示すように孤立領域１０４における半導体デバイス１００のパターンレイアウトにスキャッタリング・バー１０８ａおよび１０８ｂを付加する。これらスキャッタリング・バー１０８ａおよび１０８ｂは、スキャッタリング・バー１０８ａおよび１０８ｂの長さ“ｃ”が示すように、実質的に、孤立した導線１０６ｂの長さＬ全体にわたって、該長さ方向に延伸しているのが好ましい。導線１０６ｂの長さＬは、数μｍまたはその他の寸法であり得る。また、孤立した導線１０６ｂは、１実施形態では、約１３０ｎｍ以下である幅“ｗ”を有しているのが好ましいが、その他のサイズでもかまわない。
【００４５】
スキャッタリング・バー１０８ａおよび１０８ｂは、ｗ／２以上である幅“ａ”を有しているのが好ましい。例えば、スキャッタリング・バー１０８ａおよび１０８ｂは、孤立した導線１０６ｂの幅の少なくとも半分であると好適である。１実施形態において、スキャッタリング・バー１０８ａおよび１０８ｂは、例えば、ｗ／２である。スキャッタリング・バー１０８ａおよび１０８ｂは、孤立した導線１０６ｂと間隔“ｂ1”だけ離間させて配置されるのが好ましく、ｂ1は約ｗ／２〜約１μｍの間の値である。
【００４６】
本発明の１実施形態によると、図示されるように、少なくとも１本のスキャッタリング・バー１０８ａは、導線１０６ｂの第１の側辺１１０ａ側近傍に配置され、少なくとも１本のスキャッタリング・バー１０８ｂは、導線１０６ｂの第２の側辺１１０ｂ側近傍に配置される。複数のスキャッタリング・バー１０８ａおよび１０８ｂは、孤立した導線１０６ｂの対向し合う側辺１１０ａおよび１１０ｂ側にそれぞれ配置され得る。半導体デバイス１００の孤立領域１０４に、例えば孤立した導線１０６ｂである構造物が複数設置される場合は、スキャッタリング・バー１０８ａおよび１０８ｂは、その追加された導線１０６ｂ（図示せず）の両側にそれぞれ配置されることが好ましい。
【００４７】
スキャッタリング・バー１０８ａおよび１０８ｂは、孤立した導線１０６ｂのリソグラフィープロセスの光近接効果補正（ＯＰＣ）を達成させ得る点で優れている。スキャッタリング・バー１０８ａおよび１０８ｂパターンは、フォトリソグラフィープロセス時における導線１０６ｂパターンの焦点深度を高めることができるため、半導体デバイスのクリティカルディメンション（ＣＤ）が改善されると共に、半導体デバイス１００の密集領域１０２における導線１０６ａと孤立領域１０４における導線１０６ｂとの抵抗率Ｒｓが揃うこととなる。スキャッタリング・バー１０８ａおよび１０８ｂは、半導体デバイス１００の製造が完了した後も、半導体デバイス１００内に残されるのが好ましい。
【００４８】
図３に示すのは、図１および２における半導体デバイス１００の断面図である。本発明の１実施形態によると、図示されるように、半導体デバイス１００の密集領域１０２および孤立領域１０４に、ビア１１２ａおよび１１２ｂがそれぞれ形成される。密集領域１０２において複数の導線１０６ａは、ビア１１２ａ上方にビア１１２ａと接するように形成される。孤立領域１０４には、図示のごとくに、ビア１１２ｂ上方にビア１１２ｂと接するように形成された、孤立した導線１０６ｂと、孤立した導線１０６ｂ両側近傍に位置するこの導線１０６ｂと間隔をあけて形成されたスキャッタリング・バー１０８ａおよび１０８ｂとが備えられている。
【００４９】
ビア１１２ａおよび１１２ｂ、導線１０６ａおよび１０６ｂ、ならびにスキャッタリング・バー１０８ａおよび１０８ｂは、２つのシングルダマシンプロセスを順次実行する、または１つのデュアルダマシンプロセスを実行することによって、形成することができる。なお、これらプロセスについては後述する。ビア１１２ａおよび１１２ｂ、導線１０６ａおよび１０６ｂ、ならびにスキャッタリング・バー１０８ａおよび１０８ｂは、図示されるように、絶縁材料１１８中に形成されるが、後述する２つのシングルダマシンプロセスを採用する場合、絶縁材料１１８は、２つの絶縁材料層からなるものであってもよい。
【００５０】
本発明の１実施形態によれば、各スキャッタリング・バー１０８ａおよび１０８ｂの下方には、ビアを含まない領域１１４ａおよび１１４ｂが設けられているのが好ましい。つまり、スキャッタリング・バー１０８ａおよび１０８ｂは、図示されるように、半導体デバイス１００の他の如何なる部分とも電気的に接続することなく、電気的に不活性であるのが好ましい。一方、導線１０６ｂは電気的に活性であり、半導体デバイス１００における他の接続線または活性な部分と電気的に接続することが好ましい。また、半導体デバイス１００には、１つまたは複数のビア１１２ａおよび１１２ｂの下方に配置され、任意でこれらと接続していてもよい１つまたは複数の導線１１６も含まれ得る。
【００５１】
図４〜８に示すのは、シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。図４〜８には半導体デバイス１００の孤立領域１０４だけが示されているが、ワークピースの密集領域１０２に基本的にスキャッタリング・バーを形成しないことを除いては、図示しないワークピースの密集領域１０２においても同時に同様の工程が行われる。
【００５２】
図４に示されるように、先ず、ワークピース１２０を準備する。このワークピース１２０は例えば、絶縁層によって被覆されたシリコンまたはその他の半導体材料からなる半導体基板を含むものであり得る。ワークピース１２０は、前工程（ＦＥＯＬ）で形成された、図示しないその他の活性な部分または回路を含んでいてもよい。例として、ワークピース１２０は、単結晶シリコンを酸化シリコンで覆ってなるものであり得る。さらに、ワークピース１２０は、その他の導電層、または、例えばトランジスタ、ダイオードなどの半導体デバイスを含んでいてもよい。また、例えばＧａＡｓ、ＩｎＰ、Ｓｉ／ＧｅまたはＳｉＣといった化合物半導体を、シリコンの代わりに用いることもできる。
【００５３】
図４に示されるように、ワークピース１２０上に、１つまたは複数の導線１１６を含む第１のメタライゼーション層を任意で形成してもよい。
【００５４】
次いで、第１のシングルダマシンプロセスにより配線用のビアの層を形成する。この第１のシングルダマシンプロセスにおいては、第１の絶縁材料１２２を導線１１６上に形成するか、あるいは、導線１１６がない場合にはワークピース１２０上に形成する。第１の絶縁材料１２２をパターニングしてビア１１２ｂのパターンを形成するには、例えば、第１の絶縁材料１２２上にフォトレジスト（図示せず）を堆積してから、リソグラフィーマスク（図示せず）を用いてフォトレジストをパターニングし、そのフォトレジストで第１の絶縁材料１２２をパターニングする、という方式をとることができる。また、この方式の代わりとして、第１の絶縁材料１２２を、例えば、電子ビームリソグラフィー（ＥＢＬ）またはその他直接パターニング方式によってパターン化することも可能である。
【００５５】
そして、導電材料を第１の絶縁材料１２２上に堆積してから、ＣＭＰまたはエッチング法により第１の絶縁材料１２２上面の余分な導電材料を除去して、ワークピース１２０の孤立領域１０４内にビア１１２ｂを形成する。
【００５６】
次に、第２のシングルダマシンプロセスにより、導線を含む配線層またはメタライゼーション層を形成する。この第２のシングルダマシンプロセスでは、図５に示されるように、第１の絶縁材料１２２およびビア１１２ｂの上に第２の絶縁材料１２４を堆積または形成する。続いて、この第２の絶縁材料１２４を、例えば、第２の絶縁材料１２４上にフォトレジスト１２６を堆積してから、導線とスキャッタリング・バーのパターンが形成されたリソグラフィーマスク１２８を用いてフォトレジスト１２６をパターニングすることによりパターン化する。例えば、マスク１２８は、透明領域１３０と不透明領域１３２とが形成されてなるものであることが好ましい。図示されるように、エネルギーがマスク１２８を通過するとき、不透明材料１３２が含まれない領域は、そのエネルギーを通過させ、フォトレジスト１２６を露光させる。次に、フォトレジスト１２６を除去することにより、図６に示すような、導線のパターン１３４と、導線のパターン１３４の両側に位置する少なくとも１本のスキャッタリング・バーパターン１３６ａおよび１３６ｂとを有する構造を残す。また、第１の絶縁材料１２２について説明したように、第２の絶縁材料１２４に対して直接パターニングを行ってもよい。
【００５７】
そして、図７に示されるように、パターニングされた第２の絶縁材料１２４の上面に、導電材料１３８を堆積する。すると、図示されるように、導電材料１３８は、導線のパターン１３４を充填すると共に、スキャッタリング・バーのパターン１３６ａおよび１３６ｂのパターンを充填することとなる。
【００５８】
次いで、例えばＣＭＰまたはエッチング法などにより、第２の絶縁材料１２４上面の余分な導電材料１３８を除去し、図８に示す構造を残す。この構造は、各ビア１１２ｂ上に形成された導線１０６ｂ、導線１０６ｂの一側辺側に位置するスキャッタリング・バー１０８ａ、および導線１０６ｂの対向する他側辺側に位置するスキャッタリング・バー１０８ｂを含んでいる。なお、この構造には、任意で導線１１６があってもよいし、また含まれていなくてもよい。ビア１１２ｂは、メタライゼーション層下方の、この任意に設けられる導線１１６と電気的に接続する、または、例えばワークピース１２０の活性領域１４０、半導体デバイス１００における他の部分に位置する別の導線もしくは活性な部分と電気的に接続するものとすることができる。
【００５９】
半導体デバイス１００の密集領域１０２には、図４〜８に示される孤立領域１０４について説明したのと同様に、導線１０６ａおよびビア１１２ａが同時に形成されることが好ましい（図３参照）。本発明の実施形態は、既存の製造工程に容易に取り入れることができるものであり、しかも、リソグラフィーマスクを追加する必要がなくなる。
【００６０】
ここで挙げる導線１０６および１１６、スキャッタリング・バー１０８、ならびにビア１１２は、例えば、銅、アルミニウム、タングステン、その他の導電材料、またはこれらの組み合わせからなることが好ましい。そして、かかる銅、アルミニウム、タングステン、その他の導電材料、またはこれらの組み合わせを堆積するに先立って、１つまたは複数のバリア層およびシード層を堆積することもできる。
【００６１】
また、ここに挙げる絶縁層１１８、１２２および１２４は、配線層に用いる従来の絶縁材料、例えばＳｉＯ2を含んでなるのが好ましいが、low-K材料を含むものであってもよい。low-K材料の例としては、アプライドマテリアルズ社製Ｂｌａｃｋ Ｄｉａｍｏｎｄ（商標）といったダイアモンド・ライク・カーボン、リンドープシリケートガラス（ＰＳＧ）、ボロン・リンドープシリケートガラス（ＢＰＳＧ）、フッ化シリケートガラスもしくはフッ化酸化シリコンガラス（ＦＳＧ）、ＳｉＯxＣy、スピンオンガラス、スピンオンポリマー、ダウ・ケミカル社製ＳＩＬＫ（商標）、ハネウェル社製ＦＬＡＲＥ（商標）、ＪＳＲマイクロ社製ＬＫＤ（Low-K誘電体）、水酸化シリコンカーボン（ＳｉＣＯＨ）、水素化アモルファスシリコン（ａ-Ｓｉ：Ｈ）、ＳｉＯxＮy、ＳｉＣ、ＳｉＣＯ、ＳｉＣＨ、これらの複合体、混合物、および／またはこれらの組み合わせなどがある。用途によっては、絶縁層１１８、１２２および１２４は、例えば、約４．０を超える誘電率を持った高誘電率材料からなるものとしてもよい。あるいは、絶縁層１１８、１２２および１２４は、例えば、１つもしくは複数のLow-K材料、high-K材料、またはシリコン酸化膜を組み合せたものであってもよい。
【００６２】
図９〜１２に示すのは、デュアルダマシンプロセスに適用される本発明の実施形態であって、半導体デバイスの孤立領域２０４に導線パターンとスキャッタリング・バーパターンを形成する前にビアパターンを形成する実施形態を説明する断面図である。各構成要素には、図４〜８に準じた符号の付し方をしているので、説明の重複を回避すべく、ここでは図中の各符号について詳述はしない。つまり、図９〜１２における各構成要素は、基本的に、図４〜８における各構成要素に相当し、同じ材料を用いてなるものである（ｘ０２、ｘ０４、ｘ０６など）。このｘは、図４〜８においては１であり、図９〜１２においては２である。例として、図４〜８について説明した導線１０６、スキャッタリング・バー１０８およびビア１１２の導電材料として挙げられた好ましい乃至代替の材料は、図９から１２における導線２０６、スキャッタリング・バー２０８およびビア２１２の導電材料としても用いられることが好ましい。
【００６３】
図９に示されるように、この実施形態において、絶縁材料層２１８は、ワークピース２２０上に形成または堆積される。絶縁材料層２１８は、例えば、図４〜８に示される第１の絶縁材料１２２および第２の絶縁材料１２４よりも厚いものであると好ましい。絶縁材料層２１８は、半導体デバイスの２つのビア、導線およびスキャッタリング・バーを形成させるに十分な厚さを有していなければならない。上述と同様に、図９〜図１２には、半導体デバイスの孤立領域２０４だけが示されているが、図３に示されるように半導体デバイスの密集領域にもビアおよび導線が同時に形成される。絶縁材料層２１８は、例えば、絶縁材料層１１８、１２２および１２４について上述したのと同じ材料を含んでいると好ましい。
【００６４】
再び図９を参照する。ビアファーストデュアルダマシンプロセスにおいては、先ず、絶縁材料層２１８をパターニングしてビアのパターン２４２を形成する。図示されるように、絶縁材料層２１８は、その全厚さにわたってパターン化されることが好ましい。
【００６５】
次に、図１０および１１に示すように、絶縁材料層２１８をパターニングして導線のパターン２３４、ならびにスキャッタリング・バーのパターン２３６ａおよび２３６ｂを形成する。絶縁材料層２１８は、例えば、図１０に示されるように、絶縁材料層２１８上面にフォトレジスト２２６を堆積してから、透明領域２３０および不透明領域２３２のパターンが形成されたマスク２２８を用いてこのフォトレジスト２２６をパターニングするという方式によってパターン化される。
【００６６】
続いて、図１１に示されように、フォトレジスト２２６をマスクとして用い、絶縁材料層２１８の上部をパターニングする。絶縁材料層２１８の上部のパターンには、図示するように、ビアパターン２４２上に堆積される導線パターン２３４が含まれると共に、この導線パターン２３４の両側に、導線パターン２３４近傍に位置するが間隔をあけて配置されるスキャッタリング・バーパターン２３６ａおよび２３６ｂが含まれる。
【００６７】
上記の方式の代わりとして、絶縁材料層２１８に、例えばＥＢＬなどでビアパターン２４２と導線パターン２３４とスキャッタリング・バーパターン２３６ａおよび２３６ｂとを直接パターニングすることもできる。
【００６８】
次に、パターニングされた絶縁材料層２１８上面に導電材料を堆積してから、余分な導電材料を除去して、図１２に示されるように、導線２０６ｂ、導線２０６ｂの一側辺側近傍に位置するスキャッタリング・バー２０８ａ、および導線２０６ｂの他側辺側近傍に位置するスキャッタリング・バー２０８ｂを形成する。
【００６９】
トレンチファーストデュアルダマシン構造も、図９〜１２に示したものと同様の工程によって形成され得る。この実施形態においては、先ず、図１０に示されるマスク２２８を用いてフォトレジスト２２６をパターンニングしてから、このパターニングされたフォトレジスト２２６を用いて絶縁材料層２１８の上部をパターニングし、孤立した導線のパターン２３６ならびにこの導線パターン２３４の両側近傍にスキャッタリング・バーのパターン２３６ａおよび２３６ｂを形成する。続いて、上記とは異なるリソグラフィーマスクを用い、絶縁材料層２１８をパターニングして、絶縁材料層２１８にビアのパターン２４２を形成する。あるいは、絶縁材料層２１８をパターニングするのにリソグラフィーマスクを用いる代わりに、絶縁材料層２１８上にフォトレジストを直接堆積し、ＥＢＬまたはその他直接パターニング方式によってこのフォトレジストを直接パターニングすることとしてもよい。引き続き、このフォトレジストをマスクとして絶縁材料層２１８にエッチングを施すことにより、フォトレジスト上のパターンを絶縁材料層２１８に転写する。そして同じように、パターン化された絶縁材料層２１８に導電材料を堆積して、図１２に示すような、孤立した導線２０６ｂの両側にスキャッタリング・バー２０８ａおよび２０８ｂがそれぞれ配置された構造を残す。
【００７０】
図１３〜１７は、デュアルダマシンプロセスに適用される本発明の別な好ましい実施形態であって、絶縁材料に感光性材料を用いた実施形態を説明する断面図である。各構成要素には、図４〜８および９〜１２に準じた符号の付し方をしているので、説明の重複を避けるため、図中に示される各符号についてここでは詳細に説明しない。つまり、図１３〜１７における各構成要素は、基本的に、図４〜８および図９〜１２における各構成要素に相当し、同じ材料を用いてなるものである（ｘ０２、ｘ０４、ｘ０６など）。このうち、図４〜８のｘは１、図９〜１２のｘは２、図１３〜１７のｘは３である。
【００７１】
この実施形態では、ワークピース３２０に堆積される絶縁材料３４４は、感光性の絶縁または誘電材料からなる。よって、この感光性絶縁材料３４４をパターニングするのに、フォトレジストを用いる必要はない。明確に言えば、この実施形態においては、図１３に示されるように、感光性絶縁材料３４４は、透明領域３４８と不透明領域３５０を備えるリソグラフィーマスク３４６を用いて直接パターニングされる。一例において、感光性絶縁材料３４４はシリコンからなることが好ましく、あるいは、有機材料からなるものであってもよく、またさらに、感光性絶縁材料３４４は、その他直接パターニングすることのできる材料からなるものであってもよい。
【００７２】
続く図１４〜１７には、トレンチファーストデュアルダマシンプロセスが示されている。先ず、図１４に示されるように、感光性絶縁材料３４４をパターニングして、孤立した導線３３４のパターン、ならびにこの孤立した導線パターン３３４の両側近傍にそれぞれ位置するスキャッタリング・バーのパターン３３６ａおよび３３６ｂを形成する。次に、図１６に示すように、不透明領域３３２にビアパターンが形成されたマスク３２８を用い、感光性絶縁材料３４４の、孤立した導線のパターン３３４下方の領域をパターニングする。ここでも同様に、ビアパターン３４２は、孤立した導線のパターン３３４の下方に形成されることが好ましい。ワークピース３２０と電気的に接続がなされるように、ビアパターン３４２は、絶縁材料３４４における導線以下の残りの部分全体にわたって延びるのが好ましい。また、リソグラフィーマスクを用いずに、感光性絶縁材料３４４を直接パターニングしてもよい。
【００７３】
続いて、図１７に示すように、パターン化された感光性絶縁材料３４４上に導電材料を堆積して、パターン３３４、３４２、３３６ａおよび３３６ｂを充填し、電気的に接続する孤立した導線３０６ｂとビア３１２ｂ、ならびに電気的に活性でないスキャッタリング・バー３０８ａおよび３０８ｂを形成する。ここでも同様に、図示しない半導体デバイスの密集領域にも、密に配される導線およびビアを同時に形成することが好ましい（図３参照）。
【００７４】
図１８に示すのは、本発明の好ましい実施形態であって、Ｎ本のスキャッタリング・バー４０８ａ１〜４０８ａＮ、およびＮ本の４０８ｂ１〜４０８ｂＮが、半導体デバイスの孤立領域４０４における導線４０６ｂの両側にそれぞれ配置される実施形態を説明する上面図である。この実施形態では、複数のスキャッタリング・バー４０８ａ１〜４０８ａＮおよび４０８ｂ１〜４０８ｂＮは、半導体デバイスの孤立領域４０４における孤立した導線４０６ｂの両側にそれぞれ形成される。一例において、数Ｎは４以下である。例えば、１本、２本、３本または４本のスキャッタリング・バー４０８ａ１〜４０８ａＮおよび４０８ｂ１〜４０８ｂＮが、導線４０６ｂの両側にそれぞれ配置される。導線４０６ｂの両側にそれぞれ配されるスキャッタリング・バー４０８ａ１〜４０８ａＮおよび４０８ｂ１〜４０８ｂＮの数Ｎは、同数であることが好ましい。各スキャッタリング・バー４０８ａ１〜４０８ａＮおよび４０８ｂ１〜４０８ｂＮと、その隣り合うスキャッタリング・バー４０８ａ１〜４０８ａＮおよび４０８ｂ１〜４０８ｂＮならびに導線４０６ｂとは、例えば、０．５μｍ以下の間隔を介して配されることが好ましい。
【００７５】
図１９に示すのは、本発明の別の好ましい実施形態を説明する上面図である。図示するように、スキャッタリング・バー５５２ａおよび５５２ｂは、不連続に形成された導電材料からなっている。スキャッタリング・バー５５２ａおよび５５２ｂの切れ目の間隔ｄは、例えば約０．１μｍ以下であることが好ましい。この実施形態において、スキャッタリング・バーのパターンは、複数の切れ目領域ｄによって分離された複数の溝を含む。つまり、この実施形態におけるスキャッタリング・バー５５２ａおよび５５２ｂは、図示するように、複数の絶縁材料５１８の領域によって分離された複数の導電材料の領域をそれぞれ含む。
【００７６】
図２０に示すのは、本発明の１実施形態を説明する上面図である。ここで、孤立領域６０４における導線６０６ｂおよび６０６ｃは直線状の導線ではなく、また、導線６０６ｂおよび６０８ｃの端部近傍には小さいスキャッタリング・バー６０８ｅ、６０８ｆおよび６０８ｇがさらに追加して設けられている。この実施形態において、孤立領域６０４は、実質的に直線状の細長い導線６０６ｄおよび６０６ｅを含んでいる。一方で、導線６０６ｂおよび６０６ｃは直線ではなく、Ｌ字形、Ｓ字型または横方向に延伸するもの、いくつかの屈曲（bend）があるものとすることができる。スキャッタリング・バー６０８ａ〜６０８ｇは、図示するように、導線６０６ｂ〜６０６ｅの側辺または端部近傍に配置されるのが好ましい。例として、スキャッタリング・バー６０８ａは、導線６０６ｂの一側辺側近傍に配置されている。このスキャッタリング・バー６０８ａは、導線６０６ｂと同じ長さの範囲で、導線６０６ｂと同じように屈曲している。スキャッタリング・バー６０８ｂおよび６０８ｃは、実質的に細長い直線状であり、導線６０６ｄおよび６０６ｅと同じ形をしている。スキャッタリング・バー６０８ｄは、図示されるように、導線６０６ｃの一部に沿って伸びており、この場合に、スキャッタリング・バー６０８ｂは、導線６０６ｃの下側の長さに合わせて延びる。また、スキャッタリング・バー６０８ｅ、６０８ｆおよび６０８ｇは、導線６０６ｂおよび６０６ｃの端部近傍に配置される短いパターンである。
【００７７】
なお、この実施形態において、導線６０６ｂと６０６ｃ、および６０６ｄと６０６ｅは極めて近接していることに注目すべきである。それ故に、この実施形態では、これら近接する導線どうしの間にスキャッタリング・バーは必要ないので、設置されていない。
【００７８】
本発明の実施形態により、スキャッタリング・バー６０８ａ〜６０８ｇを、図２０に示すごとく好適な配置とすることで、リソグラフィーは最適に改善され得る。上述の場合と同じように、スキャッタリング・バー６０８ａ〜６０８ｇは、最終的な製品中に残されたままとなるため、これらを除去するためのプロセスを余計に行う必要はない。
【００７９】
図２１に示すのは、各サイズのスキャッタリング・バーについての実験結果のグラフであって、焦点深度（ＤＯＦ）に対する効果を示すものである。このグラフによって、ｎｍで表される各スキャッタリング・バーのサイズに対する、μｍで表されるＤＯＦが示される。この実験結果から、スキャッタリング・バーの厚みが増すにつれて大きくなる散乱のバイアスにより、焦点深度が向上するということがわかる。
【００８０】
本発明の諸実施形態の有利な効果は、半導体デバイスの孤立領域における導線についてのリソグラフィー技術、焦点深度および光学近接効果補正を最適化させるための方法および構造を提供したことにある。さらに、パターンの疎密の差により生じるエッチングのローディング効果を改善すると共に、局部ＣＭＰのローディング効果を改善することができるという有利な効果もある。
【００８１】
本明細書に挙げた本発明の諸実施形態は、ダマシンパターニングプロセスに用いられる場合に特に有利であるが、ここに記載されたスキャッタリング・バーは、例えば、導電材料をワークピース上に堆積し、この導電材料をパターニングして、導線とこの導線両側に位置する少なくとも１本のスキャッタリング・バーのパターンとを形成したのち、導線とスキャッタリング・バーとの間のスペースを絶縁材料で充填するというサブトラクティブ法を行うことによって、メタライゼーション層内に形成されてもよい。スキャッタリング・バーがメタライゼーション層内に形成されると、導線のクリティカルディメンション（ＣＤ）の改善および制御が可能となると共に、ＤＯＦおよび近接効果について最適なプロセスウィンドウが得られる。
【００８２】
以上、本発明とその長所を詳細に説明したが、添付の特許請求の範囲によって定義される本発明の範囲を逸脱しない限りにおいては、各種の変更、置換および修正は可能であると解されるべきである。例えば、ここに記載した特徴、機能、プロセスおよび材料の多くが、本発明に含まれる範囲内で変更は可能であるということを、当業者であれば容易に理解できるであろう。さらに、本出願の範囲は、この明細書に記載した、プロセス、機械、製造、組成物、手段、方法およびステップについての特定の実施形態に限定されるものではない。当技術分野における通常の知識を有する者であれば本発明の開示から容易に理解できるように、ここに記載した対応する実施形態と実質的に同一に機能し、または実質的に同一の効果を達成する、現存のまたは今後開発されるであろうプロセス、機械、製造、組成物、手段、方法または工程は、本発明に基づいて利用することができる。したがって、添付した特許請求の範囲は、このようなプロセス、機械、製造、組成物、手段、方法または工程が含まれるものである。
【図面の簡単な説明】
【００８３】
【図１】本発明の１実施形態による密集領域と孤立領域を備えた半導体デバイスであって、孤立領域における導線の両側に該導線の長さ方向に沿って延びるスキャッタリング・バーが付加された半導体デバイスを説明する図である。
【図２】本発明の１実施形態による密集領域と孤立領域を備えた半導体デバイスであって、孤立領域における導線の両側に該導線の長さ方向に沿って延びるスキャッタリング・バーが付加された半導体デバイスを説明する図である。
【図３】図２に示す半導体デバイスの断面図である。
【図４】シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。
【図５】シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。
【図６】シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。
【図７】シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。
【図８】シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。
【図９】デュアルダマシンプロセスに適用される本発明の１実施形態であって、半導体デバイスの孤立領域に導線およびスキャッタリング・バーのパターンを形成するに先立ちビアパターンを形成する実施形態を説明する断面図である。
【図１０】デュアルダマシンプロセスに適用される本発明の１実施形態であって、半導体デバイスの孤立領域に導線およびスキャッタリング・バーのパターンを形成するに先立ちビアパターンを形成する実施形態を説明する断面図である。
【図１１】デュアルダマシンプロセスに適用される本発明の１実施形態であって、半導体デバイスの孤立領域に導線およびスキャッタリング・バーのパターンを形成するに先立ちビアパターンを形成する実施形態を説明する断面図である。
【図１２】デュアルダマシンプロセスに適用される本発明の１実施形態であって、半導体デバイスの孤立領域に導線およびスキャッタリング・バーのパターンを形成するに先立ちビアパターンを形成する実施形態を説明する断面図である。
【図１３】デュアルダマシンプロセスに適用される本発明の１実施形態であって、絶縁材料として光感光性材料を用い、かつ、ビアパターンの形成に先立って導線およびスキャッタリング・バーのパターンを形成する実施形態を説明する断面図である。
【図１４】デュアルダマシンプロセスに適用される本発明の１実施形態であって、絶縁材料として光感光性材料を用い、かつ、ビアパターンの形成に先立って導線およびスキャッタリング・バーのパターンを形成する実施形態を説明する断面図である。
【図１５】デュアルダマシンプロセスに適用される本発明の１実施形態であって、絶縁材料として光感光性材料を用い、かつ、ビアパターンの形成に先立って導線およびスキャッタリング・バーのパターンを形成する実施形態を説明する断面図である。
【図１６】デュアルダマシンプロセスに適用される本発明の１実施形態であって、絶縁材料として光感光性材料を用い、かつ、ビアパターンの形成に先立って導線およびスキャッタリング・バーのパターンを形成する実施形態を説明する断面図である。
【図１７】デュアルダマシンプロセスに適用される本発明の１実施形態であって、絶縁材料として光感光性材料を用い、かつ、ビアパターンの形成に先立って導線およびスキャッタリング・バーのパターンを形成する実施形態を説明する断面図である。
【図１８】半導体デバイスの孤立領域における導線の両側にＮ本のスキャッタリング・バーが配置された、本発明の好ましい１実施形態を説明する上面図である。
【図１９】スキャッタリング・バーが不連続の導電材料のラインからなる、本発明の好ましい別の実施形態を説明する上面図である。
【図２０】孤立領域の導線が直線状でないと共に、追加のスキャッタリング・バーが導線の端部近傍に付加されている本発明の１実施形態を説明する上面図である。
【図２１】隣に位置する導線の焦点深度（ＤＯＦ）への効果を示す、各サイズのスキャッタリング・バーの実験結果を表すグラフである。
【符号の説明】
【００８４】
１００ 半導体デバイス
１０２ 密集領域
１０４ 孤立領域
１０６ａ、１０６ｂ 導線
１０８ａ、１０８ｂ スキャッタリング・バー
１１０ａ 第１の側辺
１１０ｂ 第２の側辺
１１２ａ、１１２ｂ ビア
１１４ａ、１１４ｂ 領域
１１８ 絶縁材料層
１２０ ワークピース
１２２ 絶縁材料層
１２４ 絶縁材料層
１２６ フォトレジスト
１２８ フォトマスク
１３０ 透明領域
１３２ 不透明領域
１３４ 導線のパターン
１３６ａ、１３６ｂ スキャッタリング・バーのパターン
１３８ 導電材料
１４０ 活性領域
２０４ 孤立領域
２０６ｂ 導線
２０８ａ、２０８ｂ スキャッタリング・バー
２１２ｂ ビア
２１８ 絶縁材料層
２２０ ワークピース
２２６ フォトレジスト
２２８ フォトマスク
２３０ 透明領域
２３２ 不透明領域
２３４ 導線のパターン
２３６ａ、２３６ｂ スキャッタリング・バーのパターン
２４２ ビアのパターン
３０４ 孤立領域
３０６ｂ 導線
３０８ａ、３０８ｂ スキャッタリング・バー
３１２ｂ ビア
３２０ ワークピース
３２８ フォトマスク
３３０ 透明領域
３３２ 不透明領域
３３４ 導線のパターン
３３６ａ、３３６ｂ スキャッタリング・バーのパターン
３４２ ビアのパターン
３４４ 絶縁材料
３４６ フォトマスク
３４８ 透明領域
３５０ 不透明領域
４０４ 孤立領域
４０６ｂ 導線
４０８ａ１〜Ｎ スキャッタリング・バー
４０８ｂ１〜Ｎ スキャッタリング・バー
５０４ 孤立領域
５０６ｂ 導線
５５２ａ、５５２ｂ スキャッタリング・バー
５１８ 絶縁材料
６０４ 孤立領域
６０６ｂ、６０６ｃ、６０６ｄ、６０６ｅ 導線
６０８ａ〜ｇ スキャッタリング・バー
【技術分野】
【０００１】
本発明は、広く半導体デバイスの製造に関し、より詳細には、半導体デバイスに導電構造を形成するためのダマシン法に関するものである。
【背景技術】
【０００２】
半導体デバイスは、半導体ウェハまたはワークピース中に活性領域を形成してから、このワークピース上に各種絶縁層、導電層および半導体層を堆積し、次いで、これらを一連の工程で順次パターニングすることによって作製される。半導体デバイスにおける上方の、乃至最後に形成される層には、通常、下方の活性領域同士を接続させ、かつワークピース内および全体の接続を実現させるためのメタライゼーション層が含まれる。一般的にこのメタライゼーション層は、絶縁材料中に導線が設けられてなる１または複数の金属配線層である。
【０００３】
メタライゼーション層を形成する方法の１つに、当該分野でダマシンプロセスと呼ばれているものがある。例えば、銅のエッチング除去は困難であることから、銅導線を形成するものとしてダマシンプロセスがよく用いられている。導線を形成するためのダマシンプロセスでは、先ず、半導体ワークピースに絶縁材料または誘電材料を堆積してから、フォトリソグラフィーによりこの絶縁材料にトレンチ、ホールおよび／またはチャネルのパターンを形成する。そして、トレンチ、ホールおよび／またはチャネルを導電材料で充填して、絶縁材料内にビア、コンタクト、プラグおよび導線を形成する。この後は、化学機械研磨（ＣＭＰ）プロセスまたはエッチングプロセスによって絶縁材料上面から余分な導電材料を除去するのが通常である。
【０００４】
ダマシンプロセスは、シングルダマシンおよびデュアルダマシンに分けることができる。シングルダマシンプロセスでは、絶縁材料からなる単一の層に単一のパターンが形成される。この単一の層には、例えば、導線またはビア／コンタクトが含まれ得る。そして、例えば、別々の絶縁材料層中に導線およびビア／コンタクトを個々に形成していくことによって、多層配線層が形成される。
【０００５】
一方、デュアルダマシンプロセスでは、絶縁材料からなる単一の層に２つのパターンを形成することができる。例えば、このうちの１つのパターンは導線、もう１つのパターンはビア／コンタクトのパターンであり得る。デュアルダマシンプロセスには、ビアファーストとビアラストプロセスがある。ビアラストプロセスは、導線用の溝を先に形成させるものであることから、当該分野においては“トレンチファースト”とも呼ばれている。ビアファーストデュアルダマシン法では、絶縁材料の全厚みにわたってビアパターンを形成してから、絶縁材料の上部、つまりビアパターンの上方に導線用のトレンチを形成する。これに対し、トレンチファーストデュアルダマシン法では、先ず、絶縁材料の上部に導線用のトレンチを形成してから、この導線のパターン下方の絶縁材料全厚みにわたってビアパターンを形成する。
【０００６】
さて、半導体産業において、半導体デバイスのゲート長はより小型化ないし縮小化される趨勢にある。デバイス速度向上のため、そして半導体デバイスのサイズ縮小という要求に応えるために、メタライゼーション層における導線は、可能な限り微細化されている。
【０００７】
半導体デバイスのサイズ縮小化において問題となるのは、各種材料層をパターン化するためのフォトリソグラフィー技術の難度が、デバイス形状のシュリンクが進むにつれて増すというところにある。光学的なフォトリソグラフィーでは、光学的に不透明な領域と光学的に透明な領域とからなるパターンが形成されたマスクまたはレチクルを介して光を投射、または透過させるが、パターニング時にウェハへ光線を投射する際、光の干渉が生じて、所望のパターンの形状が歪み、半導体デバイスのクリティカルディメンション（ＣＤ）に悪影響を与える恐れがある。
【０００８】
半導体デバイスのフォトリソグラフィープロセスを改善させるためには、通常、光近接効果補正技術（ＯＰＣ）が用いられている。ＯＰＣの一方式として、フォトリソグラフィーマスクのセリフを使用して回折効果を低減するものがある。また、他の方式のＯＰＣとしては、当該分野でスキャッタリング・バーと呼ばれるものを用い、フォトリソグラフィーにおける近接効果を補正および低減する方式がある。このスキャッタリング・バーとは、棒状パターンからなり、フォトリソグラフィーマスク上に形成されるものである。半導体ウェハ上に堆積されたフォトレジストを露光するときに、マスク上のパターン周囲に形成されたスキャッタリング・バーは、光を通し、その光を散乱させることにより、所望のパターンデザインに与える近接効果を低減させることができる。
【０００９】
半導体デバイスのデザインの中には、同一半導体ダイにおける一部のパターンは密集して配置され、他の部分のパターンは間隔を広くとって配置されているものがある。例えば、チップのメモリアレイ領域における配線は規則的かつ密集して配置されるのが普通であるが、周辺のセンスアンプおよび論理回路における配線はより離れ孤立した状態で配置されるのが普通である。このような半導体デバイスにおいて、近接効果は、孤立した領域で特に問題となる。半導体デバイスにおける密集度が高めの領域では、フォトリソグラフィーの露光条件は通常問題とはならない。
【００１０】
近接効果に起因して、密集して配置されたパターンにおける導線の寸法が、間隔を広くとって配置されたパターンにおける導線と異なるものとなると、導線の抵抗率Ｒｓが、密集して配置されたパターンと間隔を広くとって配置されたパターンとの間で異なることとなり、このような現象は、集積回路の電気的パフォーマンスに悪影響を与えてしまうため、望ましくない。
【００１１】
よって、間隔を広くとって配置されたパターンと密集して配置されたパターンとを備える集積回路のリソグラフィー技術を改善する方法が、本分野において求められている。
【特許文献１】特開２００２−３２９６５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、上述したようなリソグラフィー技術を改善する方法および構造を提供することにある。
【課題を解決するための手段】
【００１３】
すなわち、本発明は、ワークピースと、前記ワークピース上に配置される絶縁材料と、前記絶縁材料内に配置され、第１の側辺およびこの第１の側辺に対向する第２の側辺を有すると共に、第１の長さを持っている第１の導線と、前記絶縁材料内であって前記第１の導線の第１の側辺側近傍に前記第１の導線の第１の側辺から離間させて配置され、前記第１の長さに略等しい第２の長さを持っているＮ本の第１のスキャッタリング・バーとを含み、前記第１の導線は電気的に活性であり、前記Ｎ本の第１のスキャッタリング・バーは電気的に不活性である半導体デバイスに関する。
【００１４】
前記絶縁材料内であって前記第１の導線の第２の側辺側近傍に前記第１の導線の第２の側辺から離間させて配置され、前記第１の長さと略等しい第３の長さを持っていると共に、電気的に不活性であるＮ本の第２のスキャッタリング・バーをさらに含むことが好ましい。
【００１５】
前記Ｎが１、２、３または４であることが好ましい。
【００１６】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが第１の幅を有し、前記第１の導線が第２の幅を有し、前記第１の幅が前記第２の幅の約１／２〜前記第２の幅と等しい大きさであることが好ましい。
【００１７】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが前記第１の導線と約０．５μｍ以下の間隔だけ離間していることが好ましい。
【００１８】
前記絶縁材料内であって前記第１の導線の端部近傍に前記第１の導線の端部と間隔をあけて形成された少なくとも１本の第３のスキャッタリング・バーをさらに含むことが好ましい。
【００１９】
前記Ｎ本の第１のスキャッタリング・バーまたは前記Ｎ本の第２のスキャッタリング・バーが、不連続なスキャッタリング・バーを少なくとも１本含み、該少なくとも１本の不連続なスキャッタリング・バーが、複数の前記絶縁材料からなる領域によって分離された複数の導電材料からなる領域を含むことが好ましい。
【００２０】
前記少なくとも１本の不連続なスキャッタリング・バーのパターンが、幅約０．１μｍ以下である複数の切れ目領域を含むことが好ましい。
【００２１】
前記第１の導線の幅が約１３０ｎｍ以下であることが好ましい。
【００２２】
前記絶縁材料が感光性誘電材料からなることが好ましい。
【００２３】
前記感光性誘電材料がシリコンまたは有機材料からなることが好ましい。
【００２４】
前記第１導線が、直線、曲線、Ｌ字形またはこれらの組み合わせからなることが好ましい。
【００２５】
また、本発明は、ワークピースと、前記ワークピース上に配置される絶縁材料と、
前記絶縁材料内に配置され、第１の側辺および第２の側辺を有すると共に、第１の長さを持っている第１の導線と、前記絶縁材料内であって前記第１の導線の第１の側辺側近傍に前記第１の導線の第１の側辺から離間させて配置され、前記第１の長さに略等しい第２の長さを持っている少なくとも１本の第１のスキャッタリング・バーとを含み、前記第１の導線は電気的に活性であり、前記少なくとも１本の第１のスキャッタリング・バーは電気的に不活性である半導体デバイスに関する。
【００２６】
前記絶縁材料内であって前記第１の導線の第２の側辺側近傍に前記第１の導線の第２の側辺から離間させて配置され、前記第１の長さと略等しい第３の長さを持っていると共に、電気的に不活性である少なくとも１本の第２のスキャッタリング・バーをさらに含むことが好ましい。
【００２７】
前記第１のスキャッタリング・バーの数と前記第２のスキャッタリング・バーの数とが等しいことが好ましい。
【００２８】
前記第１のスキャッタリング・バーの数と前記第２のスキャッタリング・バーの数とが等しくないことが好ましい。
【００２９】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが第１の幅を有し、前記第１の導線が第２の幅を有し、前記第１の幅が前記第２の幅の約１／２〜前記第２の幅と等しい大きさであることが好ましい。
【００３０】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが前記第１の導線と約０．５μｍ以下の間隔だけ離間していることが好ましい。
【００３１】
前記絶縁材料内であって前記第１の導線の端部近傍に前記第１の導線の端部と間隔をあけて形成された少なくとも１本の第３のスキャッタリング・バーをさらに含むことが好ましい。
【００３２】
前記少なくとも１本の第１のスキャッタリング・バーが、不連続なスキャッタリング・バーを少なくとも１本含み、該少なくとも１本の不連続なスキャッタリング・バーが、複数の前記絶縁材料からなる領域によって分離された複数の導電材料からなる領域を含むことが好ましい。
【発明の効果】
【００３３】
本発明によれば、導線パターンの両側近傍にスキャッタリング・バーパターンを配置するため、導線パターンの焦点深度が改善すると共に、リソグラフィープロセスの解像度が向上する。また、スキャッタリング・バーは、半導体デバイスの活性領域と電気的に接続しないため、完成後の半導体デバイスの構造中に残しておくことができ、これらを除去するための追加の工程は必要ない。さらに、本発明によれば、密集領域と孤立領域における導線の外形寸法が等しい半導体デバイスを作製することができ、これによって、半導体デバイスの性能が改善され、ダイの異なる領域における抵抗率Ｒｓが均一となる。
【発明を実施するための最良の形態】
【００３４】
本発明の好ましい実施形態は、半導体デバイスの導電材料層内にスキャッタリング・バーを形成することによって、技術的に有利な効果を達成させるものである。このスキャッタリング・バーのパターンは、ダマシンプロセスにおいて導線のパターンが形成される時に形成され、かつ、スキャッタリング・バーは、完成品としての半導体デバイス中に残したままとする。このスキャッタリング・バーによって、その近傍に位置する導線の焦点深度が向上されると共に、形成された導線の解像度が改善される。
【００３５】
本発明の好ましい実施形態による半導体デバイスの製造方法は、ワークピースを準備する工程、前記ワークピース上に第１の絶縁材料を形成する工程、ならびに前記第１の絶縁材料をパターニングして第１の導線パターンおよび少なくとも１本のスキャッタリング・バーパターンを形成する工程を含む。前記第１の導線パターンは、第１の側辺とこの第１の側辺に対向する第２の側辺とを有する。前記少なくとも１本のスキャッタリング・バーパターンは、前記第１の導線パターンにおける前記第１の側辺または前記第２の側辺のうち少なくともいずれか一方側近傍に、前記第１の導線パターンの焦点深度を高めるに十分な距離だけ前記第１の導線パターンから間隔をあけて配置されている。そして、前記第１の絶縁材料上に導電材料が堆積されると、前記第１の導線パターンおよび前記少なくとも１本のスキャッタリング・バーパターンがこの導電材料で充填され、これによって第１の導線と、前記第１の導線パターンの第１の側辺および第２の側辺のうち少なくともいずれか一方側近傍に位置する少なくとも１本のスキャッタリング・バーとが形成される。前記スキャッタリング・バーは、製造プロセスが終了した後にも半導体デバイス中に残したままにする。
【００３６】
本発明の別な好ましい実施形態による半導体デバイスの製造方法は、ワークピースを準備する工程、前記ワークピース上に第１の絶縁材料を形成する工程、ならびに前記第１の絶縁材料をパターニングして、少なくとも１本の第１の導線パターン、第１のスキャッタリング・バーパターンおよび第２のスキャッタリング・バーパターンを形成する工程を含む。前記少なくとも１本の第１の導線パターンは、第１の側辺とこの第１の側辺に対向する第２の側辺とを有する。前記第１のスキャッタリング・バーパターンは、前記少なくとも１本の第１の導線パターンの第１の側辺側近傍に位置しており、第２のスキャッタリング・バーパターンは、前記少なくとも１本の第１の導線パターンの第２の側辺側近傍に位置している。前記第１のスキャッタリング・バーパターンおよび第２のスキャッタリング・バーパターンは、前記少なくとも１本の第１の導線パターンの焦点深度を高めるに十分な距離だけ前記少なくとも１本の第１の導線パターンから間隔をあけて配置される。前記第１の絶縁材料上に導電材料が堆積されて、前記少なくとも１本の第１の導線パターン、前記第１のスキャッタリング・バーパターンおよび前記第２のスキャッタリング・バーパターンがこの導電材料で充填されると、少なくとも１本の第１の導線と、第１のスキャッタリング・バーと、第２のスキャッタリング・バーとが同時に形成されることとなる。前記少なくとも１本の第１の導線は、第１の側辺とこの第１の側辺に対向する第２の側辺とを有する。前記第１のスキャッタリング・バーは、前記少なくとも１本の第１の導線の第１の側辺側近傍に位置し、前記第２のスキャッタリング・バーは、前記少なくとも１本の第１の導線の第２の側辺側近傍に位置する。前記第１のスキャッタリング・バーおよび第２のスキャッタリング・バーは、製造プロセスが終了した後にも半導体デバイス中に残したままにする。
【００３７】
本発明のまた別な好ましい実施形態による半導体デバイスの製造方法は、ワークピースを準備する工程、前記ワークピース上に感光性絶縁材料を形成する工程、前記感光性絶縁材料に直接パターニングを行って、第１の導線パターンと、少なくとも１本のスキャッタリング・バーパターンとを形成する工程を含む。前記第１の導線パターンは、第１の側辺とこの第１の側辺に対向する第２の側辺とを有する。前記少なくとも１本のスキャッタリング・バーパターンは、前記第１の導体パターンの第１の側辺、第２の側辺または第１の側辺および第２の側辺両側近傍に位置する。前記少なくとも１本のスキャッタリング・バーパターンは、前記第１の導線パターンの焦点深度を高めるに十分な距離だけ、前記第１の導線パターンから間隔をあけて配置される。前記感光性絶縁材料上に導電材料が堆積されて、前記第１の導線パターンおよび前記少なくとも１本のスキャッタリング・バーパターンがこの導電材料で充填されると、第１の導線と、この第１の導線の第１の側辺、第２の側辺または第１の側辺および第２の側辺両側近傍に位置する少なくとも１本のスキャッタリング・バーとが形成される。
【００３８】
本発明のまた別な好ましい実施形態による半導体デバイスは、ワークピースと、前記ワークピース上に配置される絶縁材料と、前記絶縁材料内に配置され、第１の側辺およびこの第１の側辺に対向する第２の側辺を有すると共に、第１の長さを持っている第１の導線とを含む。前記絶縁材料内であって前記第１の導線の第１の側辺側近傍に、前記第１の導線の第１の側辺と間隔をあけてＮ本の第１のスキャッタリング・バーが配置され、該第１のスキャッタリング・バーは、前記第１の長さに略等しい第２の長さを持っている。前記第１の導線は電気的に活性であり、前記Ｎ本の第１のスキャッタリング・バーは電気的に不活性である。
【００３９】
本発明の好ましい実施形態の利点は、メタライゼーション層における導線の両側にスキャッタリング・バーが形成された半導体デバイスを提供することにある。このスキャッタリング・バーは、導線パターンの焦点深度を改善させると共に、リソグラフィープロセスの解像度を向上させることができる。スキャッタリング・バーは、半導体デバイスの活性領域と電気的に接続しないため、完成後の半導体デバイスの構造中に残しておくことができ、これらを除去するための追加の工程が必要なくなる。本発明の実施形態を利用すれば、密集領域の導線と孤立領域の導線の外形寸法が等しい半導体デバイスを作製することができ、これによって、半導体デバイスの性能が改善され、ダイの異なる領域におけるＲｓが均一の値となる。
【００４０】
上述において、後述の本発明の詳細な説明がより理解され易くなるように、本発明の実施形態の特徴および技術的メリットを大まかに概観した。以下に、本発明の特許請求の対象となる本発明の実施形態のさらなる特徴および技術的メリットについて記載する。ここに開示される概念および所定の実施形態が本発明と同一の目的を達成するために行われる別の構造やプロセスへの変更または設計の基礎として容易に利用され得るものである、ということは、当業者に理解されるはずである。そして、当業者であれば、このような均等な構成が、添付の特許請求の範囲に記載された本発明の精神および範囲から逸脱しないものであることも理解できるはずである。
【００４１】
以下に、本発明の好ましい実施形態の構成および利用方式について詳細に説明するが、本発明は、多様な特定の文言によって具体化され得る多くの応用可能な発明概念を提供するものであると理解されるべきである。ここで述べる特定の実施形態は、本発明を構成および利用するための特定の方式を説明するだけのものであって、本発明の範囲を限定するものではない。
【００４２】
本発明は、特定の文言によって表現される好ましい実施形態、つまり、密集領域と孤立領域を併せ持つ半導体デバイスに関して説明することができるが、本発明の実施形態は、１つまたは複数のメタライゼーション層を含むその他の半導体デバイスにも適用可能である。本発明の実施形態はまた、半導体デバイスの絶縁、導電、および／または半導体材料層をパターニングするのに用いられるリソグラフィープロセスにも応用することができる。
【００４３】
図１および２は、本発明の１実施形態による密集領域と孤立領域を備えた半導体デバイスであって、孤立領域における導線の両側に、該導線の長さ方向に沿ってスキャッタリング・バーが付加された半導体デバイスを説明する図である。図３は、図２における半導体デバイスの断面図を示すものである。先ず、図１を参照にすると、密集して配置された複数の導線１０６ａを含む密集領域１０２と、少なくとも１つの孤立した導線１０６ｂを含む孤立領域１０４とを備える半導体デバイス１００が示されている。図１では１つの導線１０６ｂのみが示されているが、孤立領域１０４には複数の導線１０６ｂが存在していてもよい。ただし、孤立領域１０４における導線１０６ｂは、半導体デバイス１００の密集領域１０２における導線１０６ａほど密に配置されることはない。
【００４４】
本発明の実施形態によると、図１に示すように半導体デバイス１００のレイアウトを設計した後、図２に示すように孤立領域１０４における半導体デバイス１００のパターンレイアウトにスキャッタリング・バー１０８ａおよび１０８ｂを付加する。これらスキャッタリング・バー１０８ａおよび１０８ｂは、スキャッタリング・バー１０８ａおよび１０８ｂの長さ“ｃ”が示すように、実質的に、孤立した導線１０６ｂの長さＬ全体にわたって、該長さ方向に延伸しているのが好ましい。導線１０６ｂの長さＬは、数μｍまたはその他の寸法であり得る。また、孤立した導線１０６ｂは、１実施形態では、約１３０ｎｍ以下である幅“ｗ”を有しているのが好ましいが、その他のサイズでもかまわない。
【００４５】
スキャッタリング・バー１０８ａおよび１０８ｂは、ｗ／２以上である幅“ａ”を有しているのが好ましい。例えば、スキャッタリング・バー１０８ａおよび１０８ｂは、孤立した導線１０６ｂの幅の少なくとも半分であると好適である。１実施形態において、スキャッタリング・バー１０８ａおよび１０８ｂは、例えば、ｗ／２である。スキャッタリング・バー１０８ａおよび１０８ｂは、孤立した導線１０６ｂと間隔“ｂ1”だけ離間させて配置されるのが好ましく、ｂ1は約ｗ／２〜約１μｍの間の値である。
【００４６】
本発明の１実施形態によると、図示されるように、少なくとも１本のスキャッタリング・バー１０８ａは、導線１０６ｂの第１の側辺１１０ａ側近傍に配置され、少なくとも１本のスキャッタリング・バー１０８ｂは、導線１０６ｂの第２の側辺１１０ｂ側近傍に配置される。複数のスキャッタリング・バー１０８ａおよび１０８ｂは、孤立した導線１０６ｂの対向し合う側辺１１０ａおよび１１０ｂ側にそれぞれ配置され得る。半導体デバイス１００の孤立領域１０４に、例えば孤立した導線１０６ｂである構造物が複数設置される場合は、スキャッタリング・バー１０８ａおよび１０８ｂは、その追加された導線１０６ｂ（図示せず）の両側にそれぞれ配置されることが好ましい。
【００４７】
スキャッタリング・バー１０８ａおよび１０８ｂは、孤立した導線１０６ｂのリソグラフィープロセスの光近接効果補正（ＯＰＣ）を達成させ得る点で優れている。スキャッタリング・バー１０８ａおよび１０８ｂパターンは、フォトリソグラフィープロセス時における導線１０６ｂパターンの焦点深度を高めることができるため、半導体デバイスのクリティカルディメンション（ＣＤ）が改善されると共に、半導体デバイス１００の密集領域１０２における導線１０６ａと孤立領域１０４における導線１０６ｂとの抵抗率Ｒｓが揃うこととなる。スキャッタリング・バー１０８ａおよび１０８ｂは、半導体デバイス１００の製造が完了した後も、半導体デバイス１００内に残されるのが好ましい。
【００４８】
図３に示すのは、図１および２における半導体デバイス１００の断面図である。本発明の１実施形態によると、図示されるように、半導体デバイス１００の密集領域１０２および孤立領域１０４に、ビア１１２ａおよび１１２ｂがそれぞれ形成される。密集領域１０２において複数の導線１０６ａは、ビア１１２ａ上方にビア１１２ａと接するように形成される。孤立領域１０４には、図示のごとくに、ビア１１２ｂ上方にビア１１２ｂと接するように形成された、孤立した導線１０６ｂと、孤立した導線１０６ｂ両側近傍に位置するこの導線１０６ｂと間隔をあけて形成されたスキャッタリング・バー１０８ａおよび１０８ｂとが備えられている。
【００４９】
ビア１１２ａおよび１１２ｂ、導線１０６ａおよび１０６ｂ、ならびにスキャッタリング・バー１０８ａおよび１０８ｂは、２つのシングルダマシンプロセスを順次実行する、または１つのデュアルダマシンプロセスを実行することによって、形成することができる。なお、これらプロセスについては後述する。ビア１１２ａおよび１１２ｂ、導線１０６ａおよび１０６ｂ、ならびにスキャッタリング・バー１０８ａおよび１０８ｂは、図示されるように、絶縁材料１１８中に形成されるが、後述する２つのシングルダマシンプロセスを採用する場合、絶縁材料１１８は、２つの絶縁材料層からなるものであってもよい。
【００５０】
本発明の１実施形態によれば、各スキャッタリング・バー１０８ａおよび１０８ｂの下方には、ビアを含まない領域１１４ａおよび１１４ｂが設けられているのが好ましい。つまり、スキャッタリング・バー１０８ａおよび１０８ｂは、図示されるように、半導体デバイス１００の他の如何なる部分とも電気的に接続することなく、電気的に不活性であるのが好ましい。一方、導線１０６ｂは電気的に活性であり、半導体デバイス１００における他の接続線または活性な部分と電気的に接続することが好ましい。また、半導体デバイス１００には、１つまたは複数のビア１１２ａおよび１１２ｂの下方に配置され、任意でこれらと接続していてもよい１つまたは複数の導線１１６も含まれ得る。
【００５１】
図４〜８に示すのは、シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。図４〜８には半導体デバイス１００の孤立領域１０４だけが示されているが、ワークピースの密集領域１０２に基本的にスキャッタリング・バーを形成しないことを除いては、図示しないワークピースの密集領域１０２においても同時に同様の工程が行われる。
【００５２】
図４に示されるように、先ず、ワークピース１２０を準備する。このワークピース１２０は例えば、絶縁層によって被覆されたシリコンまたはその他の半導体材料からなる半導体基板を含むものであり得る。ワークピース１２０は、前工程（ＦＥＯＬ）で形成された、図示しないその他の活性な部分または回路を含んでいてもよい。例として、ワークピース１２０は、単結晶シリコンを酸化シリコンで覆ってなるものであり得る。さらに、ワークピース１２０は、その他の導電層、または、例えばトランジスタ、ダイオードなどの半導体デバイスを含んでいてもよい。また、例えばＧａＡｓ、ＩｎＰ、Ｓｉ／ＧｅまたはＳｉＣといった化合物半導体を、シリコンの代わりに用いることもできる。
【００５３】
図４に示されるように、ワークピース１２０上に、１つまたは複数の導線１１６を含む第１のメタライゼーション層を任意で形成してもよい。
【００５４】
次いで、第１のシングルダマシンプロセスにより配線用のビアの層を形成する。この第１のシングルダマシンプロセスにおいては、第１の絶縁材料１２２を導線１１６上に形成するか、あるいは、導線１１６がない場合にはワークピース１２０上に形成する。第１の絶縁材料１２２をパターニングしてビア１１２ｂのパターンを形成するには、例えば、第１の絶縁材料１２２上にフォトレジスト（図示せず）を堆積してから、リソグラフィーマスク（図示せず）を用いてフォトレジストをパターニングし、そのフォトレジストで第１の絶縁材料１２２をパターニングする、という方式をとることができる。また、この方式の代わりとして、第１の絶縁材料１２２を、例えば、電子ビームリソグラフィー（ＥＢＬ）またはその他直接パターニング方式によってパターン化することも可能である。
【００５５】
そして、導電材料を第１の絶縁材料１２２上に堆積してから、ＣＭＰまたはエッチング法により第１の絶縁材料１２２上面の余分な導電材料を除去して、ワークピース１２０の孤立領域１０４内にビア１１２ｂを形成する。
【００５６】
次に、第２のシングルダマシンプロセスにより、導線を含む配線層またはメタライゼーション層を形成する。この第２のシングルダマシンプロセスでは、図５に示されるように、第１の絶縁材料１２２およびビア１１２ｂの上に第２の絶縁材料１２４を堆積または形成する。続いて、この第２の絶縁材料１２４を、例えば、第２の絶縁材料１２４上にフォトレジスト１２６を堆積してから、導線とスキャッタリング・バーのパターンが形成されたリソグラフィーマスク１２８を用いてフォトレジスト１２６をパターニングすることによりパターン化する。例えば、マスク１２８は、透明領域１３０と不透明領域１３２とが形成されてなるものであることが好ましい。図示されるように、エネルギーがマスク１２８を通過するとき、不透明材料１３２が含まれない領域は、そのエネルギーを通過させ、フォトレジスト１２６を露光させる。次に、フォトレジスト１２６を除去することにより、図６に示すような、導線のパターン１３４と、導線のパターン１３４の両側に位置する少なくとも１本のスキャッタリング・バーパターン１３６ａおよび１３６ｂとを有する構造を残す。また、第１の絶縁材料１２２について説明したように、第２の絶縁材料１２４に対して直接パターニングを行ってもよい。
【００５７】
そして、図７に示されるように、パターニングされた第２の絶縁材料１２４の上面に、導電材料１３８を堆積する。すると、図示されるように、導電材料１３８は、導線のパターン１３４を充填すると共に、スキャッタリング・バーのパターン１３６ａおよび１３６ｂのパターンを充填することとなる。
【００５８】
次いで、例えばＣＭＰまたはエッチング法などにより、第２の絶縁材料１２４上面の余分な導電材料１３８を除去し、図８に示す構造を残す。この構造は、各ビア１１２ｂ上に形成された導線１０６ｂ、導線１０６ｂの一側辺側に位置するスキャッタリング・バー１０８ａ、および導線１０６ｂの対向する他側辺側に位置するスキャッタリング・バー１０８ｂを含んでいる。なお、この構造には、任意で導線１１６があってもよいし、また含まれていなくてもよい。ビア１１２ｂは、メタライゼーション層下方の、この任意に設けられる導線１１６と電気的に接続する、または、例えばワークピース１２０の活性領域１４０、半導体デバイス１００における他の部分に位置する別の導線もしくは活性な部分と電気的に接続するものとすることができる。
【００５９】
半導体デバイス１００の密集領域１０２には、図４〜８に示される孤立領域１０４について説明したのと同様に、導線１０６ａおよびビア１１２ａが同時に形成されることが好ましい（図３参照）。本発明の実施形態は、既存の製造工程に容易に取り入れることができるものであり、しかも、リソグラフィーマスクを追加する必要がなくなる。
【００６０】
ここで挙げる導線１０６および１１６、スキャッタリング・バー１０８、ならびにビア１１２は、例えば、銅、アルミニウム、タングステン、その他の導電材料、またはこれらの組み合わせからなることが好ましい。そして、かかる銅、アルミニウム、タングステン、その他の導電材料、またはこれらの組み合わせを堆積するに先立って、１つまたは複数のバリア層およびシード層を堆積することもできる。
【００６１】
また、ここに挙げる絶縁層１１８、１２２および１２４は、配線層に用いる従来の絶縁材料、例えばＳｉＯ2を含んでなるのが好ましいが、low-K材料を含むものであってもよい。low-K材料の例としては、アプライドマテリアルズ社製Ｂｌａｃｋ Ｄｉａｍｏｎｄ（商標）といったダイアモンド・ライク・カーボン、リンドープシリケートガラス（ＰＳＧ）、ボロン・リンドープシリケートガラス（ＢＰＳＧ）、フッ化シリケートガラスもしくはフッ化酸化シリコンガラス（ＦＳＧ）、ＳｉＯxＣy、スピンオンガラス、スピンオンポリマー、ダウ・ケミカル社製ＳＩＬＫ（商標）、ハネウェル社製ＦＬＡＲＥ（商標）、ＪＳＲマイクロ社製ＬＫＤ（Low-K誘電体）、水酸化シリコンカーボン（ＳｉＣＯＨ）、水素化アモルファスシリコン（ａ-Ｓｉ：Ｈ）、ＳｉＯxＮy、ＳｉＣ、ＳｉＣＯ、ＳｉＣＨ、これらの複合体、混合物、および／またはこれらの組み合わせなどがある。用途によっては、絶縁層１１８、１２２および１２４は、例えば、約４．０を超える誘電率を持った高誘電率材料からなるものとしてもよい。あるいは、絶縁層１１８、１２２および１２４は、例えば、１つもしくは複数のLow-K材料、high-K材料、またはシリコン酸化膜を組み合せたものであってもよい。
【００６２】
図９〜１２に示すのは、デュアルダマシンプロセスに適用される本発明の実施形態であって、半導体デバイスの孤立領域２０４に導線パターンとスキャッタリング・バーパターンを形成する前にビアパターンを形成する実施形態を説明する断面図である。各構成要素には、図４〜８に準じた符号の付し方をしているので、説明の重複を回避すべく、ここでは図中の各符号について詳述はしない。つまり、図９〜１２における各構成要素は、基本的に、図４〜８における各構成要素に相当し、同じ材料を用いてなるものである（ｘ０２、ｘ０４、ｘ０６など）。このｘは、図４〜８においては１であり、図９〜１２においては２である。例として、図４〜８について説明した導線１０６、スキャッタリング・バー１０８およびビア１１２の導電材料として挙げられた好ましい乃至代替の材料は、図９から１２における導線２０６、スキャッタリング・バー２０８およびビア２１２の導電材料としても用いられることが好ましい。
【００６３】
図９に示されるように、この実施形態において、絶縁材料層２１８は、ワークピース２２０上に形成または堆積される。絶縁材料層２１８は、例えば、図４〜８に示される第１の絶縁材料１２２および第２の絶縁材料１２４よりも厚いものであると好ましい。絶縁材料層２１８は、半導体デバイスの２つのビア、導線およびスキャッタリング・バーを形成させるに十分な厚さを有していなければならない。上述と同様に、図９〜図１２には、半導体デバイスの孤立領域２０４だけが示されているが、図３に示されるように半導体デバイスの密集領域にもビアおよび導線が同時に形成される。絶縁材料層２１８は、例えば、絶縁材料層１１８、１２２および１２４について上述したのと同じ材料を含んでいると好ましい。
【００６４】
再び図９を参照する。ビアファーストデュアルダマシンプロセスにおいては、先ず、絶縁材料層２１８をパターニングしてビアのパターン２４２を形成する。図示されるように、絶縁材料層２１８は、その全厚さにわたってパターン化されることが好ましい。
【００６５】
次に、図１０および１１に示すように、絶縁材料層２１８をパターニングして導線のパターン２３４、ならびにスキャッタリング・バーのパターン２３６ａおよび２３６ｂを形成する。絶縁材料層２１８は、例えば、図１０に示されるように、絶縁材料層２１８上面にフォトレジスト２２６を堆積してから、透明領域２３０および不透明領域２３２のパターンが形成されたマスク２２８を用いてこのフォトレジスト２２６をパターニングするという方式によってパターン化される。
【００６６】
続いて、図１１に示されように、フォトレジスト２２６をマスクとして用い、絶縁材料層２１８の上部をパターニングする。絶縁材料層２１８の上部のパターンには、図示するように、ビアパターン２４２上に堆積される導線パターン２３４が含まれると共に、この導線パターン２３４の両側に、導線パターン２３４近傍に位置するが間隔をあけて配置されるスキャッタリング・バーパターン２３６ａおよび２３６ｂが含まれる。
【００６７】
上記の方式の代わりとして、絶縁材料層２１８に、例えばＥＢＬなどでビアパターン２４２と導線パターン２３４とスキャッタリング・バーパターン２３６ａおよび２３６ｂとを直接パターニングすることもできる。
【００６８】
次に、パターニングされた絶縁材料層２１８上面に導電材料を堆積してから、余分な導電材料を除去して、図１２に示されるように、導線２０６ｂ、導線２０６ｂの一側辺側近傍に位置するスキャッタリング・バー２０８ａ、および導線２０６ｂの他側辺側近傍に位置するスキャッタリング・バー２０８ｂを形成する。
【００６９】
トレンチファーストデュアルダマシン構造も、図９〜１２に示したものと同様の工程によって形成され得る。この実施形態においては、先ず、図１０に示されるマスク２２８を用いてフォトレジスト２２６をパターンニングしてから、このパターニングされたフォトレジスト２２６を用いて絶縁材料層２１８の上部をパターニングし、孤立した導線のパターン２３６ならびにこの導線パターン２３４の両側近傍にスキャッタリング・バーのパターン２３６ａおよび２３６ｂを形成する。続いて、上記とは異なるリソグラフィーマスクを用い、絶縁材料層２１８をパターニングして、絶縁材料層２１８にビアのパターン２４２を形成する。あるいは、絶縁材料層２１８をパターニングするのにリソグラフィーマスクを用いる代わりに、絶縁材料層２１８上にフォトレジストを直接堆積し、ＥＢＬまたはその他直接パターニング方式によってこのフォトレジストを直接パターニングすることとしてもよい。引き続き、このフォトレジストをマスクとして絶縁材料層２１８にエッチングを施すことにより、フォトレジスト上のパターンを絶縁材料層２１８に転写する。そして同じように、パターン化された絶縁材料層２１８に導電材料を堆積して、図１２に示すような、孤立した導線２０６ｂの両側にスキャッタリング・バー２０８ａおよび２０８ｂがそれぞれ配置された構造を残す。
【００７０】
図１３〜１７は、デュアルダマシンプロセスに適用される本発明の別な好ましい実施形態であって、絶縁材料に感光性材料を用いた実施形態を説明する断面図である。各構成要素には、図４〜８および９〜１２に準じた符号の付し方をしているので、説明の重複を避けるため、図中に示される各符号についてここでは詳細に説明しない。つまり、図１３〜１７における各構成要素は、基本的に、図４〜８および図９〜１２における各構成要素に相当し、同じ材料を用いてなるものである（ｘ０２、ｘ０４、ｘ０６など）。このうち、図４〜８のｘは１、図９〜１２のｘは２、図１３〜１７のｘは３である。
【００７１】
この実施形態では、ワークピース３２０に堆積される絶縁材料３４４は、感光性の絶縁または誘電材料からなる。よって、この感光性絶縁材料３４４をパターニングするのに、フォトレジストを用いる必要はない。明確に言えば、この実施形態においては、図１３に示されるように、感光性絶縁材料３４４は、透明領域３４８と不透明領域３５０を備えるリソグラフィーマスク３４６を用いて直接パターニングされる。一例において、感光性絶縁材料３４４はシリコンからなることが好ましく、あるいは、有機材料からなるものであってもよく、またさらに、感光性絶縁材料３４４は、その他直接パターニングすることのできる材料からなるものであってもよい。
【００７２】
続く図１４〜１７には、トレンチファーストデュアルダマシンプロセスが示されている。先ず、図１４に示されるように、感光性絶縁材料３４４をパターニングして、孤立した導線３３４のパターン、ならびにこの孤立した導線パターン３３４の両側近傍にそれぞれ位置するスキャッタリング・バーのパターン３３６ａおよび３３６ｂを形成する。次に、図１６に示すように、不透明領域３３２にビアパターンが形成されたマスク３２８を用い、感光性絶縁材料３４４の、孤立した導線のパターン３３４下方の領域をパターニングする。ここでも同様に、ビアパターン３４２は、孤立した導線のパターン３３４の下方に形成されることが好ましい。ワークピース３２０と電気的に接続がなされるように、ビアパターン３４２は、絶縁材料３４４における導線以下の残りの部分全体にわたって延びるのが好ましい。また、リソグラフィーマスクを用いずに、感光性絶縁材料３４４を直接パターニングしてもよい。
【００７３】
続いて、図１７に示すように、パターン化された感光性絶縁材料３４４上に導電材料を堆積して、パターン３３４、３４２、３３６ａおよび３３６ｂを充填し、電気的に接続する孤立した導線３０６ｂとビア３１２ｂ、ならびに電気的に活性でないスキャッタリング・バー３０８ａおよび３０８ｂを形成する。ここでも同様に、図示しない半導体デバイスの密集領域にも、密に配される導線およびビアを同時に形成することが好ましい（図３参照）。
【００７４】
図１８に示すのは、本発明の好ましい実施形態であって、Ｎ本のスキャッタリング・バー４０８ａ１〜４０８ａＮ、およびＮ本の４０８ｂ１〜４０８ｂＮが、半導体デバイスの孤立領域４０４における導線４０６ｂの両側にそれぞれ配置される実施形態を説明する上面図である。この実施形態では、複数のスキャッタリング・バー４０８ａ１〜４０８ａＮおよび４０８ｂ１〜４０８ｂＮは、半導体デバイスの孤立領域４０４における孤立した導線４０６ｂの両側にそれぞれ形成される。一例において、数Ｎは４以下である。例えば、１本、２本、３本または４本のスキャッタリング・バー４０８ａ１〜４０８ａＮおよび４０８ｂ１〜４０８ｂＮが、導線４０６ｂの両側にそれぞれ配置される。導線４０６ｂの両側にそれぞれ配されるスキャッタリング・バー４０８ａ１〜４０８ａＮおよび４０８ｂ１〜４０８ｂＮの数Ｎは、同数であることが好ましい。各スキャッタリング・バー４０８ａ１〜４０８ａＮおよび４０８ｂ１〜４０８ｂＮと、その隣り合うスキャッタリング・バー４０８ａ１〜４０８ａＮおよび４０８ｂ１〜４０８ｂＮならびに導線４０６ｂとは、例えば、０．５μｍ以下の間隔を介して配されることが好ましい。
【００７５】
図１９に示すのは、本発明の別の好ましい実施形態を説明する上面図である。図示するように、スキャッタリング・バー５５２ａおよび５５２ｂは、不連続に形成された導電材料からなっている。スキャッタリング・バー５５２ａおよび５５２ｂの切れ目の間隔ｄは、例えば約０．１μｍ以下であることが好ましい。この実施形態において、スキャッタリング・バーのパターンは、複数の切れ目領域ｄによって分離された複数の溝を含む。つまり、この実施形態におけるスキャッタリング・バー５５２ａおよび５５２ｂは、図示するように、複数の絶縁材料５１８の領域によって分離された複数の導電材料の領域をそれぞれ含む。
【００７６】
図２０に示すのは、本発明の１実施形態を説明する上面図である。ここで、孤立領域６０４における導線６０６ｂおよび６０６ｃは直線状の導線ではなく、また、導線６０６ｂおよび６０８ｃの端部近傍には小さいスキャッタリング・バー６０８ｅ、６０８ｆおよび６０８ｇがさらに追加して設けられている。この実施形態において、孤立領域６０４は、実質的に直線状の細長い導線６０６ｄおよび６０６ｅを含んでいる。一方で、導線６０６ｂおよび６０６ｃは直線ではなく、Ｌ字形、Ｓ字型または横方向に延伸するもの、いくつかの屈曲（bend）があるものとすることができる。スキャッタリング・バー６０８ａ〜６０８ｇは、図示するように、導線６０６ｂ〜６０６ｅの側辺または端部近傍に配置されるのが好ましい。例として、スキャッタリング・バー６０８ａは、導線６０６ｂの一側辺側近傍に配置されている。このスキャッタリング・バー６０８ａは、導線６０６ｂと同じ長さの範囲で、導線６０６ｂと同じように屈曲している。スキャッタリング・バー６０８ｂおよび６０８ｃは、実質的に細長い直線状であり、導線６０６ｄおよび６０６ｅと同じ形をしている。スキャッタリング・バー６０８ｄは、図示されるように、導線６０６ｃの一部に沿って伸びており、この場合に、スキャッタリング・バー６０８ｂは、導線６０６ｃの下側の長さに合わせて延びる。また、スキャッタリング・バー６０８ｅ、６０８ｆおよび６０８ｇは、導線６０６ｂおよび６０６ｃの端部近傍に配置される短いパターンである。
【００７７】
なお、この実施形態において、導線６０６ｂと６０６ｃ、および６０６ｄと６０６ｅは極めて近接していることに注目すべきである。それ故に、この実施形態では、これら近接する導線どうしの間にスキャッタリング・バーは必要ないので、設置されていない。
【００７８】
本発明の実施形態により、スキャッタリング・バー６０８ａ〜６０８ｇを、図２０に示すごとく好適な配置とすることで、リソグラフィーは最適に改善され得る。上述の場合と同じように、スキャッタリング・バー６０８ａ〜６０８ｇは、最終的な製品中に残されたままとなるため、これらを除去するためのプロセスを余計に行う必要はない。
【００７９】
図２１に示すのは、各サイズのスキャッタリング・バーについての実験結果のグラフであって、焦点深度（ＤＯＦ）に対する効果を示すものである。このグラフによって、ｎｍで表される各スキャッタリング・バーのサイズに対する、μｍで表されるＤＯＦが示される。この実験結果から、スキャッタリング・バーの厚みが増すにつれて大きくなる散乱のバイアスにより、焦点深度が向上するということがわかる。
【００８０】
本発明の諸実施形態の有利な効果は、半導体デバイスの孤立領域における導線についてのリソグラフィー技術、焦点深度および光学近接効果補正を最適化させるための方法および構造を提供したことにある。さらに、パターンの疎密の差により生じるエッチングのローディング効果を改善すると共に、局部ＣＭＰのローディング効果を改善することができるという有利な効果もある。
【００８１】
本明細書に挙げた本発明の諸実施形態は、ダマシンパターニングプロセスに用いられる場合に特に有利であるが、ここに記載されたスキャッタリング・バーは、例えば、導電材料をワークピース上に堆積し、この導電材料をパターニングして、導線とこの導線両側に位置する少なくとも１本のスキャッタリング・バーのパターンとを形成したのち、導線とスキャッタリング・バーとの間のスペースを絶縁材料で充填するというサブトラクティブ法を行うことによって、メタライゼーション層内に形成されてもよい。スキャッタリング・バーがメタライゼーション層内に形成されると、導線のクリティカルディメンション（ＣＤ）の改善および制御が可能となると共に、ＤＯＦおよび近接効果について最適なプロセスウィンドウが得られる。
【００８２】
以上、本発明とその長所を詳細に説明したが、添付の特許請求の範囲によって定義される本発明の範囲を逸脱しない限りにおいては、各種の変更、置換および修正は可能であると解されるべきである。例えば、ここに記載した特徴、機能、プロセスおよび材料の多くが、本発明に含まれる範囲内で変更は可能であるということを、当業者であれば容易に理解できるであろう。さらに、本出願の範囲は、この明細書に記載した、プロセス、機械、製造、組成物、手段、方法およびステップについての特定の実施形態に限定されるものではない。当技術分野における通常の知識を有する者であれば本発明の開示から容易に理解できるように、ここに記載した対応する実施形態と実質的に同一に機能し、または実質的に同一の効果を達成する、現存のまたは今後開発されるであろうプロセス、機械、製造、組成物、手段、方法または工程は、本発明に基づいて利用することができる。したがって、添付した特許請求の範囲は、このようなプロセス、機械、製造、組成物、手段、方法または工程が含まれるものである。
【図面の簡単な説明】
【００８３】
【図１】本発明の１実施形態による密集領域と孤立領域を備えた半導体デバイスであって、孤立領域における導線の両側に該導線の長さ方向に沿って延びるスキャッタリング・バーが付加された半導体デバイスを説明する図である。
【図２】本発明の１実施形態による密集領域と孤立領域を備えた半導体デバイスであって、孤立領域における導線の両側に該導線の長さ方向に沿って延びるスキャッタリング・バーが付加された半導体デバイスを説明する図である。
【図３】図２に示す半導体デバイスの断面図である。
【図４】シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。
【図５】シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。
【図６】シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。
【図７】シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。
【図８】シングルダマシンプロセスに適用される本発明の好ましい１実施形態を説明する断面図である。
【図９】デュアルダマシンプロセスに適用される本発明の１実施形態であって、半導体デバイスの孤立領域に導線およびスキャッタリング・バーのパターンを形成するに先立ちビアパターンを形成する実施形態を説明する断面図である。
【図１０】デュアルダマシンプロセスに適用される本発明の１実施形態であって、半導体デバイスの孤立領域に導線およびスキャッタリング・バーのパターンを形成するに先立ちビアパターンを形成する実施形態を説明する断面図である。
【図１１】デュアルダマシンプロセスに適用される本発明の１実施形態であって、半導体デバイスの孤立領域に導線およびスキャッタリング・バーのパターンを形成するに先立ちビアパターンを形成する実施形態を説明する断面図である。
【図１２】デュアルダマシンプロセスに適用される本発明の１実施形態であって、半導体デバイスの孤立領域に導線およびスキャッタリング・バーのパターンを形成するに先立ちビアパターンを形成する実施形態を説明する断面図である。
【図１３】デュアルダマシンプロセスに適用される本発明の１実施形態であって、絶縁材料として光感光性材料を用い、かつ、ビアパターンの形成に先立って導線およびスキャッタリング・バーのパターンを形成する実施形態を説明する断面図である。
【図１４】デュアルダマシンプロセスに適用される本発明の１実施形態であって、絶縁材料として光感光性材料を用い、かつ、ビアパターンの形成に先立って導線およびスキャッタリング・バーのパターンを形成する実施形態を説明する断面図である。
【図１５】デュアルダマシンプロセスに適用される本発明の１実施形態であって、絶縁材料として光感光性材料を用い、かつ、ビアパターンの形成に先立って導線およびスキャッタリング・バーのパターンを形成する実施形態を説明する断面図である。
【図１６】デュアルダマシンプロセスに適用される本発明の１実施形態であって、絶縁材料として光感光性材料を用い、かつ、ビアパターンの形成に先立って導線およびスキャッタリング・バーのパターンを形成する実施形態を説明する断面図である。
【図１７】デュアルダマシンプロセスに適用される本発明の１実施形態であって、絶縁材料として光感光性材料を用い、かつ、ビアパターンの形成に先立って導線およびスキャッタリング・バーのパターンを形成する実施形態を説明する断面図である。
【図１８】半導体デバイスの孤立領域における導線の両側にＮ本のスキャッタリング・バーが配置された、本発明の好ましい１実施形態を説明する上面図である。
【図１９】スキャッタリング・バーが不連続の導電材料のラインからなる、本発明の好ましい別の実施形態を説明する上面図である。
【図２０】孤立領域の導線が直線状でないと共に、追加のスキャッタリング・バーが導線の端部近傍に付加されている本発明の１実施形態を説明する上面図である。
【図２１】隣に位置する導線の焦点深度（ＤＯＦ）への効果を示す、各サイズのスキャッタリング・バーの実験結果を表すグラフである。
【符号の説明】
【００８４】
１００ 半導体デバイス
１０２ 密集領域
１０４ 孤立領域
１０６ａ、１０６ｂ 導線
１０８ａ、１０８ｂ スキャッタリング・バー
１１０ａ 第１の側辺
１１０ｂ 第２の側辺
１１２ａ、１１２ｂ ビア
１１４ａ、１１４ｂ 領域
１１８ 絶縁材料層
１２０ ワークピース
１２２ 絶縁材料層
１２４ 絶縁材料層
１２６ フォトレジスト
１２８ フォトマスク
１３０ 透明領域
１３２ 不透明領域
１３４ 導線のパターン
１３６ａ、１３６ｂ スキャッタリング・バーのパターン
１３８ 導電材料
１４０ 活性領域
２０４ 孤立領域
２０６ｂ 導線
２０８ａ、２０８ｂ スキャッタリング・バー
２１２ｂ ビア
２１８ 絶縁材料層
２２０ ワークピース
２２６ フォトレジスト
２２８ フォトマスク
２３０ 透明領域
２３２ 不透明領域
２３４ 導線のパターン
２３６ａ、２３６ｂ スキャッタリング・バーのパターン
２４２ ビアのパターン
３０４ 孤立領域
３０６ｂ 導線
３０８ａ、３０８ｂ スキャッタリング・バー
３１２ｂ ビア
３２０ ワークピース
３２８ フォトマスク
３３０ 透明領域
３３２ 不透明領域
３３４ 導線のパターン
３３６ａ、３３６ｂ スキャッタリング・バーのパターン
３４２ ビアのパターン
３４４ 絶縁材料
３４６ フォトマスク
３４８ 透明領域
３５０ 不透明領域
４０４ 孤立領域
４０６ｂ 導線
４０８ａ１〜Ｎ スキャッタリング・バー
４０８ｂ１〜Ｎ スキャッタリング・バー
５０４ 孤立領域
５０６ｂ 導線
５５２ａ、５５２ｂ スキャッタリング・バー
５１８ 絶縁材料
６０４ 孤立領域
６０６ｂ、６０６ｃ、６０６ｄ、６０６ｅ 導線
６０８ａ〜ｇ スキャッタリング・バー
【特許請求の範囲】
【請求項１】
ワークピースと、
前記ワークピース上に配置される絶縁材料と、
前記絶縁材料内に配置され、第１の側辺およびこの第１の側辺に対向する第２の側辺を有すると共に、第１の長さを持っている第１の導線と、
前記絶縁材料内であって前記第１の導線の第１の側辺側近傍に前記第１の導線の第１の側辺から離間させて配置され、前記第１の長さに略等しい第２の長さを持っているＮ本の第１のスキャッタリング・バーとを含み、
前記第１の導線は電気的に活性であり、前記Ｎ本の第１のスキャッタリング・バーは電気的に不活性である半導体デバイス。
【請求項２】
前記絶縁材料内であって前記第１の導線の第２の側辺側近傍に前記第１の導線の第２の側辺から離間させて配置され、前記第１の長さと略等しい第３の長さを持っていると共に、電気的に不活性であるＮ本の第２のスキャッタリング・バーをさらに含む請求項１記載の半導体デバイス。
【請求項３】
前記Ｎが１、２、３または４である請求項２記載の半導体デバイス。
【請求項４】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが第１の幅を有し、前記第１の導線が第２の幅を有し、前記第１の幅が前記第２の幅の約１／２〜前記第２の幅と等しい大きさである請求項２記載の半導体デバイス。
【請求項５】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが前記第１の導線と約０．５μｍ以下の間隔だけ離間している請求項２記載の半導体デバイス。
【請求項６】
前記絶縁材料内であって前記第１の導線の端部近傍に前記第１の導線の端部と間隔をあけて形成された少なくとも１本の第３のスキャッタリング・バーをさらに含む請求項２記載の半導体デバイス。
【請求項７】
前記Ｎ本の第１のスキャッタリング・バーまたは前記Ｎ本の第２のスキャッタリング・バーが、不連続なスキャッタリング・バーを少なくとも１本含み、該少なくとも１本の不連続なスキャッタリング・バーが、複数の前記絶縁材料からなる領域によって分離された複数の導電材料からなる領域を含む請求項２記載の半導体デバイス。
【請求項８】
前記少なくとも１本の不連続なスキャッタリング・バーのパターンが、幅約０．１μｍ以下である複数の切れ目領域を含む請求項７記載の半導体デバイス。
【請求項９】
前記第１の導線の幅が約１３０ｎｍ以下である請求項１記載の半導体デバイス。
【請求項１０】
前記絶縁材料が感光性誘電材料からなる請求項１記載の半導体デバイス。
【請求項１１】
前記感光性誘電材料がシリコンまたは有機材料からなる請求項１０記載の半導体デバイス。
【請求項１２】
前記第１導線が、直線、曲線、Ｌ字形またはこれらの組み合わせからなる請求項１記載の半導体デバイス。
【請求項１３】
ワークピースと、
前記ワークピース上に配置される絶縁材料と、
前記絶縁材料内に配置され、第１の側辺および第２の側辺を有すると共に、第１の長さを持っている第１の導線と、
前記絶縁材料内であって前記第１の導線の第１の側辺側近傍に前記第１の導線の第１の側辺から離間させて配置され、前記第１の長さに略等しい第２の長さを持っている少なくとも１本の第１のスキャッタリング・バーとを含み、
前記第１の導線は電気的に活性であり、前記少なくとも１本の第１のスキャッタリング・バーは電気的に不活性である半導体デバイス。
【請求項１４】
前記絶縁材料内であって前記第１の導線の第２の側辺側近傍に前記第１の導線の第２の側辺から離間させて配置され、前記第１の長さと略等しい第３の長さを持っていると共に、電気的に不活性である少なくとも１本の第２のスキャッタリング・バーをさらに含む請求項１３記載の半導体デバイス。
【請求項１５】
前記第１のスキャッタリング・バーの数と前記第２のスキャッタリング・バーの数とが等しい請求項１４記載の半導体デバイス。
【請求項１６】
前記第１のスキャッタリング・バーの数と前記第２のスキャッタリング・バーの数とが等しくない請求項１４記載の半導体デバイス。
【請求項１７】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが第１の幅を有し、前記第１の導線が第２の幅を有し、前記第１の幅が前記第２の幅の約１／２〜前記第２の幅と等しい大きさである請求項１４記載の半導体デバイス。
【請求項１８】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが前記第１の導線と約０．５μｍ以下の間隔だけ離間している請求項１４記載の半導体デバイス。
【請求項１９】
前記絶縁材料内であって前記第１の導線の端部近傍に前記第１の導線の端部と間隔をあけて形成された少なくとも１本の第３のスキャッタリング・バーをさらに含む請求項１３記載の半導体デバイス。
【請求項２０】
前記少なくとも１本の第１のスキャッタリング・バーが、不連続なスキャッタリング・バーを少なくとも１本含み、該少なくとも１本の不連続なスキャッタリング・バーが、複数の前記絶縁材料からなる領域によって分離された複数の導電材料からなる領域を含む請求項１３記載の半導体デバイス。
【請求項１】
ワークピースと、
前記ワークピース上に配置される絶縁材料と、
前記絶縁材料内に配置され、第１の側辺およびこの第１の側辺に対向する第２の側辺を有すると共に、第１の長さを持っている第１の導線と、
前記絶縁材料内であって前記第１の導線の第１の側辺側近傍に前記第１の導線の第１の側辺から離間させて配置され、前記第１の長さに略等しい第２の長さを持っているＮ本の第１のスキャッタリング・バーとを含み、
前記第１の導線は電気的に活性であり、前記Ｎ本の第１のスキャッタリング・バーは電気的に不活性である半導体デバイス。
【請求項２】
前記絶縁材料内であって前記第１の導線の第２の側辺側近傍に前記第１の導線の第２の側辺から離間させて配置され、前記第１の長さと略等しい第３の長さを持っていると共に、電気的に不活性であるＮ本の第２のスキャッタリング・バーをさらに含む請求項１記載の半導体デバイス。
【請求項３】
前記Ｎが１、２、３または４である請求項２記載の半導体デバイス。
【請求項４】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが第１の幅を有し、前記第１の導線が第２の幅を有し、前記第１の幅が前記第２の幅の約１／２〜前記第２の幅と等しい大きさである請求項２記載の半導体デバイス。
【請求項５】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが前記第１の導線と約０．５μｍ以下の間隔だけ離間している請求項２記載の半導体デバイス。
【請求項６】
前記絶縁材料内であって前記第１の導線の端部近傍に前記第１の導線の端部と間隔をあけて形成された少なくとも１本の第３のスキャッタリング・バーをさらに含む請求項２記載の半導体デバイス。
【請求項７】
前記Ｎ本の第１のスキャッタリング・バーまたは前記Ｎ本の第２のスキャッタリング・バーが、不連続なスキャッタリング・バーを少なくとも１本含み、該少なくとも１本の不連続なスキャッタリング・バーが、複数の前記絶縁材料からなる領域によって分離された複数の導電材料からなる領域を含む請求項２記載の半導体デバイス。
【請求項８】
前記少なくとも１本の不連続なスキャッタリング・バーのパターンが、幅約０．１μｍ以下である複数の切れ目領域を含む請求項７記載の半導体デバイス。
【請求項９】
前記第１の導線の幅が約１３０ｎｍ以下である請求項１記載の半導体デバイス。
【請求項１０】
前記絶縁材料が感光性誘電材料からなる請求項１記載の半導体デバイス。
【請求項１１】
前記感光性誘電材料がシリコンまたは有機材料からなる請求項１０記載の半導体デバイス。
【請求項１２】
前記第１導線が、直線、曲線、Ｌ字形またはこれらの組み合わせからなる請求項１記載の半導体デバイス。
【請求項１３】
ワークピースと、
前記ワークピース上に配置される絶縁材料と、
前記絶縁材料内に配置され、第１の側辺および第２の側辺を有すると共に、第１の長さを持っている第１の導線と、
前記絶縁材料内であって前記第１の導線の第１の側辺側近傍に前記第１の導線の第１の側辺から離間させて配置され、前記第１の長さに略等しい第２の長さを持っている少なくとも１本の第１のスキャッタリング・バーとを含み、
前記第１の導線は電気的に活性であり、前記少なくとも１本の第１のスキャッタリング・バーは電気的に不活性である半導体デバイス。
【請求項１４】
前記絶縁材料内であって前記第１の導線の第２の側辺側近傍に前記第１の導線の第２の側辺から離間させて配置され、前記第１の長さと略等しい第３の長さを持っていると共に、電気的に不活性である少なくとも１本の第２のスキャッタリング・バーをさらに含む請求項１３記載の半導体デバイス。
【請求項１５】
前記第１のスキャッタリング・バーの数と前記第２のスキャッタリング・バーの数とが等しい請求項１４記載の半導体デバイス。
【請求項１６】
前記第１のスキャッタリング・バーの数と前記第２のスキャッタリング・バーの数とが等しくない請求項１４記載の半導体デバイス。
【請求項１７】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが第１の幅を有し、前記第１の導線が第２の幅を有し、前記第１の幅が前記第２の幅の約１／２〜前記第２の幅と等しい大きさである請求項１４記載の半導体デバイス。
【請求項１８】
前記第１のスキャッタリング・バーおよび前記第２のスキャッタリング・バーが前記第１の導線と約０．５μｍ以下の間隔だけ離間している請求項１４記載の半導体デバイス。
【請求項１９】
前記絶縁材料内であって前記第１の導線の端部近傍に前記第１の導線の端部と間隔をあけて形成された少なくとも１本の第３のスキャッタリング・バーをさらに含む請求項１３記載の半導体デバイス。
【請求項２０】
前記少なくとも１本の第１のスキャッタリング・バーが、不連続なスキャッタリング・バーを少なくとも１本含み、該少なくとも１本の不連続なスキャッタリング・バーが、複数の前記絶縁材料からなる領域によって分離された複数の導電材料からなる領域を含む請求項１３記載の半導体デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２００６−５３５０（Ｐ２００６−５３５０Ａ）
【公開日】平成１８年１月５日（２００６．１．５）
【国際特許分類】
【出願番号】特願２００５−１７２９６０（Ｐ２００５−１７２９６０）
【出願日】平成１７年６月１３日（２００５．６．１３）
【出願人】（５００２６２０３８）台湾積體電路製造股▲ふん▼有限公司 (198)
【Ｆターム（参考）】
【公開日】平成１８年１月５日（２００６．１．５）
【国際特許分類】
【出願日】平成１７年６月１３日（２００５．６．１３）
【出願人】（５００２６２０３８）台湾積體電路製造股▲ふん▼有限公司 (198)
【Ｆターム（参考）】
[ Back to top ]