【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。また信頼性の高い半導体装置を提供する。
【解決手段】チャネル形成領域と、ソース領域またはドレイン領域を有する島状半導体膜１３１と、ゲート絶縁膜と、ゲート電極１０３とを有する薄膜トランジスタと、層間絶縁膜と、層間絶縁膜中に形成され、ソース領域またはドレイン領域の一方に達する複数のコンタクトホールを含む第１のコンタクトホール１４２と、ソース領域またはドレイン領域の他方に達する第２のコンタクトホール１４１とを有し、第２のコンタクトホール１４１の径は、第１のコンタクトホール１４２に含まれる複数のコンタクトホール１４２のそれぞれの径より大きく、第１のコンタクトホールの底面積の合計と、第２のコンタクトホール１４１の底面積は等しい半導体装置に関する。 （もっと読む）

【課題】マイグレーションの問題を生じることなく、微細でアスペクトの高く絶縁特性に優れた絶縁膜を備えた貫通電極を有する素子付き基板、赤外線センサーおよび貫通電極形成方法を提供する。
【解決手段】予め、素子回路形成前のベース基板にビアホールを形成し、前記ベース基板の素子回路形成面と前記ビアホールの内面に熱酸化により絶縁膜を形成する熱酸化を行なう。前記熱酸化工程後に前記ビアホール形成部に導電部を有する素子回路を形成した後、前記素子回路形成工程後に前記ビアホールに導電体を埋め込み形成するようにしている。 （もっと読む）

【課題】実装基板に信頼性よく実装できる多層構造の再配線を備えた半導体装置を提供する。
【解決手段】バンプ電極１８を備えた半導体基板１０ａと、半導体基板１０ａの上に形成され、バンプ電極１８の横方向に配置された第１絶縁層２０と、第１絶縁層２０の上に形成され、バンプ電極１８に接続された第１配線層３０と、第１配線層３０の上に形成された第２絶縁層２２と、第２絶縁層２２に形成され、第１配線層３０に到達するビアホールＶＨと、第２絶縁層２２の上に形成され、ビアホールＶＨに形成されたビア導体４０を介して第１配線層３０に接続される第２配線層３２と、第２配線層３２に接続された外部接続端子３４とを含み、第２絶縁層２２の弾性率は第１絶縁層２０の弾性率より低く設定されている。 （もっと読む）

【課題】従来のＣＭＰを伴うダマシン法を用いた配線や電極の形成は、製造工程が煩雑であり高コスト化している。表示装置等の大型基板に配線形成を行うには平坦性等の高精度が要求されて好適せず、また研磨による配線材料の除去・廃棄量が多いという課題がある。
【解決手段】表示装置の形成方法は、基板上に下地絶縁層を設け、その層上に配線パターンに沿った第１の銅拡散防止層を設ける。次に、その第１の銅拡散防止層上面に第１の銅拡散防止層の幅より僅かに狭い銅配線層を積層し、銅配線層の全表面を覆うように、第２の金属拡散防止層を設ける方法である。 （もっと読む）

【課題】フォーカス値の測定時間を短縮し、かつ正確なフォーカス値を得ることができる半導体装置の製造方法及び露光装置を提供する。
【解決手段】半導体装置の製造方法は、ウエハ３上に形成されたレジスト６より下層に形成された膜によって反射率が異なる領域について測定されたフォーカス値を取得し、反射率が低い第１の領域３１について得られたフォーカス値に、前記第１の領域３１よりも反射率が高い第２の領域３２について得られたフォーカス値を近づけて露光処理を行う。 （もっと読む）

【課題】 シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。
【解決手段】 シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３の周側面は封止膜１５によって覆われている。これにより、低誘電率膜４が剥離しにくい構造となっている。この場合、シリコン基板１の下面には、該下面をクラック等から保護するために、下層保護膜１８が設けられている。 （もっと読む）

【課題】端子間の接合性に優れ高い信頼性を備えたものにするとともに、端子の狭ピッチ化も容易に対応できる電子装置、電子装置の製造方法、電子機器を提供する。
【解決手段】本発明の半導体装置１は、半導体基板１０と、半導体基板１０に形成された貫通孔７内に設けられるとともに半導体基板１０の能動面１０Ａ側に部分的に突出する貫通電極５と、を有し、貫通電極５は、樹脂コア９と、樹脂コア９の少なくとも一部を覆う導電膜１５と、を有する。 （もっと読む）

【課題】ゲート電極とのコンタクトのためのコンタクトホールの形成時に、ゲート電極が深く掘り下げられることを防止できる半導体装置を提供すること。
【解決手段】ゲートトレンチ６を有するエピタキシャル層３に、ボディ領域５、ドレイン領域４、ソース領域９およびボディコンタクト領域１０を形成する。ゲートトレンチ６には、ゲート電極８を埋設する。エピタキシャル層３には、層間絶縁膜１１を積層する。ゲート電極８と層間絶縁膜１１との間には、エピタキシャル層３とはエッチングレートの異なる材料からなるエッチングストッパ層１４を介在させる。そして、エッチングにより、ゲート電極８およびボディコンタクト領域１０それぞれとのコンタクトのための、ゲートコンタクトホール１３およびソースコンタクトホール１５を同時に形成する。ゲートコンタクトホール１３は、平面視でエッチングストッパ層１４と重なるように形成する。 （もっと読む）

【課題】複数の半導体集積回路を接続する配線の位置を容易に決定することを課題にする。
【解決手段】第１の基板上に第１の分離層と第１の半導体素子層を形成し、第１の半導体素子層に第１のレーザビームを照射することにより第１の開口部を形成し、第１の開口部に第１の半導体素子層と接続する第１の配線を形成し、第１の半導体素子層上に第１の保護材を形成し、第１の保護材に第１の配線に接続する第１の電極を形成し、第１の分離層に沿って第１の基板と第１の半導体素子層を分離し、上述の作製工程により第２の基板上に、第２の分離層、第２の半導体素子層、第２の配線、第２の保護材、第２の電極を作製し、第２の電極と第１の配線を接続するように第２の保護材上に第１の半導体素子層を貼り合わせ、第２の分離層に沿って第２の基板と第２の半導体素子層を含む積層構造を分離する半導体装置の作製方法に関する。 （もっと読む）

【課題】表面実装の際の処理に対して十分な強度を有する貫通電極を備えた貫通電極基板を簡単に製造することができる貫通電極基板の製造方法及び貫通電極基板を提供すること。
【解決手段】本発明のシリコン貫通電極基板の製造方法は、シリコン基板１にその厚さ方向に貫通した穴部２を形成して、前記厚さ方向に連続した梁１ｂで支持された貫通電極部１ａを残存させる工程と、前記梁１ｂを熱酸化して前記穴部２を絶縁層３で埋めることにより、シリコンで構成され、前記厚さ方向に貫通した貫通電極４を形成する工程と、を具備することを特徴とする。 （もっと読む）

【課題】本発明は液晶表示装置用アレイ基板製造用のエッチングテープを提供する。
【解決手段】本発明のエッチングテープは、ベースシート及びベースシート上にゲルタイプのエッチング物質が塗布されて形成されたエッチング物質層を含む。このエッチングテープは、透明絶縁基板上にゲート電極、ストレージキャパシターの第１電極、ゲート配線を形成する段階、ゲート絶縁膜、アクティブ層、オーミック接触層、ソース電極及びドレーン電極を形成し、誘電体層及びストレージキャパシターの第２電極を形成し、データ配線を形成する段階、画素電極を形成し、ゲートパッド電極を形成し、データパッド電極を形成する段階、保護層を形成する段階及びゲートパッド電極上に形成された保護層とデータパッド電極上に形成された保護層をエッチングすることでコンタクトホールを形成する段階を含む液晶表示装置用アレイ基板の製造方法に利用される。 （もっと読む）

【課題】 外部基板との熱膨張差により発生する応力を吸収し得る半導体チップを提供する。
【解決手段】 第２絶縁層２３６は、熱膨張率の相対的に低い絶縁膜２３６Ａと、熱膨張率の相対的に高い絶縁膜２３６Ｂとの２層構造からなる。半導体チップ３０と基板９０との熱膨張率は異なり、半導体チップ３０の動作時に発生する熱によって半導体チップ３０と基板９０との間に応力が発生するが、熱膨張率の異なる絶縁膜２３６Ａ、２３６Ｂによりそれぞれ応力を吸収できる。 （もっと読む）

【課題】 適切なマークパターンを用いることが可能な半導体装置の製造方法を提供する。
【解決手段】 マークパターンの第１のパターン部分３３ａを有する第１の回路パターン原版３３を用意する工程と、マークパターンの第２のパターン部分３４ａを有する第２の回路パターン原版３４を用意する工程と、第１のパターン部分を下地領域３１上のマスク膜３２に転写して、マスク膜に第１の転写パターン部分３２ｃを形成する工程と、第２のパターン部分をマスク膜に転写して、マスク膜に第２の転写パターン部分３２ｄを形成する工程と、第１の転写パターン部分及び第２の転写パターン部分が合成された転写マークパターンを有するマスク膜をマスクとして用いて下地領域をパターニングし、下地領域に下地マークパターンを形成する工程とを備える。 （もっと読む）

【課題】メモリセルアレイのメモリセルを選択する配線の抵抗率を低減することにより、配線中の電圧降下を低減し、消費電力を低減する半導体ラインの構造を提供する。
【解決手段】集積回路は、各メモリセルのアレイと半導体基板内に形成されたドープされた各半導体ライン２０２とを含む。上記ドープされた各半導体ライン２０２は、各メモリセルのロウに結合されている。上記集積回路は、上記ドープされた各半導体ライン２０２に接触している導電性クラッディング部２０３を含む。 （もっと読む）

【課題】導電パターンの形成方法とそれを利用した薄膜トランジスタ及びその製造方法を提供する。
【解決手段】導電パターンを備える平板表示装置において、ベース部材を用意するステップと、ベース部材に導電パターンと同じ形態の凹部を形成するステップと、凹部に導電性物質を塗布して導電パターンを形成するステップと、を含む導電パターンの形成方法である。ベース部材は、凹部を備えるプラスチック基板を備えるか、または基板と、基板上に形成されて凹部を備える絶縁膜とを備える。 （もっと読む）

【課題】半導体基板に貫通配線層を形成する際の貫通孔底部での配線層の薄膜化が防止され、貫通接続部の接続不良が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が形成されている。また第１の配線層５の近傍に、貫通孔３とその内壁面等に形成された第３の絶縁層８および貫通孔３内に充填・形成された第３の配線層９から成る貫通接続部が形成されている。そして、この貫通接続部に内接された第２の配線層７と第１の配線層５とが電気的に接続され、貫通孔３の内壁面と第１の配線層５との間に第２の絶縁層６が介在し、第１の配線層５と貫通孔３内に充填・形成された第３の配線層９とが離間されるように構成されている。 （もっと読む）

【課題】半導体基板の貫通配線部において、貫通孔底部での絶縁層の被覆性が向上され、電気的絶縁性の低下や接続不良が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が開口４ａを覆い形成されている。また、貫通孔３内および半導体基板２の裏面に第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、内接部に第１の絶縁層４の開口４ａよりも小径の開口６ａを有している。さらに、貫通孔３内に第２の配線層７が充填・形成され、この第２の配線層７は第２の絶縁層６の開口６ａを介して第１の配線層５に内接している。 （もっと読む）

【課題】従来の半導体装置では、半導体素子が自己加熱により熱破壊するという問題があった。
【解決手段】本発明の半導体装置では、ＭＯＳトランジスタ１の中央領域に非活性領域６が配置されている。非活性領域６には、ドレイン領域３、ソース領域４及びゲート電極５が配置されていない。この構造により、非活性領域６では、ＭＯＳトランジスタ１の電流が流れることがなく、自己加熱による温度上昇が大幅に低減される。そして、ＭＯＳトランジスタ１が、自己加熱により熱破壊することを抑止することができる。 （もっと読む）

【課題】 面内応答型液晶表示装置において、引き出し配線から発生する電界を遮蔽し、対向基板の電位変動を防止することで、ゲート端子近傍の表示領域に白抜けを生じない液晶表示装置を得るものである。
【解決手段】 この発明に係る液晶表示装置においては、ゲート配線に電圧を印加するためのゲート端子およびこれに接続するため設置されたテーパーゲート配線部が設けられ、テーパーゲート配線部の上層に絶縁膜を介して導電層を配設したものである。ゲート配線４に電圧を印加するためのゲート端子１６およびこれに接続するため設置されたテーパーゲート配線部１４が設けられ、テーパーゲート配線部１４の上層にゲート絶縁膜５を介して導電層１８を配設する。 （もっと読む）

【課題】信頼性の高いＢＧＡを有する半導体装置を提供する。
【解決手段】第１の主面上にパッド電極５３を形成された半導体基板の第２の主面から前記パッド電極５３に到達するビアホールＶＨを形成する工程と、前記ビアホールＶＨ内を含む前記半導体基板の第２の主面上に絶縁膜を形成する工程と、前記絶縁膜上に緩衝層６０を形成する工程と、前記ビアホールＶＨの底部の絶縁膜をエッチング除去する工程と、前記ビアホールＶＨを通して、前記パッド電極５３と電気的に接続され、かつ前記ビアホールＶＨから前記緩衝層６０上に延びる配線層６４を形成する工程と、前記配線層６４上に導電端子６６を形成する工程と、前記半導体基板を複数の半導体チップ５１Ａに分割する工程と、を具備することを特徴とする。 （もっと読む）