電子装置、電子装置の製造方法、電子機器
【課題】端子間の接合性に優れ高い信頼性を備えたものにするとともに、端子の狭ピッチ化も容易に対応できる電子装置、電子装置の製造方法、電子機器を提供する。
【解決手段】本発明の半導体装置1は、半導体基板10と、半導体基板10に形成された貫通孔7内に設けられるとともに半導体基板10の能動面10A側に部分的に突出する貫通電極5と、を有し、貫通電極5は、樹脂コア9と、樹脂コア9の少なくとも一部を覆う導電膜15と、を有する。
【解決手段】本発明の半導体装置1は、半導体基板10と、半導体基板10に形成された貫通孔7内に設けられるとともに半導体基板10の能動面10A側に部分的に突出する貫通電極5と、を有し、貫通電極5は、樹脂コア9と、樹脂コア9の少なくとも一部を覆う導電膜15と、を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子装置、電子装置の製造方法、電子機器に関するものである。
【背景技術】
【0002】
従来、積層型半導体装置では、バンプの接合に高精度な位置決めが要求されるため、フリップチップボンダーを用いた加熱加圧による接合がなされている。しかしながら、バンプの接合にハンダを用いた場合、加熱加圧によってハンダが接合部分からはみ出してしまい、接合不良を生じやすいという問題があった。
【0003】
特許文献1では、シリコン基板から突出した裏面端子の側面に絶縁膜が形成されているため、接合時において過剰なハンダが端子周辺にはみ出してシリコン基板とショートするおそれがある。また、リフローボンディングなどの無加重の接合方法を用いた場合であっても、特許文献1のように裏面端子の先端が平坦面であると、接合強度が弱くなるという問題もあった。
【0004】
これを解決するために、特許文献2に示すような裏面端子側面のCuも露出させ、シリコン基板側の基部は絶縁膜で覆った構成が提案されている。この端子側面のCu露出部がハンダ接合に寄与し、形成されるハンダ形状は裏面端子周辺部から半導体基板(シリコン基板)の能動面上の端子まで裾をひく形状となる。したがって、はみ出したハンダによる半導体基板とのショートや端子間におけるショートを回避できる。また、接合面積が増えるため接合強度も向上した。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2001−53218号公報
【特許文献2】特開2004−297019号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献2記載の方法であってもハンダ量のコントロールが難しいため、接合不良を完全に回避することは困難である。また、小型化の要求に答えるべく狭ピッチ化が進められているが、従来の構造はハンダ接合のため狭ピッチ化が難しいという問題が残っている。
【0007】
本発明は、上記従来技術の問題点に鑑み成されたものであって、端子間の接合性に優れ高い信頼性を備えたものにするとともに、端子の狭ピッチ化も容易に対応できる電子装置、電子装置の製造方法、電子機器を提供することを目的としている。
【課題を解決するための手段】
【0008】
本発明の半導体装置は、上記課題を解決するために、半導体基板と、前記半導体基板に形成された貫通孔内に設けられるとともに、前記半導体基板の能動面と反対側の裏面に部分的に突出する貫通電極と、を有し、前記貫通電極は、樹脂コアと、前記樹脂コアの少なくとも一部を覆う導電膜と、ことを特徴とする。
【0009】
本発明によれば、半導体基板の裏面側に貫通電極が部分的に突出しており、他の電子素子を実装する場合には、貫通電極を構成している導電膜の内側の樹脂コアの樹脂変形を利用した接続となる。このため、後に実装される電子素子側の端子に対する貫通電極の接触面積が広がって接続信頼性が良好となる。また、樹脂コアの弾性変形により、貫通電極と端子との接合強度が向上するとともに圧着も樹脂のみで可能となる。
本発明の半導体装置では、ハンダなど低融点金属を用いた接合に問題とされていた、ハンダのはみ出しによる半導体基板とのショートや端子間のショートも回避できることになるので、従来に比べて接続信頼性が向上する。
【0010】
また、前記貫通電極の突出部分の先端が、外方に向かって凸となる曲面状になっていることが好ましい。
本発明によれば、電子素子側の端子との接合時において貫通電極が容易に変形するようになる。
【0011】
また、前記貫通電極の前記突出部分が、先端に向かって細くなるテーパ形状になっていることが好ましい。
本発明によれば、電子素子側の端子に対する貫通電極の接触面積をより広げることができるので、接続信頼性がさらに向上したものとなる。
【0012】
また、前記導電膜が、展延性を有する単体または複数の金属膜により形成されていることが好ましい。
本発明によれば、展延性を有する単体または複数の金属膜により形成された導電膜であれば、樹脂コアとともに変形し易い。
【0013】
また、前記貫通孔内に設けられるとともに前記基板の一面側に部分的に突出する下地層によって、前記貫通電極の突出部分の基部側の側面が覆われていることが好ましい。
本発明によれば、変形した貫通電極と半導体基板との間のショートを回避することができる。
【0014】
また、前記貫通孔が一方向に長手の平面形状を有しており、前記貫通電極は、前記貫通孔に沿って延びる前記樹脂コアと、前記樹脂コアの表面に形成された複数の前記導電膜とを有することが好ましい。
本発明によれば、一つの貫通孔の開口内に複数の貫通電極が設けられていることから、狭ピッチ化が可能となり装置の小型化が図れる。
【0015】
また、前記半導体基板の前記能動面上に前記導電膜と導通する電極端子が形成されていることが好ましい。
本発明によれば、裏面側に突出した貫通電極の先端を、電子素子側の端子と接続するための端子として機能させることができる。
【0016】
本発明の半導体装置の製造方法は、半導体基板の能動面側からビアを形成する工程と、前記ビアの内面に下地層を形成する工程と、前記下地層上に導電膜を形成する工程と、前記ビア内に樹脂を充填する工程と、前記半導体基板を薄くする工程と、前記開口から突出した前記下地層を除去して前記導電膜を露出させる工程と、を備えたことを特徴とする。
【0017】
本発明によれば、半導体基板の裏面から突出する樹脂コアバンプ構造の半導体装置を得ることができる。これにより、ハンダなど低融点金属を用いた接合に問題とされていた、ハンダのはみ出しによる半導体基板とのショートや、端子間のショートも回避できることになる。このように、接続信頼性の高い半導体装置が得られる。
また、樹脂コアバンプを形成する工程と貫通電極を形成する工程とが一つになるため、大幅なコスト削減が可能となる。
【0018】
また、前記ビアを形成する工程において、前記ビアの底面を曲面状に形成することが好ましい。
本発明によれば、貫通電極の先端を曲面状に形成することができるので、接合時に変形し易く且つ接合強度も確実に得られる端子となる。
【0019】
また、前記ビアを形成する工程において、前記ビアをテーパ形状に形成することが好ましい。
本発明によれば、電子素子側の端子との接触面積をより広げることが可能な貫通電極を形成することができるので、接続信頼性がさらに向上する。
【0020】
また、前記下地層を除去する工程において、前記貫通電極の突出部分の基部側に前記下地層を部分的に残すことが好ましい。
本発明によれば、電子素子との接合時において、変形した貫通電極(導電膜)と半導体基板との間のショートを回避することができる。
【0021】
また、前記ビアを形成する工程において、前記ビアを一方向に長手の平面形状に形成し、前記下地層上に導電膜を形成する工程の後に、前記導電膜を複数の領域にパターニングする工程を有することが好ましい。
本発明によれば、一つの貫通孔内に複数の貫通電極を形成することができるので、端子の狭ピッチ化が可能となり、装置の小型化が図れる。
【0022】
また、前記半導体基板の前記能動面上に前記導電膜と導通する電極端子を形成する工程を有することが好ましい。
本発明によれば、樹脂コアバンプの形成と同時に半導体基板の表裏導通が得られるので、製造工程を短縮することができる。
【0023】
本発明の電子機器は、先に記載の半導体装置を備えたことを特徴とする。
本発明によれば、接続信頼性が向上した電子機器が得られる。
【0024】
本発明の電子装置は、基板と、前記基板に形成された貫通孔内に設けられるとともに前記基板の一面側に部分的に突出する貫通電極と、を有し、前記貫通電極は、樹脂コアと、前記樹脂コアの少なくとも一部を覆う導電膜と、を有することが好ましい。
【0025】
本発明によれば、基板の一面側に貫通電極が部分的に突出しており、他の電子素子を実装する場合には、貫通電極を構成している導電膜の内側の樹脂コアの樹脂変形を利用した接続となる。このため、後に実装される電子素子側の端子に対する貫通電極の接触面積が広がって接続信頼性が良好となる。また、樹脂コアの弾性変形により、貫通電極と端子との接合強度が向上するとともに圧着も樹脂のみで可能となる。
【0026】
また、前記貫通電極の先端が、外方に向かって凸となる曲面状になっていることが好ましい。
本発明によれば、電子素子側の端子との接合時において貫通電極が容易に変形するようになる。
【0027】
また、前記貫通電極が、先端に向かって細くなるテーパ形状になっていることが好ましい。
本発明によれば、電子素子側の端子に対する貫通電極の接触面積をより広げることができるので、接続信頼性がさらに向上したものとなる。
【0028】
また、前記導電膜が、展延性を有する単体または複数の金属膜により形成されていることが好ましい。
本発明によれば、展延性を有する単体または複数の金属膜により形成された導電膜であれば、樹脂コアとともに変形し易い。
【0029】
また、前記基板が導電性を有しており、前記貫通孔内に設けられるとともに前記基板の前記一面側に部分的に突出する下地層によって、前記貫通電極の突出部分の基部側の側面が覆われていることが好ましい。
本発明によれば、変形した貫通電極と基板との間のショートを回避することができる。
【0030】
また、前記貫通孔が一方向に長手の平面形状を有しており、
前記貫通電極は、前記貫通孔に沿って延びる前記樹脂コアと、
前記樹脂コアの表面に形成された複数の前記導電膜とを有することが好ましい。
本発明によれば、一つの貫通孔の開口内に複数の貫通電極が設けられていることから、狭ピッチ化が可能となり装置の小型化が図れる。
【0031】
また、前記基板の前記一面側とは反対側の他面上に前記導電膜と導通する電極端子が形成されていることが好ましい。
本発明によれば、基板上に形成される集積回路と貫通電極とを接続させるための端子として機能する。
【0032】
本発明の電子装置の製造方法は、基板の表面側からビアを形成する工程と、前記ビア内に導電膜を形成する工程と、前記ビア内に前記導電膜を介して樹脂を充填する工程と、前記基板を薄くして前記ビアを貫通させる工程と、を備えたことを特徴とする。
【0033】
本発明によれば、基板の裏面側から突出する樹脂コアバンプ構造の電子装置を得ることができる。これにより、ハンダなど低融点金属を用いた接合に問題とされていた、ハンダのはみ出しによる基板とのショートや、端子間のショートも回避できることになる。このように、接続信頼性の高い電子装置が得られる。
【0034】
また、前記基板が導電性を有する場合、前記ビアの内面に下地層を形成した後、該下地層上に前記導電膜を形成し、さらに、前記基板を薄くして前記ビアを貫通させた後、前記基板の裏面側に突出した前記下地層を除去して前記導電膜を露出させることが好ましい。
本発明によれば、導電性を有する基板を用いた場合でも、ビア内に下地層を形成することによって、導電膜との絶縁性が確保されて、接続信頼性の高い電子装置が得られる。
また、絶縁性の基板の場合は下地層を形成する必要がないので、製造工程が削減でき、低コスト化が可能である。
【0035】
また、前記ビアを形成する工程において、前記ビアの底面を曲面状に形成することが好ましい。
本発明によれば、貫通電極の先端を曲面状に形成することができるので、接合時に変形し易く且つ接合強度も確実に得られる端子となる。
【0036】
また、前記ビアを形成する工程において、前記ビアの内面をテーパ形状に形成することが好ましい。
本発明によれば、電子素子側の端子との接触面積をより広げることが可能な貫通電極を形成することができるので、接続信頼性がさらに向上する。
【0037】
また、前記ビアを形成する工程において、前記ビアを一方向に長手の平面形状に形成し、
前記導電膜を形成する工程の後に、前記導電膜を複数の領域にパターニングする工程を有することが好ましい。
本発明によれば、一つの貫通孔内に複数の貫通電極を形成することができるので、端子の狭ピッチ化が可能となり、装置の小型化が図れる。
【0038】
また、前記下地層を除去する際、前記貫通電極の突出部分の基部側に前記下地層を部分的に残すことが好ましい。
本発明によれば、電子素子との接合時において、変形した貫通電極(導電膜)と半導体基板との間のショートを回避することができる。
【0039】
また、前記基板上に前記導電膜と導通する電極端子を形成する工程を有することが好ましい。
本発明によれば、樹脂コアバンプの形成と同時に基板の表裏導通が得られるので、製造工程を短縮することができる。
【0040】
本発明の電子機器は、前記請求項1ないし7のいずれか一項に記載の電子装置を備えたことを特徴とする。
本発明によれば、接続信頼性が向上した電子機器が得られる。
【図面の簡単な説明】
【0041】
【図1】第1実施形態の半導体装置の概略構成を示す断面図。
【図2】第1実施形態の半導体装置の製造方法のフローチャート図。
【図3】第1実施形態の半導体装置の製造方法の工程を示す断面図。
【図4】第1実施形態の半導体装置の製造方法の工程を示す断面図。
【図5】第1実施形態の半導体装置の製造方法の工程を示す断面図。
【図6】第1実施形態の半導体装置の製造方法の工程を示す断面図。
【図7】第1実施形態の半導体装置の製造方法の工程を示す断面図。
【図8】第2実施形態の半導体装置の概略構成図を示す図。
【図9】第2実施形態の半導体装置の製造方法を説明するための工程図。
【図10】電子機器の一例である回路基板を示す斜視図。
【図11】電子機器の一例である携帯電話を示す斜視図。
【図12】水晶振動子を収容した水晶振動子パッケージの概略構成を示す断面図。
【発明を実施するための形態】
【0042】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【0043】
[第1実施形態]
以下に、本発明の電子装置に係る第1実施形態の半導体装置およびその製造方法について説明する。
(第1実施形態の半導体装置)
図1は、本実施形態の半導体装置1(電子装置)の概略構成を示す断面図である。
図1に示すように、半導体装置1は、シリコンウエハを切断して得たシリコン基材の一方の面上に、図示しないトランジスタやメモリ素子、その他の電子素子からなる集積回路などが公知の方法によって形成された半導体基板10を備えている。ここで、半導体基板10における、集積回路などが形成された面を能動面10Aとし、能動面10Aとは反対側の面を裏面10Bとする。半導体基板10は、例えば、矩形のシリコン基板(Si)などからなる。また、例えばセラミックス基板や樹脂基板、ガラス基板などの絶縁性基板上に半導体素子が形成された半導体装置であってもよい。
【0044】
さらに、本実施形態の半導体装置1は、半導体基板10の能動面10Aと裏面10Bとを貫通する複数の貫通電極5と、能動面10A上に複数の電極パッド300(電極端子)裏面10B側に複数のバンプ電極5Aと、を有している。
【0045】
電極パッド300は、例えばAlからなるものを用いている。電極パッド300としては、例えば、複数の金属膜が積層されているものでも良く、電極パッド300に必要とされる電気的特性などに応じて適宜材料の変更が可能である。この電極パッド300は、能動面10A上に形成された集積回路に接続されている。これ以外にも、能動面10A上に再配置配線用の電極パッド3が形成されている。
【0046】
貫通電極5は、半導体基板10の板厚方向を貫通する貫通孔7内に配置されている。この貫通電極5は、貫通孔7内に配置される樹脂コア9と、その表面を覆う導電膜15とにより構成され、貫通孔7の開口7Bから半導体基板10の裏面10Bに部分的に突出した状態となっている。そして、この突出した部分が、後述する電子素子60側の端子61(図6(o))と電気的に接合するバンプ電極5Aとなっている。本実施形態におけるバンプ電極5Aは、導電膜15とその内側の樹脂コア9をコアとする、所謂樹脂コアバンプである。
【0047】
本実施形態の貫通孔7は円筒形状をなし、内面7a側から順に下地層11、金属層13、導電膜15が配置されているとともに、中央に樹脂コア9が埋め込まれている。
下地層11は、SiO2(酸化シリコン)からなるもので、これに限らず、窒化膜、エポキシなどの樹脂系材料からからなるものでもよい。下地層11は、金属層13と半導体基板10との電流リークの発生、および酸素や水分などによる半導体基板10の浸食などを防止するために設けられるものであって、貫通孔7の内面だけでなく能動面10Aの電極パッド300の一部分を除き、略全体を覆うようにして形成されている
【0048】
金属層13は、TiW(チタンタングステン)などの金属材料からなり、導電膜15と下地層11との密着性を確保して双方を良好に接着させるように機能するものである。金属層13は、貫通孔7の内面7aだけでなく、能動面10A側における貫通孔7近傍の下地層11の一部を覆うようにして形成されており、電極パッド3の下層にも延設されている。
【0049】
これら下地層11および金属層13は、各々の端部11b,13bが貫通孔7内から延長されて裏面10Bから突出しており、図1に示すようにバンプ電極5Aの突出長さの途中まで延出している。すなわち、裏面10Bに近いバンプ電極5Aの基部の側面を覆った状態となっている。
【0050】
導電膜15は、例えばAu、TiW、Cu、Cr、Ni、Ti、W、NiV、Al、Pd、鉛フリーハンダなどの展延性を有する金属膜の単層あるいは複数種を積層したものからなる。導電膜15は、後述する電子素子側の端子に接合することで樹脂コア9とともに弾性変形することから、特に展延性に優れたAuを用いるのが好ましい。
【0051】
この導電膜15は、能動面10A上に金属層13を覆うようにして形成された電極パッド3と電気的に導通した状態となっている。
【0052】
樹脂コア9は、貫通孔7内を埋め込むようにしてその中心部に配置され、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、シリコーン樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂などの感光性絶縁樹脂や熱硬化性絶縁樹脂などで形成されている。樹脂コア9の材質(硬度)や形状については、バンプ電極5Aの形状などによって適宜選択、設計される。
【0053】
本実施形態の半導体装置1では、バンプ電極5Aの先端が半球状とされており、電子素子を実装する際にバンプ電極5Aが変形することで電子素子側の電極端子と電気的且つ良好に接続される。
【0054】
(半導体装置の製造方法)
次に、半導体装置1の製造方法について図2〜図6を用いて説明する。図2は、半導体装置1の製造方法のフローチャート図、図3〜図6は、半導体装置1の製造方法の工程図である。ここで、本実施形態においては、半導体装置1を形成するに際して、W−CSP(Wafer level Chip Scale Package)技術を用いることで、シリコンウエハ100上に複数の半導体装置1を同時に一括して形成し、再配置配線を形成した後に、半導体装置1に個片化する製造方法について説明する。
なお、半導体装置1を製造する途中工程を示す図3〜図6においては、図を簡略化し、シリコンウエハ100上に形成した1つの半導体装置1を示している。なお、以下の製造工程の説明に用いるシリコンウエハ100と半導体基板10とは同じものとする。
【0055】
まず、図3(a)に示すように、集積回路が形成された半導体基板10の能動面10A側からビア7bを形成する(S1)。本実施形態では、板厚が625μmのシリコン基材の所定の位置に、直径50μm、深さ100μmのビア7bをドライエッチングにより形成した。この際、ビア7bの底面が曲面となるように調整した。また、エッチングには、フォトレジストマスクや、ハードマスクとしてSiO2膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウェットエッチング、レーザ加工、あるいはこれらを併用しても良い。
【0056】
次に、図3(b)に示すように、半導体基板10の能動面10Aおよびビア7bの内面を覆う下地層11を形成する(S2)。ここでは、CVD法を用いてSiO2膜を3000Å以上の膜厚となるように成膜する。なお、本実施形態ではSiO2を用いたが、PECVD(Plasma Enhanced Chemical Vapor Deposition)を用いて形成した正珪酸四エチル(Tetra Ethyl Ortho Silicate:Si(OC2H5)4:以下、TEOSという)、すなわちPE−TEOS、及びオゾンCVDを用いて形成したTEOS(O3−TEOS)を用いることもできる。
【0057】
次に、図3(c)に示すように、下地層11上にTiW膜13Aを形成する(S3)。ここでは、半導体基板10の能動面10Aおよびビア7b内に、スパッタ法を用いてTiW膜13Aを1000Åの膜厚で成膜する。
続けて、図3(d)に示すように、金属層13上にAu膜15Aを形成する(S4)。ここでは、半導体基板10の能動面10Aおよびビア7b内に、スパッタ法を用いてAu膜15Aを5000Åの膜厚で成膜する。
【0058】
その後、図3(e)に示すように、周知のフォトリソグラフィおよびエッチング法によりAu膜15AとTiW膜13Aとを同時にパターニングする。このとき、能動面10A上のビア7b近傍の領域を一部残すようにしてその他の部分のAu膜15AおよびTiW膜13Aを除去する。これにより、ビア7b内を覆う導電膜15と、能動面10A上のビア7b近傍において導電膜15と電気的に接続する電極パッド3とが形成される(S5)。また、導電膜15および電極パッド3の下層にはこれらと同じ形状の金属層13が形成される。
【0059】
ここで、TiWのスパッタ膜上にAuのスパッタ膜が密着して形成されることから、金属層13によって下地層11と導電膜15または電極パッド3との密着性が確保されたものとなる。なお、必要であれば、Auめっきなどで抵抗値を下げる手立てをしても良い。また、後の工程においてビア7b内に充填される樹脂材料との密着性を確保するためにさらに別の金属層を形成してもよい。
【0060】
次に、図3(f)に示すように、ビア7bの内部に樹脂材料を充填し、樹脂コア9を形成する(S6)。ここでは、ポリイミドを用いた。本実施形態では、ビア7bの底面が曲面状になっているので気泡などを樹脂内に混入させることなく充填できる。
【0061】
次に、図3(g)に示すように、半導体基板10の能動面10A上に電極パッド3よりも厚い第1層間絶縁層17を形成する(S7)。ここでは、エポキシ樹脂、ポリイミド樹脂などの感光性樹脂を能動面10A上に塗布し、露光、現像することで、感光性樹脂層に電極パッド3の一部を露出させる開口17aを形成する。また、ドライエッチングなどを用いて開口17aを形成しても良い。このようにして、能動面10A上に第1層間絶縁層17を形成する。
【0062】
次に、図4(h)に示すように、第1層間絶縁層17上に、開口17aを介して電極パッド3に接続する再配置配線19を形成する(S8)。再配置配線19は、Cu、Cr、Ti、Ni、TiW、Au、Ag、Al、NiV、W、TiN、Pdのうち少なくとも1つを含む材料で形成されており、例えばスパッタ法により形成される。また、これらの材料のうち少なくとも2つの材料を積層することで配線層を形成してもよい。
【0063】
次に、図4(i)に示すように、第1層間絶縁層17上に第2層間絶縁層21を形成する(S9)。材料としては、第1層間絶縁層17と同じ材料を用いることができる。まず、第1層間絶縁層17の全面を覆うようにして感光性樹脂を塗布する。その後、露光、現像を行うことで、感光性樹脂層に再配置配線の一部を露出させる開口21aを形成する。
【0064】
次に、図4(j)に示すように、半導体基板10の厚みを裏面10B側から薄くする(S10)。
まず、電極パッド3が形成された半導体基板10の能動面10A側を、接着剤121を介して設けたガラス基板などからなる支持部材120によって支持する。そして、支持部材120に半導体基板10を貼り付けた状態で、半導体基板10の裏面10B側から、例えばCMP(化学的機械的研磨)を行うことにより、半導体基板10を所定の厚さになるまで研磨する。具体的には、下地層11が露出する直前まで加工する。支持部材120によって補強しておくことにより、半導体基板10の反りを矯正し、且つ加工またはハンドリング時に発生するクラックを防止することができる。
【0065】
次に、図5(k)に示すように、ドライエッチングあるいはウェットエッチングなどにより、選択的に半導体基板10を薄くすることでビア7bを貫通させて貫通孔7とし、後に貫通電極5となる部分50を半導体基板10の裏面10B側から所定の突出量で突出させる(S11)。エッチングには、シリコンに対する下地層11のエッチング速度が十分遅いものを使用することが望ましい。ドライエッチングの場合には誘導結合プラズマエッチング(ICP)などが利用でき、ウェットエッチングの場合には、エッチャントとしてHF、HNO3やそれらの混合液およびKOHなどを使用することによって上記部分50の突出が可能となる。この部分50の突出量L1としては、ポスト長さLの2%〜20%程度とした。
【0066】
次に、図5(l)に示すように、下地層11の露出した部分を除去して下層の金属層13を部分的に露出させる(S12)。下地層11の除去には、ドライエッチングあるいはウェットエッチングなどを用いて行う。ドライエッチングの場合には、リアクティブイオンエッチング(RIE)が利用でき、その場合のガスとしては、CF4、O2などを使用する。ウェットエッチングの場合、TiW層を侵さずに下地層11を除去できるエッチャントを選定する必要がある。下地層11がSiO2の場合には、希フッ酸を使用する。
【0067】
また、前工程において部分50をシリコン基材から突出させる際、ウェットエッチングによって金属層13が露出するまで下地層11を除去してもよい。この場合、一つの工程で、下地層11の除去および金属層13の露出を行うことが可能である。
【0068】
次に、図5(m)に示すように、再度シリコンエッチングを行って半導体基板10を選択的に薄くすることにより、下地層11の端部11bを所定の突出量で突出させる(S13)。ドライエッチングの場合には、ICP、RIEを用いて行う。この際、下地層11の突出量L2としては、ポスト長さLの2%〜20%程度とした。
【0069】
次に、図5(n)に示すように、金属層13の露出部分を除去して導電膜15を露出させる(S14)。下地層11から露出した金属層13を除去することによって、その端部13bが下地層11の端部11bと一致することになる。
ここで、金属層13がTiWからなることからウェットエッチングを用いて除去し、導電膜15を露出させる。Auは酸化膜が形成されないため、電子素子を実装するまで露出させた状態であっても、実装時の接続信頼性を確保できる。
これにより、半導体基板10を貫通する貫通電極5と、半導体基板10の裏面10Bから突出するバンプ電極5Aと、が形成される。また、同時に貫通電極5によって半導体基板10の表裏導通が得られることになる。
【0070】
次に、図6(o)に示すように、半導体装置1上に、半導体装置1との対向面にバンプ電極5Aと同じ端子配列を有したメモリIC等の電子素子60を積層する工程について述べる。
半導体装置1上に電子素子60を積層するには、まず、半導体装置1の上面(裏面10B)側に、例えば熱硬化性を有する樹脂53を配置し(S15)、例えば半硬化状態となるように加熱処理しておく。その後、樹脂53を挟み込むようにして、半導体装置1の電極バンプと、積層する電子素子60に形成された電極端子61とが平面視で重なるように、双方の位置合わせを行って半導体装置1上に電子素子60を積層させる。
【0071】
次に、図6(p)に示すように、半導体装置1のバンプ電極5Aと電子素子60の電極端子61とが対向した状態で、双方を接合させる方向に加熱加圧することにより(S16)、樹脂53を押しつぶしながら電極端子61にバンプ電極5Aの導電膜15を導電接触させる。
【0072】
その後、さらに加圧力を高めると(S17)、図6(q)に示すように、バンプ電極5Aが電極端子61に圧着してバンプ電極5A(導電膜15および樹脂コア9)が変形し、電極端子61に対する接触面積が広がることで双方が確実に電気的に接続される。このとき、バンプ電極5Aは、その先端が半球状となっていることから容易に変形する。そして、貫通孔7の裏面側開口7Aから突出する下地層11の端部11bによって、例えば変形したバンプ電極5Aと半導体基板10との電気的なショートが回避されるようになっている。
【0073】
なお、電子素子60の押圧による荷重は、バンプ電極5Aの変形によって吸収されるので、積層時における半導体装置1の破損は防止される。
【0074】
電子素子60を積層した後、軟化した樹脂53が硬化するまで放置する(S18)。このとき、樹脂を積極的に冷却して硬化させても良い。樹脂53を硬化させることにより、半導体装置1同士の接着状態が保持される。なお、光硬化性樹脂を採用しても良い。この場合は、光を照射することで接着機能を発現する。
【0075】
次に、図7(r)に示すように、半導体基板10を支持している支持部材120を剥離した後、第2層間絶縁層21に設けられた開口21a部分に、例えば鉛フリーハンダからなるハンダボール23を形成する(S19)。なお、ハンダボール23を設ける代わりに、はんだペーストを開口21aから露出する再配置配線19上に印刷する形態でもよい。
【0076】
その後、ダイシングラインDに沿ってシリコンウエハ100を切断することで、複数の半導体装置1に個片化する(S20)。
このようにして半導体装置1を製造する。
【0077】
本実施形態の半導体装置1によれば、電子素子60を実装する際、電子素子60が半導体装置1に対して相対的に加圧されることでバンプ電極5Aが圧縮変形することにより、電極端子61に対する接触面積が広がって接続強度が確保された状態とされている。これにより、接合時の接続信頼性が向上する。
【0078】
また、樹脂コア9の弾性変形によって電極端子61に対する弾性復元力(反発力)が生じることから、バンプ電極5Aと電極端子61との接合強度が高くなり、導電接続状態の信頼性が向上する。
【0079】
また、上述した本実施形態の製造工程によれば、バンプ電極5Aを形成する工程と、表裏導通を図る工程とが一つになるため、製造時間を短縮できるとともに工程数削減に伴う大幅なコスト削減が可能となる。
【0080】
さらに、本実施形態における接合構造は、ハンダなど低融点金属を用いた接合において問題とされていた、ハンダのはみ出しによる半導体基板10(シリコン基板)とのショートや端子間のショートも回避できることになる。これにより、接続信頼性の高い半導体装置が得られる。また、端子の狭ピッチ実装が可能になるため装置全体のさらなる小型化を実現することができる。
【0081】
なお、金属層13は、下地層11と導電膜15との密着性を確保するためのものであり、下地層11に対して密着性の良い材料によって導電膜15を形成する場合には、必ずしも設ける必要はない。
【0082】
また、第1実施形態では、バンプ電極5Aの先端を半球状に曲面化させたが、平坦面になっていても良い。
【0083】
また、半導体装置1上に電子素子60としての半導体チップを複数積層させる場合には、下層側の半導体チップと同じ端子配列を有した半導体チップを順次積層させていくことで、下層側の半導体チップと上層側の半導体チップとの端子接続を良好に行える。
【0084】
(第2実施形態の半導体装置)
次に、本発明の電子装置に係る第2実施形態の半導体装置について説明する。図8(a)は、第2実施形態の半導体装置30(電子装置)の概略構成断面図であって、図8(b)は、第2実施形態の半導体装置30における接続部38を拡大して示す斜視図である。なお、以下に示す本実施形態の半導体装置30は、先の第1実施形態と略同様であるが、貫通電極32(バンプ電極32A)の構成および製造方法において異なる。よって、以下の説明では、貫通電極32(バンプ電極32A)とその製造方法について詳しく説明し、共通な箇所の説明は省略する。また、説明に用いる各図面において、図1〜図7と共通の構成要素には同一の符号を付すものとする。
【0085】
本実施形態は、図8(a),(b)に示すように、半導体基板10に設けられた一つの貫通孔34内に複数の貫通電極32を有した接続部38を有している。
【0086】
これら複数の貫通電極32は、一方向に長手の平面形状を有する貫通孔34内にその延在方向に沿って延びる樹脂コア41と、貫通孔34の長手方向に等間隔に配置され樹脂コア41の表面(開口34Bから突出した端部表面も含む)を部分的に覆う帯状の導電膜43と、からなるもので、半導体基板10の表裏導通が得られる構成となっている。
そして、これら貫通電極32の、貫通孔34から裏面10B側に突出した各々の端部が本実施形態のバンプ電極32Aとなっている。
このような接続部38において、導電膜43同士の間の樹脂コア41の表面が部分的に露出した状態となっている。
【0087】
貫通孔34は、平面視矩形状を呈するとともに、横断面が板厚方向裏面10B側に向かって先細るテーパ形状となっている。テーパ角度は適宜設定され、図8に示すものに限ったものではない。
貫通孔34内には、下地層11と、複数の金属層42および複数の導電膜43と、貫通孔34内の隙間を埋めるようにして樹脂コア41が配置されている。そして、樹脂コア41の端部41b表面が、貫通孔34の長手方向に沿って等間隔に複数配列された帯状の導電膜43の各々によって部分的に覆われている。
【0088】
下地層11は、半導体基板10の能動面10Aと貫通孔34の内面全体を覆うとともに、貫通孔7内から裏面10B側へ突出する端部11bにより接続部38(各バンプ電極32A)の基部を囲うようにして形成されている。
【0089】
金属層42および導電膜43は略同じ幅で形成されており、その長手方向において部分的に積層した構成となっている。各金属層42は、それぞれの一方の端部42bが貫通孔34の裏面10B側の開口34Bから突出し、各々の端部42bが下地層11の端部11bと同じ位置まで延長されていている。本実施形態では、導電膜43と下地層11とが平面的に重なる領域に金属層42を設けることで、下地層11に対する導電膜43の密着性が確保されたものとなっている。
【0090】
また、金属層42は、貫通孔34の能動面10A側の開口34Aから引き出されて、少なくとも能動面10A上に形成される電極パッド3の形成領域を含む大きさで、開口34A近傍の下地層11を部分的に覆うようにして形成されている。これら金属層42上に電極パッド3がそれぞれ形成されることで、電極パッド3と下地層11との密着性が確保されたものとなっている。
電極パッド3は、貫通孔34の長手方向に沿って複数設けられ、各々が導電膜43と接合(導通)している。
【0091】
上記した構成のバンプ電極32Aにあっては、樹脂コア41の端部41bにおける導電膜43で覆われている部分が後述する電子素子60の電極端子61と接続する領域となり、この領域における導電膜43の一部が電極として実質的に機能するようになっている。つまり、各導電膜43の露出部分とその内側に位置する樹脂コア41とともにそれぞれが独立してバンプ電極32Aとして機能するようになっている。
【0092】
次に、第2実施形態の半導体装置30の製造方法について図8(a),(b)を参照して説明する。なお、電子素子の実装工程における説明は図9(a),(b)を用いて行う。なお、以下の説明において、先の第1実施形態と同一の工程については図3〜図7を参照するとともに、説明を一部省略する。
【0093】
半導体基板10の能動面10A側から板厚方向裏面10B側に向かって縮小する断面視テーパ形状のビアを形成する。ここで、ビアの底部における幅を50μm、基板の面方向における長さを200μmとし、平面視において矩形状を呈するようにドライエッチングなどにより形成する。この際、ビアの底部が曲面となるように調整した。
【0094】
次に、半導体基板10の能動面10Aおよびビアの内面を覆うようにして、SiO2からなる下地層11、TiWのスパッタ膜、Auのスパッタ膜を形成する。
【0095】
その後、TiW膜およびAu膜を同時にパターニングすることで、貫通孔の幅方向に延在するとともに長手方向に等間隔おいて複数並ぶ帯状の導電膜43と、各々の導電膜43に接合する電極パッド3を形成する。このとき、TiW膜も同時にパターニングすることで、電極パッド3および導電膜43と重なる領域のTiW膜を部分的に残すようにして、電極パッド3および導電膜43の下層にそれぞれ金属層42が形成される。
【0096】
本実施形態では、Au膜上に感光性レジストをスプレーコートし、露光および現像を行った後、レジストをマスクにして、Au膜およびTiW膜に対するウェットエッチングを行うことにより、金属層42および導電膜43を帯状(配線状)に、電極パッド3を所定形状にパターン形成した。ここで、導電膜43および金属層42による複数の積層体のピッチを20μmとした。
【0097】
なお、金属層42および導電膜43の形成方法としては、フォトリソグラフィによって各膜をエッチングすることにより形成してもよいし、あるいは導電性液体をインクジェットにより能動面10A上に吐出して複数の金属層42および導電膜43を直接形成するようにしてもよい。
【0098】
次に、貫通孔34内に樹脂を充填して樹脂コア41を形成した後、裏面10B側から半導体基板10を薄くしてビアを貫通させて下地層11を露出させる。そして、露出した下地層11を除去すると、複数の金属層42と、これら金属層42間の樹脂コア41の一部が露出する。下地層11の除去には、ドライエッチングやウェットエッチングを用いて行い、下地層11の端部11bが貫通孔34の裏面10B側の開口34Bから所定量突出するように除去する。
【0099】
次に、露出した金属層42をウェットエッチングにより除去し、下層の導電膜43を露出させる。このとき、金属層42間にて露出する樹脂コア41も若干除去されるが、その表面が導電膜43の表面よりも突出している場合には、樹脂コア41に対して部分的にエッチングを行うようにする。少なくとも導電膜43の表面よりも樹脂コア9の表面が突出していなければ良く、樹脂コア9の表面よりも導電膜43の表面が突出している方がより好ましい。これにより、電子素子60側の電極端子61との接続を良好に行えるようになる。
【0100】
このようにして、半導体基板10の厚さ方向を貫通する貫通孔34内に貫通電極32が複数形成され、同時に半導体基板10の裏面10Bから突出するバンプ電極32Aが複数形成される。これにより、半導体基板10の裏面10B側に電子素子60に接続する接続部38が構成される。
【0101】
この後の、第1層間絶縁層17、再配置配線19、第2層間絶縁層21、ハンダボール23などの形成工程、およびダイシング工程は、先の実施形態と同様である(図3(g)〜図7参照)ことから説明を省略する。
【0102】
次に、図9(a)に示すように、個片化された本実施形態の半導体装置30上に電子素子60を積層する。半導体装置30と電子素子60とを、互いの電極端子61とバンプ電極32Aとがそれぞれ対向するように位置決めし、半導体装置30上に配置された接着用の樹脂53を挟み込むようにして加熱加圧する。すると、図9(b)に示すように、バンプ電極32Aの各導電膜43が各電極端子61にそれぞれ導電接触し、さらなる加圧によって接続部38が電子素子60に圧迫されて圧縮変形する。変形したバンプ電極32Aは、電極端子61に対する接触面積が広がった状態となるので双方が確実に電気的に接続される。このとき、貫通孔34の裏面側開口34Bから突出する下地層11によって、変形したバンプ電極32Aと半導体基板10との電気的なショートが回避されるようになっている。
【0103】
また、樹脂コア9は、導電膜43に覆われることなく露出している部分が電子素子60に直接接合するようになる。ここで、樹脂コア41の材料を半導体装置30と電子素子60との接合に設けられる樹脂53と同じ、加熱により接着性を発揮する熱接着性を有する絶縁性のものを採用することによって、樹脂コア41に対して電子素子60に接着する機能を付与させることができる。これにより、樹脂53と樹脂コア41との接着によってバンプ電極32Aの電極端子61に対する導電接触状態が保持されようになる。
このようにして、電子素子60を半導体装置30上に実装する。
【0104】
本実施形態によれば、一つの貫通孔34(開口34B)内に複数のバンプ電極32Aを配列形成することができるので、およそ20μm以下のさらなる狭ピッチ化が可能である。これによって装置の大幅な小型化が見込めるようになる。また、樹脂コア9による接合強度も確保されるため信頼性の高い半導体装置1を得ることができる。
さらに、本実施形態では、各バンプ電極32Aがテーパ形状となっているので、バンプ電極32Aと電子素子60側の電極端子61との接触面積をより広げることができ、接続信頼性がさらに向上する。
【0105】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもなく、上記各実施形態を組み合わせても良い。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【0106】
例えば、先の実施形態では、シリコンウエハ100上に半導体装置1,30を同時に一括して形成する場合について説明したが、半導体装置1,30を半導体基板10上に個々に形成してもよい。
【0107】
また、本実施形態では、半導体装置1上に同じ端子の配置を有したメモリIC等の電子素子60を複数積層するようにしたが、異種の端子配置を有した半導体チップや電子素子を積層してもよい。
【0108】
また、先の各実施形態では、半導体基板10としてシリコン基材等を用いる構成について述べたが、金属基板などの導電性を有する基板を用いてもよい。導電性を有する基板を用いたとしても貫通孔7内には下地層11が形成されていることから、貫通電極5との絶縁性は確保されたものとなる。
【0109】
なお、先の各実施形態においては、貫通孔7内に酸化シリコンからなる下地層11が設けられた構成について述べたが、金属層13との電流リークの発生がなく、酸素や水分などによる基板の浸食などのおそれがない基板を用いる場合には、必ずしも必要ではない。例えば、樹脂基板やセラミックス基材やガラス基板など、絶縁性の基板を用いる場合には、貫通孔7内に金属層13を直接形成することも可能である。
【0110】
なお、電子素子として、弾性表面波素子、水晶振動子、圧電振動子、圧電音叉等を接続するようにしてもよい。
【0111】
以上、本発明の電子装置に係る半導体装置の各実施形態について述べた。次に、本発明の電子装置に係る水晶振動子パッケージの実施形態について述べる。
【0112】
(水晶振動子パッケージ)
以下に、本発明の電子装置に係る水晶振動子パッケージについて説明する。
図12は、水晶振動子を収容した水晶振動子パッケージの概略構成を示す断面図である。
図12に示すように、水晶振動子パッケージ200は、セラミック材料のベース211と蓋部212とからなるパッケージ213と、パッケージ213の内部に気密に封止された音叉型水晶振動片214とを備えている。ベース211は、略矩形状のセラミック薄板からなる底板部215と、形状の異なる複数枚のセラミック薄板を積層してなる矩形状の枠体部216とを一体に積層接合して、水晶振動片214を収容するキャビティ217を形成する薄い箱型となっている。
【0113】
水晶振動片214は、その基端部214aにおいて、キャビティ217の底部に形成された樹脂コアバンプ構造とされたバンプ電極219に接続され、接着剤218により肩持ちで略水平に固着されている。また、水晶振動片214の振動腕先端部214bに対応する位置のキャビティ217の底面には、凹部220が形成されている。凹部220は、外部からの衝撃等で水晶振動片214の振動腕が下向きに振れても振動腕先端部214bがベース211に衝突しないための逃げとして機能する。
【0114】
蓋部212は、ガラス又はセラミックス等の絶縁材料からなる矩形薄板で形成され、ベース211の上端面に、ろう材222によって気密に接合されている。蓋部212の接合後にパッケージ213の外側からレーザー光を照射して周波数調整できるように、透明なガラス製の蓋を用いてもよい。
【0115】
ベース211には、パッケージ213の外部とキャビティ217の内部とを連通する貫通孔223が設けられている。貫通孔223は、それぞれ底板部215と枠体部216を構成するセラミック薄板に形成され、ベース211の底面に開口するとともにキャビティ217の底面に開口する円形の孔である。
【0116】
蓋部212とベース211とを接合するろう材として、ベース211の上端面のシール領域に対応する略矩形状のろう材222を用意し、これを蓋部212とベース211との間に挟み込んで加熱することで接合することができる。
【0117】
本実施形態の水晶振動子パッケージ200には、バンプ電極219及び接着剤218を介して水晶振動片214と電気的に接続される外部接続端子230が設けられている。バンプ電極219は、キャビティ217の底面に形成された貫通孔223内に設けられており、貫通孔223の内壁223aを覆う導電膜231と、この導電膜231を介して貫通孔223内に配置された樹脂コア232とにより構成され、キャビティ217の底面側の貫通孔223の開口223Aから部分的に突出した状態となっている。この突出した部分が水晶振動片214の基端部214aと電気的に接合するバンプ電極219となっており、樹脂コア232の表面が導電膜231によって覆われた、いわゆる樹脂コアバンプ構造となっている。
このバンプ電極219は先端219aが半球状とされており、水晶振動片214の基端部214aに接続する際にこの先端219aが変形することで水晶振動片214の基端部214aと電気的且つ良好に接続される。
また、図示しないが、樹脂コアバンプ構造を補強するために、底板部215の下方に、樹脂コア232を覆い、且つ、外部端子230が露出するように、シリコン基板等の補強基板を設けてもよい。
【0118】
このような水晶振動子パッケージ200によれば、樹脂コアバンプ構造とされたバンプ電極219を設けることによって、例えば水晶振動片を実装する際、バンプ電極219が圧縮変形することにより、水晶振動片側の電極端子に対する接触面積が広がって接合時の信頼性が確保されるとともに、変形後の樹脂コア232の弾性復元力によってバンプ電極219と電極端子との接合強度が高くなり、導電接続状態の信頼性が向上する。さらに、接続部分面積が従来の導電性接着剤を使用した場合と比較し格段に小さく出来き、その上、基板および隣り合う電極同士のショート防止が可能なため電極同士の微細ピッチ化が可能となる。これにより、水晶振動片の接続部面積を小さくできることから、振動部を大きくすることが出来る。よって振動特性の向上も可能となる。
また、本実施形態の水晶振動子パッケージ200は、従来の構成よりも小型化されたものとなる。
【0119】
(電子機器)
次に、本発明の半導体装置を備えた回路基板150(電子機器)について説明する。図10は、本発明の一実施形態による回路基板の概略構成を示す斜視図である。図10に示す通り、この実施形態の回路基板150には、半導体装置1上に半導体チップ等が積層された積層体2が搭載されている。回路基板150は、例えばガラスエポキシ基板等の有機系基板からなるもので、例えば銅等からなる配線パターン(図示せず)が所望の回路となるように形成され、更にこれら配線パターンに電極パッド(図示せず)が設けられている。
そして、この電気パッドに半導体装置1のハンダボール23が電気的に接続されることにより、積層体2は回路基板150上に実装されている。
【0120】
本発明の回路基板150によれば、インターポーザ基板を不要とした半導体装置1を備えた積層体2を回路基板150上に実装することができる。
また、再配置配線での断線を防止し、小型化及び薄型化が図られた半導体装置1を備えているので、この半導体装置1を含む積層体2を備えた回路基板150自体も小型で信頼性が高いものとなる。
【0121】
次に、本発明の回路基板150を備えた電子機器について説明する。図11は、本発明の一実施形態による電子機器としての、携帯電話400を示したものである。回路基板150は、携帯電話400の内部に設けられている。
本発明の携帯電話400によれば、前述した小型で信頼性の高い回路基板150を備えているので、この回路基板150を備えた電子機器自体も小型で信頼性が高いものとなる。
【0122】
なお、電子機器は、携帯電話400に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【符号の説明】
【0123】
1…半導体装置(電子装置)、3…電極パッド(電極端子)、5,32…貫通電極、5A、32A…バンプ電極、7、34…貫通孔、7A,34A…開口、7B、34B…開口、7b…ビア、9…樹脂コア、10…半導体基板、10A…能動面、10B…裏面、11…下地層、13…金属層、15…導電膜、150…回路基板(電子機器)、200…水晶振動子パッケージ(電子装置)、300…電極パッド、400…携帯電話(電子機器)
【技術分野】
【0001】
本発明は、電子装置、電子装置の製造方法、電子機器に関するものである。
【背景技術】
【0002】
従来、積層型半導体装置では、バンプの接合に高精度な位置決めが要求されるため、フリップチップボンダーを用いた加熱加圧による接合がなされている。しかしながら、バンプの接合にハンダを用いた場合、加熱加圧によってハンダが接合部分からはみ出してしまい、接合不良を生じやすいという問題があった。
【0003】
特許文献1では、シリコン基板から突出した裏面端子の側面に絶縁膜が形成されているため、接合時において過剰なハンダが端子周辺にはみ出してシリコン基板とショートするおそれがある。また、リフローボンディングなどの無加重の接合方法を用いた場合であっても、特許文献1のように裏面端子の先端が平坦面であると、接合強度が弱くなるという問題もあった。
【0004】
これを解決するために、特許文献2に示すような裏面端子側面のCuも露出させ、シリコン基板側の基部は絶縁膜で覆った構成が提案されている。この端子側面のCu露出部がハンダ接合に寄与し、形成されるハンダ形状は裏面端子周辺部から半導体基板(シリコン基板)の能動面上の端子まで裾をひく形状となる。したがって、はみ出したハンダによる半導体基板とのショートや端子間におけるショートを回避できる。また、接合面積が増えるため接合強度も向上した。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2001−53218号公報
【特許文献2】特開2004−297019号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献2記載の方法であってもハンダ量のコントロールが難しいため、接合不良を完全に回避することは困難である。また、小型化の要求に答えるべく狭ピッチ化が進められているが、従来の構造はハンダ接合のため狭ピッチ化が難しいという問題が残っている。
【0007】
本発明は、上記従来技術の問題点に鑑み成されたものであって、端子間の接合性に優れ高い信頼性を備えたものにするとともに、端子の狭ピッチ化も容易に対応できる電子装置、電子装置の製造方法、電子機器を提供することを目的としている。
【課題を解決するための手段】
【0008】
本発明の半導体装置は、上記課題を解決するために、半導体基板と、前記半導体基板に形成された貫通孔内に設けられるとともに、前記半導体基板の能動面と反対側の裏面に部分的に突出する貫通電極と、を有し、前記貫通電極は、樹脂コアと、前記樹脂コアの少なくとも一部を覆う導電膜と、ことを特徴とする。
【0009】
本発明によれば、半導体基板の裏面側に貫通電極が部分的に突出しており、他の電子素子を実装する場合には、貫通電極を構成している導電膜の内側の樹脂コアの樹脂変形を利用した接続となる。このため、後に実装される電子素子側の端子に対する貫通電極の接触面積が広がって接続信頼性が良好となる。また、樹脂コアの弾性変形により、貫通電極と端子との接合強度が向上するとともに圧着も樹脂のみで可能となる。
本発明の半導体装置では、ハンダなど低融点金属を用いた接合に問題とされていた、ハンダのはみ出しによる半導体基板とのショートや端子間のショートも回避できることになるので、従来に比べて接続信頼性が向上する。
【0010】
また、前記貫通電極の突出部分の先端が、外方に向かって凸となる曲面状になっていることが好ましい。
本発明によれば、電子素子側の端子との接合時において貫通電極が容易に変形するようになる。
【0011】
また、前記貫通電極の前記突出部分が、先端に向かって細くなるテーパ形状になっていることが好ましい。
本発明によれば、電子素子側の端子に対する貫通電極の接触面積をより広げることができるので、接続信頼性がさらに向上したものとなる。
【0012】
また、前記導電膜が、展延性を有する単体または複数の金属膜により形成されていることが好ましい。
本発明によれば、展延性を有する単体または複数の金属膜により形成された導電膜であれば、樹脂コアとともに変形し易い。
【0013】
また、前記貫通孔内に設けられるとともに前記基板の一面側に部分的に突出する下地層によって、前記貫通電極の突出部分の基部側の側面が覆われていることが好ましい。
本発明によれば、変形した貫通電極と半導体基板との間のショートを回避することができる。
【0014】
また、前記貫通孔が一方向に長手の平面形状を有しており、前記貫通電極は、前記貫通孔に沿って延びる前記樹脂コアと、前記樹脂コアの表面に形成された複数の前記導電膜とを有することが好ましい。
本発明によれば、一つの貫通孔の開口内に複数の貫通電極が設けられていることから、狭ピッチ化が可能となり装置の小型化が図れる。
【0015】
また、前記半導体基板の前記能動面上に前記導電膜と導通する電極端子が形成されていることが好ましい。
本発明によれば、裏面側に突出した貫通電極の先端を、電子素子側の端子と接続するための端子として機能させることができる。
【0016】
本発明の半導体装置の製造方法は、半導体基板の能動面側からビアを形成する工程と、前記ビアの内面に下地層を形成する工程と、前記下地層上に導電膜を形成する工程と、前記ビア内に樹脂を充填する工程と、前記半導体基板を薄くする工程と、前記開口から突出した前記下地層を除去して前記導電膜を露出させる工程と、を備えたことを特徴とする。
【0017】
本発明によれば、半導体基板の裏面から突出する樹脂コアバンプ構造の半導体装置を得ることができる。これにより、ハンダなど低融点金属を用いた接合に問題とされていた、ハンダのはみ出しによる半導体基板とのショートや、端子間のショートも回避できることになる。このように、接続信頼性の高い半導体装置が得られる。
また、樹脂コアバンプを形成する工程と貫通電極を形成する工程とが一つになるため、大幅なコスト削減が可能となる。
【0018】
また、前記ビアを形成する工程において、前記ビアの底面を曲面状に形成することが好ましい。
本発明によれば、貫通電極の先端を曲面状に形成することができるので、接合時に変形し易く且つ接合強度も確実に得られる端子となる。
【0019】
また、前記ビアを形成する工程において、前記ビアをテーパ形状に形成することが好ましい。
本発明によれば、電子素子側の端子との接触面積をより広げることが可能な貫通電極を形成することができるので、接続信頼性がさらに向上する。
【0020】
また、前記下地層を除去する工程において、前記貫通電極の突出部分の基部側に前記下地層を部分的に残すことが好ましい。
本発明によれば、電子素子との接合時において、変形した貫通電極(導電膜)と半導体基板との間のショートを回避することができる。
【0021】
また、前記ビアを形成する工程において、前記ビアを一方向に長手の平面形状に形成し、前記下地層上に導電膜を形成する工程の後に、前記導電膜を複数の領域にパターニングする工程を有することが好ましい。
本発明によれば、一つの貫通孔内に複数の貫通電極を形成することができるので、端子の狭ピッチ化が可能となり、装置の小型化が図れる。
【0022】
また、前記半導体基板の前記能動面上に前記導電膜と導通する電極端子を形成する工程を有することが好ましい。
本発明によれば、樹脂コアバンプの形成と同時に半導体基板の表裏導通が得られるので、製造工程を短縮することができる。
【0023】
本発明の電子機器は、先に記載の半導体装置を備えたことを特徴とする。
本発明によれば、接続信頼性が向上した電子機器が得られる。
【0024】
本発明の電子装置は、基板と、前記基板に形成された貫通孔内に設けられるとともに前記基板の一面側に部分的に突出する貫通電極と、を有し、前記貫通電極は、樹脂コアと、前記樹脂コアの少なくとも一部を覆う導電膜と、を有することが好ましい。
【0025】
本発明によれば、基板の一面側に貫通電極が部分的に突出しており、他の電子素子を実装する場合には、貫通電極を構成している導電膜の内側の樹脂コアの樹脂変形を利用した接続となる。このため、後に実装される電子素子側の端子に対する貫通電極の接触面積が広がって接続信頼性が良好となる。また、樹脂コアの弾性変形により、貫通電極と端子との接合強度が向上するとともに圧着も樹脂のみで可能となる。
【0026】
また、前記貫通電極の先端が、外方に向かって凸となる曲面状になっていることが好ましい。
本発明によれば、電子素子側の端子との接合時において貫通電極が容易に変形するようになる。
【0027】
また、前記貫通電極が、先端に向かって細くなるテーパ形状になっていることが好ましい。
本発明によれば、電子素子側の端子に対する貫通電極の接触面積をより広げることができるので、接続信頼性がさらに向上したものとなる。
【0028】
また、前記導電膜が、展延性を有する単体または複数の金属膜により形成されていることが好ましい。
本発明によれば、展延性を有する単体または複数の金属膜により形成された導電膜であれば、樹脂コアとともに変形し易い。
【0029】
また、前記基板が導電性を有しており、前記貫通孔内に設けられるとともに前記基板の前記一面側に部分的に突出する下地層によって、前記貫通電極の突出部分の基部側の側面が覆われていることが好ましい。
本発明によれば、変形した貫通電極と基板との間のショートを回避することができる。
【0030】
また、前記貫通孔が一方向に長手の平面形状を有しており、
前記貫通電極は、前記貫通孔に沿って延びる前記樹脂コアと、
前記樹脂コアの表面に形成された複数の前記導電膜とを有することが好ましい。
本発明によれば、一つの貫通孔の開口内に複数の貫通電極が設けられていることから、狭ピッチ化が可能となり装置の小型化が図れる。
【0031】
また、前記基板の前記一面側とは反対側の他面上に前記導電膜と導通する電極端子が形成されていることが好ましい。
本発明によれば、基板上に形成される集積回路と貫通電極とを接続させるための端子として機能する。
【0032】
本発明の電子装置の製造方法は、基板の表面側からビアを形成する工程と、前記ビア内に導電膜を形成する工程と、前記ビア内に前記導電膜を介して樹脂を充填する工程と、前記基板を薄くして前記ビアを貫通させる工程と、を備えたことを特徴とする。
【0033】
本発明によれば、基板の裏面側から突出する樹脂コアバンプ構造の電子装置を得ることができる。これにより、ハンダなど低融点金属を用いた接合に問題とされていた、ハンダのはみ出しによる基板とのショートや、端子間のショートも回避できることになる。このように、接続信頼性の高い電子装置が得られる。
【0034】
また、前記基板が導電性を有する場合、前記ビアの内面に下地層を形成した後、該下地層上に前記導電膜を形成し、さらに、前記基板を薄くして前記ビアを貫通させた後、前記基板の裏面側に突出した前記下地層を除去して前記導電膜を露出させることが好ましい。
本発明によれば、導電性を有する基板を用いた場合でも、ビア内に下地層を形成することによって、導電膜との絶縁性が確保されて、接続信頼性の高い電子装置が得られる。
また、絶縁性の基板の場合は下地層を形成する必要がないので、製造工程が削減でき、低コスト化が可能である。
【0035】
また、前記ビアを形成する工程において、前記ビアの底面を曲面状に形成することが好ましい。
本発明によれば、貫通電極の先端を曲面状に形成することができるので、接合時に変形し易く且つ接合強度も確実に得られる端子となる。
【0036】
また、前記ビアを形成する工程において、前記ビアの内面をテーパ形状に形成することが好ましい。
本発明によれば、電子素子側の端子との接触面積をより広げることが可能な貫通電極を形成することができるので、接続信頼性がさらに向上する。
【0037】
また、前記ビアを形成する工程において、前記ビアを一方向に長手の平面形状に形成し、
前記導電膜を形成する工程の後に、前記導電膜を複数の領域にパターニングする工程を有することが好ましい。
本発明によれば、一つの貫通孔内に複数の貫通電極を形成することができるので、端子の狭ピッチ化が可能となり、装置の小型化が図れる。
【0038】
また、前記下地層を除去する際、前記貫通電極の突出部分の基部側に前記下地層を部分的に残すことが好ましい。
本発明によれば、電子素子との接合時において、変形した貫通電極(導電膜)と半導体基板との間のショートを回避することができる。
【0039】
また、前記基板上に前記導電膜と導通する電極端子を形成する工程を有することが好ましい。
本発明によれば、樹脂コアバンプの形成と同時に基板の表裏導通が得られるので、製造工程を短縮することができる。
【0040】
本発明の電子機器は、前記請求項1ないし7のいずれか一項に記載の電子装置を備えたことを特徴とする。
本発明によれば、接続信頼性が向上した電子機器が得られる。
【図面の簡単な説明】
【0041】
【図1】第1実施形態の半導体装置の概略構成を示す断面図。
【図2】第1実施形態の半導体装置の製造方法のフローチャート図。
【図3】第1実施形態の半導体装置の製造方法の工程を示す断面図。
【図4】第1実施形態の半導体装置の製造方法の工程を示す断面図。
【図5】第1実施形態の半導体装置の製造方法の工程を示す断面図。
【図6】第1実施形態の半導体装置の製造方法の工程を示す断面図。
【図7】第1実施形態の半導体装置の製造方法の工程を示す断面図。
【図8】第2実施形態の半導体装置の概略構成図を示す図。
【図9】第2実施形態の半導体装置の製造方法を説明するための工程図。
【図10】電子機器の一例である回路基板を示す斜視図。
【図11】電子機器の一例である携帯電話を示す斜視図。
【図12】水晶振動子を収容した水晶振動子パッケージの概略構成を示す断面図。
【発明を実施するための形態】
【0042】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【0043】
[第1実施形態]
以下に、本発明の電子装置に係る第1実施形態の半導体装置およびその製造方法について説明する。
(第1実施形態の半導体装置)
図1は、本実施形態の半導体装置1(電子装置)の概略構成を示す断面図である。
図1に示すように、半導体装置1は、シリコンウエハを切断して得たシリコン基材の一方の面上に、図示しないトランジスタやメモリ素子、その他の電子素子からなる集積回路などが公知の方法によって形成された半導体基板10を備えている。ここで、半導体基板10における、集積回路などが形成された面を能動面10Aとし、能動面10Aとは反対側の面を裏面10Bとする。半導体基板10は、例えば、矩形のシリコン基板(Si)などからなる。また、例えばセラミックス基板や樹脂基板、ガラス基板などの絶縁性基板上に半導体素子が形成された半導体装置であってもよい。
【0044】
さらに、本実施形態の半導体装置1は、半導体基板10の能動面10Aと裏面10Bとを貫通する複数の貫通電極5と、能動面10A上に複数の電極パッド300(電極端子)裏面10B側に複数のバンプ電極5Aと、を有している。
【0045】
電極パッド300は、例えばAlからなるものを用いている。電極パッド300としては、例えば、複数の金属膜が積層されているものでも良く、電極パッド300に必要とされる電気的特性などに応じて適宜材料の変更が可能である。この電極パッド300は、能動面10A上に形成された集積回路に接続されている。これ以外にも、能動面10A上に再配置配線用の電極パッド3が形成されている。
【0046】
貫通電極5は、半導体基板10の板厚方向を貫通する貫通孔7内に配置されている。この貫通電極5は、貫通孔7内に配置される樹脂コア9と、その表面を覆う導電膜15とにより構成され、貫通孔7の開口7Bから半導体基板10の裏面10Bに部分的に突出した状態となっている。そして、この突出した部分が、後述する電子素子60側の端子61(図6(o))と電気的に接合するバンプ電極5Aとなっている。本実施形態におけるバンプ電極5Aは、導電膜15とその内側の樹脂コア9をコアとする、所謂樹脂コアバンプである。
【0047】
本実施形態の貫通孔7は円筒形状をなし、内面7a側から順に下地層11、金属層13、導電膜15が配置されているとともに、中央に樹脂コア9が埋め込まれている。
下地層11は、SiO2(酸化シリコン)からなるもので、これに限らず、窒化膜、エポキシなどの樹脂系材料からからなるものでもよい。下地層11は、金属層13と半導体基板10との電流リークの発生、および酸素や水分などによる半導体基板10の浸食などを防止するために設けられるものであって、貫通孔7の内面だけでなく能動面10Aの電極パッド300の一部分を除き、略全体を覆うようにして形成されている
【0048】
金属層13は、TiW(チタンタングステン)などの金属材料からなり、導電膜15と下地層11との密着性を確保して双方を良好に接着させるように機能するものである。金属層13は、貫通孔7の内面7aだけでなく、能動面10A側における貫通孔7近傍の下地層11の一部を覆うようにして形成されており、電極パッド3の下層にも延設されている。
【0049】
これら下地層11および金属層13は、各々の端部11b,13bが貫通孔7内から延長されて裏面10Bから突出しており、図1に示すようにバンプ電極5Aの突出長さの途中まで延出している。すなわち、裏面10Bに近いバンプ電極5Aの基部の側面を覆った状態となっている。
【0050】
導電膜15は、例えばAu、TiW、Cu、Cr、Ni、Ti、W、NiV、Al、Pd、鉛フリーハンダなどの展延性を有する金属膜の単層あるいは複数種を積層したものからなる。導電膜15は、後述する電子素子側の端子に接合することで樹脂コア9とともに弾性変形することから、特に展延性に優れたAuを用いるのが好ましい。
【0051】
この導電膜15は、能動面10A上に金属層13を覆うようにして形成された電極パッド3と電気的に導通した状態となっている。
【0052】
樹脂コア9は、貫通孔7内を埋め込むようにしてその中心部に配置され、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、シリコーン樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂などの感光性絶縁樹脂や熱硬化性絶縁樹脂などで形成されている。樹脂コア9の材質(硬度)や形状については、バンプ電極5Aの形状などによって適宜選択、設計される。
【0053】
本実施形態の半導体装置1では、バンプ電極5Aの先端が半球状とされており、電子素子を実装する際にバンプ電極5Aが変形することで電子素子側の電極端子と電気的且つ良好に接続される。
【0054】
(半導体装置の製造方法)
次に、半導体装置1の製造方法について図2〜図6を用いて説明する。図2は、半導体装置1の製造方法のフローチャート図、図3〜図6は、半導体装置1の製造方法の工程図である。ここで、本実施形態においては、半導体装置1を形成するに際して、W−CSP(Wafer level Chip Scale Package)技術を用いることで、シリコンウエハ100上に複数の半導体装置1を同時に一括して形成し、再配置配線を形成した後に、半導体装置1に個片化する製造方法について説明する。
なお、半導体装置1を製造する途中工程を示す図3〜図6においては、図を簡略化し、シリコンウエハ100上に形成した1つの半導体装置1を示している。なお、以下の製造工程の説明に用いるシリコンウエハ100と半導体基板10とは同じものとする。
【0055】
まず、図3(a)に示すように、集積回路が形成された半導体基板10の能動面10A側からビア7bを形成する(S1)。本実施形態では、板厚が625μmのシリコン基材の所定の位置に、直径50μm、深さ100μmのビア7bをドライエッチングにより形成した。この際、ビア7bの底面が曲面となるように調整した。また、エッチングには、フォトレジストマスクや、ハードマスクとしてSiO2膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウェットエッチング、レーザ加工、あるいはこれらを併用しても良い。
【0056】
次に、図3(b)に示すように、半導体基板10の能動面10Aおよびビア7bの内面を覆う下地層11を形成する(S2)。ここでは、CVD法を用いてSiO2膜を3000Å以上の膜厚となるように成膜する。なお、本実施形態ではSiO2を用いたが、PECVD(Plasma Enhanced Chemical Vapor Deposition)を用いて形成した正珪酸四エチル(Tetra Ethyl Ortho Silicate:Si(OC2H5)4:以下、TEOSという)、すなわちPE−TEOS、及びオゾンCVDを用いて形成したTEOS(O3−TEOS)を用いることもできる。
【0057】
次に、図3(c)に示すように、下地層11上にTiW膜13Aを形成する(S3)。ここでは、半導体基板10の能動面10Aおよびビア7b内に、スパッタ法を用いてTiW膜13Aを1000Åの膜厚で成膜する。
続けて、図3(d)に示すように、金属層13上にAu膜15Aを形成する(S4)。ここでは、半導体基板10の能動面10Aおよびビア7b内に、スパッタ法を用いてAu膜15Aを5000Åの膜厚で成膜する。
【0058】
その後、図3(e)に示すように、周知のフォトリソグラフィおよびエッチング法によりAu膜15AとTiW膜13Aとを同時にパターニングする。このとき、能動面10A上のビア7b近傍の領域を一部残すようにしてその他の部分のAu膜15AおよびTiW膜13Aを除去する。これにより、ビア7b内を覆う導電膜15と、能動面10A上のビア7b近傍において導電膜15と電気的に接続する電極パッド3とが形成される(S5)。また、導電膜15および電極パッド3の下層にはこれらと同じ形状の金属層13が形成される。
【0059】
ここで、TiWのスパッタ膜上にAuのスパッタ膜が密着して形成されることから、金属層13によって下地層11と導電膜15または電極パッド3との密着性が確保されたものとなる。なお、必要であれば、Auめっきなどで抵抗値を下げる手立てをしても良い。また、後の工程においてビア7b内に充填される樹脂材料との密着性を確保するためにさらに別の金属層を形成してもよい。
【0060】
次に、図3(f)に示すように、ビア7bの内部に樹脂材料を充填し、樹脂コア9を形成する(S6)。ここでは、ポリイミドを用いた。本実施形態では、ビア7bの底面が曲面状になっているので気泡などを樹脂内に混入させることなく充填できる。
【0061】
次に、図3(g)に示すように、半導体基板10の能動面10A上に電極パッド3よりも厚い第1層間絶縁層17を形成する(S7)。ここでは、エポキシ樹脂、ポリイミド樹脂などの感光性樹脂を能動面10A上に塗布し、露光、現像することで、感光性樹脂層に電極パッド3の一部を露出させる開口17aを形成する。また、ドライエッチングなどを用いて開口17aを形成しても良い。このようにして、能動面10A上に第1層間絶縁層17を形成する。
【0062】
次に、図4(h)に示すように、第1層間絶縁層17上に、開口17aを介して電極パッド3に接続する再配置配線19を形成する(S8)。再配置配線19は、Cu、Cr、Ti、Ni、TiW、Au、Ag、Al、NiV、W、TiN、Pdのうち少なくとも1つを含む材料で形成されており、例えばスパッタ法により形成される。また、これらの材料のうち少なくとも2つの材料を積層することで配線層を形成してもよい。
【0063】
次に、図4(i)に示すように、第1層間絶縁層17上に第2層間絶縁層21を形成する(S9)。材料としては、第1層間絶縁層17と同じ材料を用いることができる。まず、第1層間絶縁層17の全面を覆うようにして感光性樹脂を塗布する。その後、露光、現像を行うことで、感光性樹脂層に再配置配線の一部を露出させる開口21aを形成する。
【0064】
次に、図4(j)に示すように、半導体基板10の厚みを裏面10B側から薄くする(S10)。
まず、電極パッド3が形成された半導体基板10の能動面10A側を、接着剤121を介して設けたガラス基板などからなる支持部材120によって支持する。そして、支持部材120に半導体基板10を貼り付けた状態で、半導体基板10の裏面10B側から、例えばCMP(化学的機械的研磨)を行うことにより、半導体基板10を所定の厚さになるまで研磨する。具体的には、下地層11が露出する直前まで加工する。支持部材120によって補強しておくことにより、半導体基板10の反りを矯正し、且つ加工またはハンドリング時に発生するクラックを防止することができる。
【0065】
次に、図5(k)に示すように、ドライエッチングあるいはウェットエッチングなどにより、選択的に半導体基板10を薄くすることでビア7bを貫通させて貫通孔7とし、後に貫通電極5となる部分50を半導体基板10の裏面10B側から所定の突出量で突出させる(S11)。エッチングには、シリコンに対する下地層11のエッチング速度が十分遅いものを使用することが望ましい。ドライエッチングの場合には誘導結合プラズマエッチング(ICP)などが利用でき、ウェットエッチングの場合には、エッチャントとしてHF、HNO3やそれらの混合液およびKOHなどを使用することによって上記部分50の突出が可能となる。この部分50の突出量L1としては、ポスト長さLの2%〜20%程度とした。
【0066】
次に、図5(l)に示すように、下地層11の露出した部分を除去して下層の金属層13を部分的に露出させる(S12)。下地層11の除去には、ドライエッチングあるいはウェットエッチングなどを用いて行う。ドライエッチングの場合には、リアクティブイオンエッチング(RIE)が利用でき、その場合のガスとしては、CF4、O2などを使用する。ウェットエッチングの場合、TiW層を侵さずに下地層11を除去できるエッチャントを選定する必要がある。下地層11がSiO2の場合には、希フッ酸を使用する。
【0067】
また、前工程において部分50をシリコン基材から突出させる際、ウェットエッチングによって金属層13が露出するまで下地層11を除去してもよい。この場合、一つの工程で、下地層11の除去および金属層13の露出を行うことが可能である。
【0068】
次に、図5(m)に示すように、再度シリコンエッチングを行って半導体基板10を選択的に薄くすることにより、下地層11の端部11bを所定の突出量で突出させる(S13)。ドライエッチングの場合には、ICP、RIEを用いて行う。この際、下地層11の突出量L2としては、ポスト長さLの2%〜20%程度とした。
【0069】
次に、図5(n)に示すように、金属層13の露出部分を除去して導電膜15を露出させる(S14)。下地層11から露出した金属層13を除去することによって、その端部13bが下地層11の端部11bと一致することになる。
ここで、金属層13がTiWからなることからウェットエッチングを用いて除去し、導電膜15を露出させる。Auは酸化膜が形成されないため、電子素子を実装するまで露出させた状態であっても、実装時の接続信頼性を確保できる。
これにより、半導体基板10を貫通する貫通電極5と、半導体基板10の裏面10Bから突出するバンプ電極5Aと、が形成される。また、同時に貫通電極5によって半導体基板10の表裏導通が得られることになる。
【0070】
次に、図6(o)に示すように、半導体装置1上に、半導体装置1との対向面にバンプ電極5Aと同じ端子配列を有したメモリIC等の電子素子60を積層する工程について述べる。
半導体装置1上に電子素子60を積層するには、まず、半導体装置1の上面(裏面10B)側に、例えば熱硬化性を有する樹脂53を配置し(S15)、例えば半硬化状態となるように加熱処理しておく。その後、樹脂53を挟み込むようにして、半導体装置1の電極バンプと、積層する電子素子60に形成された電極端子61とが平面視で重なるように、双方の位置合わせを行って半導体装置1上に電子素子60を積層させる。
【0071】
次に、図6(p)に示すように、半導体装置1のバンプ電極5Aと電子素子60の電極端子61とが対向した状態で、双方を接合させる方向に加熱加圧することにより(S16)、樹脂53を押しつぶしながら電極端子61にバンプ電極5Aの導電膜15を導電接触させる。
【0072】
その後、さらに加圧力を高めると(S17)、図6(q)に示すように、バンプ電極5Aが電極端子61に圧着してバンプ電極5A(導電膜15および樹脂コア9)が変形し、電極端子61に対する接触面積が広がることで双方が確実に電気的に接続される。このとき、バンプ電極5Aは、その先端が半球状となっていることから容易に変形する。そして、貫通孔7の裏面側開口7Aから突出する下地層11の端部11bによって、例えば変形したバンプ電極5Aと半導体基板10との電気的なショートが回避されるようになっている。
【0073】
なお、電子素子60の押圧による荷重は、バンプ電極5Aの変形によって吸収されるので、積層時における半導体装置1の破損は防止される。
【0074】
電子素子60を積層した後、軟化した樹脂53が硬化するまで放置する(S18)。このとき、樹脂を積極的に冷却して硬化させても良い。樹脂53を硬化させることにより、半導体装置1同士の接着状態が保持される。なお、光硬化性樹脂を採用しても良い。この場合は、光を照射することで接着機能を発現する。
【0075】
次に、図7(r)に示すように、半導体基板10を支持している支持部材120を剥離した後、第2層間絶縁層21に設けられた開口21a部分に、例えば鉛フリーハンダからなるハンダボール23を形成する(S19)。なお、ハンダボール23を設ける代わりに、はんだペーストを開口21aから露出する再配置配線19上に印刷する形態でもよい。
【0076】
その後、ダイシングラインDに沿ってシリコンウエハ100を切断することで、複数の半導体装置1に個片化する(S20)。
このようにして半導体装置1を製造する。
【0077】
本実施形態の半導体装置1によれば、電子素子60を実装する際、電子素子60が半導体装置1に対して相対的に加圧されることでバンプ電極5Aが圧縮変形することにより、電極端子61に対する接触面積が広がって接続強度が確保された状態とされている。これにより、接合時の接続信頼性が向上する。
【0078】
また、樹脂コア9の弾性変形によって電極端子61に対する弾性復元力(反発力)が生じることから、バンプ電極5Aと電極端子61との接合強度が高くなり、導電接続状態の信頼性が向上する。
【0079】
また、上述した本実施形態の製造工程によれば、バンプ電極5Aを形成する工程と、表裏導通を図る工程とが一つになるため、製造時間を短縮できるとともに工程数削減に伴う大幅なコスト削減が可能となる。
【0080】
さらに、本実施形態における接合構造は、ハンダなど低融点金属を用いた接合において問題とされていた、ハンダのはみ出しによる半導体基板10(シリコン基板)とのショートや端子間のショートも回避できることになる。これにより、接続信頼性の高い半導体装置が得られる。また、端子の狭ピッチ実装が可能になるため装置全体のさらなる小型化を実現することができる。
【0081】
なお、金属層13は、下地層11と導電膜15との密着性を確保するためのものであり、下地層11に対して密着性の良い材料によって導電膜15を形成する場合には、必ずしも設ける必要はない。
【0082】
また、第1実施形態では、バンプ電極5Aの先端を半球状に曲面化させたが、平坦面になっていても良い。
【0083】
また、半導体装置1上に電子素子60としての半導体チップを複数積層させる場合には、下層側の半導体チップと同じ端子配列を有した半導体チップを順次積層させていくことで、下層側の半導体チップと上層側の半導体チップとの端子接続を良好に行える。
【0084】
(第2実施形態の半導体装置)
次に、本発明の電子装置に係る第2実施形態の半導体装置について説明する。図8(a)は、第2実施形態の半導体装置30(電子装置)の概略構成断面図であって、図8(b)は、第2実施形態の半導体装置30における接続部38を拡大して示す斜視図である。なお、以下に示す本実施形態の半導体装置30は、先の第1実施形態と略同様であるが、貫通電極32(バンプ電極32A)の構成および製造方法において異なる。よって、以下の説明では、貫通電極32(バンプ電極32A)とその製造方法について詳しく説明し、共通な箇所の説明は省略する。また、説明に用いる各図面において、図1〜図7と共通の構成要素には同一の符号を付すものとする。
【0085】
本実施形態は、図8(a),(b)に示すように、半導体基板10に設けられた一つの貫通孔34内に複数の貫通電極32を有した接続部38を有している。
【0086】
これら複数の貫通電極32は、一方向に長手の平面形状を有する貫通孔34内にその延在方向に沿って延びる樹脂コア41と、貫通孔34の長手方向に等間隔に配置され樹脂コア41の表面(開口34Bから突出した端部表面も含む)を部分的に覆う帯状の導電膜43と、からなるもので、半導体基板10の表裏導通が得られる構成となっている。
そして、これら貫通電極32の、貫通孔34から裏面10B側に突出した各々の端部が本実施形態のバンプ電極32Aとなっている。
このような接続部38において、導電膜43同士の間の樹脂コア41の表面が部分的に露出した状態となっている。
【0087】
貫通孔34は、平面視矩形状を呈するとともに、横断面が板厚方向裏面10B側に向かって先細るテーパ形状となっている。テーパ角度は適宜設定され、図8に示すものに限ったものではない。
貫通孔34内には、下地層11と、複数の金属層42および複数の導電膜43と、貫通孔34内の隙間を埋めるようにして樹脂コア41が配置されている。そして、樹脂コア41の端部41b表面が、貫通孔34の長手方向に沿って等間隔に複数配列された帯状の導電膜43の各々によって部分的に覆われている。
【0088】
下地層11は、半導体基板10の能動面10Aと貫通孔34の内面全体を覆うとともに、貫通孔7内から裏面10B側へ突出する端部11bにより接続部38(各バンプ電極32A)の基部を囲うようにして形成されている。
【0089】
金属層42および導電膜43は略同じ幅で形成されており、その長手方向において部分的に積層した構成となっている。各金属層42は、それぞれの一方の端部42bが貫通孔34の裏面10B側の開口34Bから突出し、各々の端部42bが下地層11の端部11bと同じ位置まで延長されていている。本実施形態では、導電膜43と下地層11とが平面的に重なる領域に金属層42を設けることで、下地層11に対する導電膜43の密着性が確保されたものとなっている。
【0090】
また、金属層42は、貫通孔34の能動面10A側の開口34Aから引き出されて、少なくとも能動面10A上に形成される電極パッド3の形成領域を含む大きさで、開口34A近傍の下地層11を部分的に覆うようにして形成されている。これら金属層42上に電極パッド3がそれぞれ形成されることで、電極パッド3と下地層11との密着性が確保されたものとなっている。
電極パッド3は、貫通孔34の長手方向に沿って複数設けられ、各々が導電膜43と接合(導通)している。
【0091】
上記した構成のバンプ電極32Aにあっては、樹脂コア41の端部41bにおける導電膜43で覆われている部分が後述する電子素子60の電極端子61と接続する領域となり、この領域における導電膜43の一部が電極として実質的に機能するようになっている。つまり、各導電膜43の露出部分とその内側に位置する樹脂コア41とともにそれぞれが独立してバンプ電極32Aとして機能するようになっている。
【0092】
次に、第2実施形態の半導体装置30の製造方法について図8(a),(b)を参照して説明する。なお、電子素子の実装工程における説明は図9(a),(b)を用いて行う。なお、以下の説明において、先の第1実施形態と同一の工程については図3〜図7を参照するとともに、説明を一部省略する。
【0093】
半導体基板10の能動面10A側から板厚方向裏面10B側に向かって縮小する断面視テーパ形状のビアを形成する。ここで、ビアの底部における幅を50μm、基板の面方向における長さを200μmとし、平面視において矩形状を呈するようにドライエッチングなどにより形成する。この際、ビアの底部が曲面となるように調整した。
【0094】
次に、半導体基板10の能動面10Aおよびビアの内面を覆うようにして、SiO2からなる下地層11、TiWのスパッタ膜、Auのスパッタ膜を形成する。
【0095】
その後、TiW膜およびAu膜を同時にパターニングすることで、貫通孔の幅方向に延在するとともに長手方向に等間隔おいて複数並ぶ帯状の導電膜43と、各々の導電膜43に接合する電極パッド3を形成する。このとき、TiW膜も同時にパターニングすることで、電極パッド3および導電膜43と重なる領域のTiW膜を部分的に残すようにして、電極パッド3および導電膜43の下層にそれぞれ金属層42が形成される。
【0096】
本実施形態では、Au膜上に感光性レジストをスプレーコートし、露光および現像を行った後、レジストをマスクにして、Au膜およびTiW膜に対するウェットエッチングを行うことにより、金属層42および導電膜43を帯状(配線状)に、電極パッド3を所定形状にパターン形成した。ここで、導電膜43および金属層42による複数の積層体のピッチを20μmとした。
【0097】
なお、金属層42および導電膜43の形成方法としては、フォトリソグラフィによって各膜をエッチングすることにより形成してもよいし、あるいは導電性液体をインクジェットにより能動面10A上に吐出して複数の金属層42および導電膜43を直接形成するようにしてもよい。
【0098】
次に、貫通孔34内に樹脂を充填して樹脂コア41を形成した後、裏面10B側から半導体基板10を薄くしてビアを貫通させて下地層11を露出させる。そして、露出した下地層11を除去すると、複数の金属層42と、これら金属層42間の樹脂コア41の一部が露出する。下地層11の除去には、ドライエッチングやウェットエッチングを用いて行い、下地層11の端部11bが貫通孔34の裏面10B側の開口34Bから所定量突出するように除去する。
【0099】
次に、露出した金属層42をウェットエッチングにより除去し、下層の導電膜43を露出させる。このとき、金属層42間にて露出する樹脂コア41も若干除去されるが、その表面が導電膜43の表面よりも突出している場合には、樹脂コア41に対して部分的にエッチングを行うようにする。少なくとも導電膜43の表面よりも樹脂コア9の表面が突出していなければ良く、樹脂コア9の表面よりも導電膜43の表面が突出している方がより好ましい。これにより、電子素子60側の電極端子61との接続を良好に行えるようになる。
【0100】
このようにして、半導体基板10の厚さ方向を貫通する貫通孔34内に貫通電極32が複数形成され、同時に半導体基板10の裏面10Bから突出するバンプ電極32Aが複数形成される。これにより、半導体基板10の裏面10B側に電子素子60に接続する接続部38が構成される。
【0101】
この後の、第1層間絶縁層17、再配置配線19、第2層間絶縁層21、ハンダボール23などの形成工程、およびダイシング工程は、先の実施形態と同様である(図3(g)〜図7参照)ことから説明を省略する。
【0102】
次に、図9(a)に示すように、個片化された本実施形態の半導体装置30上に電子素子60を積層する。半導体装置30と電子素子60とを、互いの電極端子61とバンプ電極32Aとがそれぞれ対向するように位置決めし、半導体装置30上に配置された接着用の樹脂53を挟み込むようにして加熱加圧する。すると、図9(b)に示すように、バンプ電極32Aの各導電膜43が各電極端子61にそれぞれ導電接触し、さらなる加圧によって接続部38が電子素子60に圧迫されて圧縮変形する。変形したバンプ電極32Aは、電極端子61に対する接触面積が広がった状態となるので双方が確実に電気的に接続される。このとき、貫通孔34の裏面側開口34Bから突出する下地層11によって、変形したバンプ電極32Aと半導体基板10との電気的なショートが回避されるようになっている。
【0103】
また、樹脂コア9は、導電膜43に覆われることなく露出している部分が電子素子60に直接接合するようになる。ここで、樹脂コア41の材料を半導体装置30と電子素子60との接合に設けられる樹脂53と同じ、加熱により接着性を発揮する熱接着性を有する絶縁性のものを採用することによって、樹脂コア41に対して電子素子60に接着する機能を付与させることができる。これにより、樹脂53と樹脂コア41との接着によってバンプ電極32Aの電極端子61に対する導電接触状態が保持されようになる。
このようにして、電子素子60を半導体装置30上に実装する。
【0104】
本実施形態によれば、一つの貫通孔34(開口34B)内に複数のバンプ電極32Aを配列形成することができるので、およそ20μm以下のさらなる狭ピッチ化が可能である。これによって装置の大幅な小型化が見込めるようになる。また、樹脂コア9による接合強度も確保されるため信頼性の高い半導体装置1を得ることができる。
さらに、本実施形態では、各バンプ電極32Aがテーパ形状となっているので、バンプ電極32Aと電子素子60側の電極端子61との接触面積をより広げることができ、接続信頼性がさらに向上する。
【0105】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもなく、上記各実施形態を組み合わせても良い。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【0106】
例えば、先の実施形態では、シリコンウエハ100上に半導体装置1,30を同時に一括して形成する場合について説明したが、半導体装置1,30を半導体基板10上に個々に形成してもよい。
【0107】
また、本実施形態では、半導体装置1上に同じ端子の配置を有したメモリIC等の電子素子60を複数積層するようにしたが、異種の端子配置を有した半導体チップや電子素子を積層してもよい。
【0108】
また、先の各実施形態では、半導体基板10としてシリコン基材等を用いる構成について述べたが、金属基板などの導電性を有する基板を用いてもよい。導電性を有する基板を用いたとしても貫通孔7内には下地層11が形成されていることから、貫通電極5との絶縁性は確保されたものとなる。
【0109】
なお、先の各実施形態においては、貫通孔7内に酸化シリコンからなる下地層11が設けられた構成について述べたが、金属層13との電流リークの発生がなく、酸素や水分などによる基板の浸食などのおそれがない基板を用いる場合には、必ずしも必要ではない。例えば、樹脂基板やセラミックス基材やガラス基板など、絶縁性の基板を用いる場合には、貫通孔7内に金属層13を直接形成することも可能である。
【0110】
なお、電子素子として、弾性表面波素子、水晶振動子、圧電振動子、圧電音叉等を接続するようにしてもよい。
【0111】
以上、本発明の電子装置に係る半導体装置の各実施形態について述べた。次に、本発明の電子装置に係る水晶振動子パッケージの実施形態について述べる。
【0112】
(水晶振動子パッケージ)
以下に、本発明の電子装置に係る水晶振動子パッケージについて説明する。
図12は、水晶振動子を収容した水晶振動子パッケージの概略構成を示す断面図である。
図12に示すように、水晶振動子パッケージ200は、セラミック材料のベース211と蓋部212とからなるパッケージ213と、パッケージ213の内部に気密に封止された音叉型水晶振動片214とを備えている。ベース211は、略矩形状のセラミック薄板からなる底板部215と、形状の異なる複数枚のセラミック薄板を積層してなる矩形状の枠体部216とを一体に積層接合して、水晶振動片214を収容するキャビティ217を形成する薄い箱型となっている。
【0113】
水晶振動片214は、その基端部214aにおいて、キャビティ217の底部に形成された樹脂コアバンプ構造とされたバンプ電極219に接続され、接着剤218により肩持ちで略水平に固着されている。また、水晶振動片214の振動腕先端部214bに対応する位置のキャビティ217の底面には、凹部220が形成されている。凹部220は、外部からの衝撃等で水晶振動片214の振動腕が下向きに振れても振動腕先端部214bがベース211に衝突しないための逃げとして機能する。
【0114】
蓋部212は、ガラス又はセラミックス等の絶縁材料からなる矩形薄板で形成され、ベース211の上端面に、ろう材222によって気密に接合されている。蓋部212の接合後にパッケージ213の外側からレーザー光を照射して周波数調整できるように、透明なガラス製の蓋を用いてもよい。
【0115】
ベース211には、パッケージ213の外部とキャビティ217の内部とを連通する貫通孔223が設けられている。貫通孔223は、それぞれ底板部215と枠体部216を構成するセラミック薄板に形成され、ベース211の底面に開口するとともにキャビティ217の底面に開口する円形の孔である。
【0116】
蓋部212とベース211とを接合するろう材として、ベース211の上端面のシール領域に対応する略矩形状のろう材222を用意し、これを蓋部212とベース211との間に挟み込んで加熱することで接合することができる。
【0117】
本実施形態の水晶振動子パッケージ200には、バンプ電極219及び接着剤218を介して水晶振動片214と電気的に接続される外部接続端子230が設けられている。バンプ電極219は、キャビティ217の底面に形成された貫通孔223内に設けられており、貫通孔223の内壁223aを覆う導電膜231と、この導電膜231を介して貫通孔223内に配置された樹脂コア232とにより構成され、キャビティ217の底面側の貫通孔223の開口223Aから部分的に突出した状態となっている。この突出した部分が水晶振動片214の基端部214aと電気的に接合するバンプ電極219となっており、樹脂コア232の表面が導電膜231によって覆われた、いわゆる樹脂コアバンプ構造となっている。
このバンプ電極219は先端219aが半球状とされており、水晶振動片214の基端部214aに接続する際にこの先端219aが変形することで水晶振動片214の基端部214aと電気的且つ良好に接続される。
また、図示しないが、樹脂コアバンプ構造を補強するために、底板部215の下方に、樹脂コア232を覆い、且つ、外部端子230が露出するように、シリコン基板等の補強基板を設けてもよい。
【0118】
このような水晶振動子パッケージ200によれば、樹脂コアバンプ構造とされたバンプ電極219を設けることによって、例えば水晶振動片を実装する際、バンプ電極219が圧縮変形することにより、水晶振動片側の電極端子に対する接触面積が広がって接合時の信頼性が確保されるとともに、変形後の樹脂コア232の弾性復元力によってバンプ電極219と電極端子との接合強度が高くなり、導電接続状態の信頼性が向上する。さらに、接続部分面積が従来の導電性接着剤を使用した場合と比較し格段に小さく出来き、その上、基板および隣り合う電極同士のショート防止が可能なため電極同士の微細ピッチ化が可能となる。これにより、水晶振動片の接続部面積を小さくできることから、振動部を大きくすることが出来る。よって振動特性の向上も可能となる。
また、本実施形態の水晶振動子パッケージ200は、従来の構成よりも小型化されたものとなる。
【0119】
(電子機器)
次に、本発明の半導体装置を備えた回路基板150(電子機器)について説明する。図10は、本発明の一実施形態による回路基板の概略構成を示す斜視図である。図10に示す通り、この実施形態の回路基板150には、半導体装置1上に半導体チップ等が積層された積層体2が搭載されている。回路基板150は、例えばガラスエポキシ基板等の有機系基板からなるもので、例えば銅等からなる配線パターン(図示せず)が所望の回路となるように形成され、更にこれら配線パターンに電極パッド(図示せず)が設けられている。
そして、この電気パッドに半導体装置1のハンダボール23が電気的に接続されることにより、積層体2は回路基板150上に実装されている。
【0120】
本発明の回路基板150によれば、インターポーザ基板を不要とした半導体装置1を備えた積層体2を回路基板150上に実装することができる。
また、再配置配線での断線を防止し、小型化及び薄型化が図られた半導体装置1を備えているので、この半導体装置1を含む積層体2を備えた回路基板150自体も小型で信頼性が高いものとなる。
【0121】
次に、本発明の回路基板150を備えた電子機器について説明する。図11は、本発明の一実施形態による電子機器としての、携帯電話400を示したものである。回路基板150は、携帯電話400の内部に設けられている。
本発明の携帯電話400によれば、前述した小型で信頼性の高い回路基板150を備えているので、この回路基板150を備えた電子機器自体も小型で信頼性が高いものとなる。
【0122】
なお、電子機器は、携帯電話400に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【符号の説明】
【0123】
1…半導体装置(電子装置)、3…電極パッド(電極端子)、5,32…貫通電極、5A、32A…バンプ電極、7、34…貫通孔、7A,34A…開口、7B、34B…開口、7b…ビア、9…樹脂コア、10…半導体基板、10A…能動面、10B…裏面、11…下地層、13…金属層、15…導電膜、150…回路基板(電子機器)、200…水晶振動子パッケージ(電子装置)、300…電極パッド、400…携帯電話(電子機器)
【特許請求の範囲】
【請求項1】
基板と、
前記基板に形成された貫通孔内に設けられるとともに前記基板の一面側に部分的に突出する貫通電極と、を有し、
前記貫通電極は、樹脂コアと、前記樹脂コアの少なくとも一部を覆う導電膜と、を有することを特徴とする電子装置。
【請求項2】
前記貫通電極の先端が、外方に向かって凸となる曲面状になっていることを特徴とする請求項1記載の電子装置。
【請求項3】
前記貫通電極が、先端に向かって細くなるテーパ形状になっていることを特徴とする請求項1または2記載の電子装置。
【請求項4】
前記導電膜が、展延性を有する単体または複数の金属膜により形成されていることを特徴とする請求項1ないし3のいずれか一項に記載の電子装置。
【請求項5】
前記基板が導電性を有しており、
前記貫通孔内に設けられるとともに前記基板の前記一面側に部分的に突出する下地層によって、前記貫通電極の突出部分の基部側の側面が覆われていることを特徴とする請求項1ないし4のいずれか一項に記載の電子装置。
【請求項6】
前記貫通孔が一方向に長手の平面形状を有しており、
前記貫通電極は、前記貫通孔に沿って延びる前記樹脂コアと、
前記樹脂コアの表面に形成された複数の前記導電膜とを有することを特徴とする請求項1ないし5のいずれか一項に記載の電子装置。
【請求項7】
前記基板の前記一面側と反対側の他面上に前記導電膜と導通する電極端子が形成されていることを特徴とする請求項1ないし6のいずれか一項に記載の電子装置。
【請求項8】
基板の一面側からビアを形成する工程と、
前記ビア内に導電膜を形成する工程と、
前記ビア内に前記導電膜を介して樹脂を充填する工程と、
前記基板を薄くして前記ビアを貫通させる工程と、を備えたことを特徴とする電子装置の製造方法。
【請求項9】
前記基板が導電性を有する場合、
前記ビアの内面に下地層を形成した後、該下地層上に前記導電膜を形成し、
さらに、前記基板を薄くして前記ビアを貫通させた後、前記基板の他面側に突出した前記下地層を除去して前記導電膜を露出させることを特徴とする請求項8記載の電子装置の製造方法。
【請求項10】
前記ビアを形成する工程において、前記ビアの底面を曲面状に形成することを特徴とする請求項8記載の電子装置の製造方法。
【請求項11】
前記ビアを形成する工程において、前記ビアの内面をテーパ形状に形成することを特徴とする請求項8記載の電子装置の製造方法。
【請求項12】
前記ビアを形成する工程において、前記ビアを一方向に長手の平面形状に形成し、
前記導電膜を形成する工程の後に、前記導電膜を複数の領域にパターニングする工程を有することを特徴とする請求項8記載の電子装置の製造方法。
【請求項13】
前記下地層を除去する際、前記貫通電極の突出部分の基部側に前記下地層を部分的に残すことを特徴とする請求項9記載の電子装置の製造方法。
【請求項14】
前記基板上に前記導電膜と導通する電極端子を形成する工程を有することを特徴とする請求項8または9記載の電子装置の製造方法。
【請求項15】
前記請求項1ないし7のいずれか一項に記載の電子装置を備えたことを特徴とする電子機器。
【請求項1】
基板と、
前記基板に形成された貫通孔内に設けられるとともに前記基板の一面側に部分的に突出する貫通電極と、を有し、
前記貫通電極は、樹脂コアと、前記樹脂コアの少なくとも一部を覆う導電膜と、を有することを特徴とする電子装置。
【請求項2】
前記貫通電極の先端が、外方に向かって凸となる曲面状になっていることを特徴とする請求項1記載の電子装置。
【請求項3】
前記貫通電極が、先端に向かって細くなるテーパ形状になっていることを特徴とする請求項1または2記載の電子装置。
【請求項4】
前記導電膜が、展延性を有する単体または複数の金属膜により形成されていることを特徴とする請求項1ないし3のいずれか一項に記載の電子装置。
【請求項5】
前記基板が導電性を有しており、
前記貫通孔内に設けられるとともに前記基板の前記一面側に部分的に突出する下地層によって、前記貫通電極の突出部分の基部側の側面が覆われていることを特徴とする請求項1ないし4のいずれか一項に記載の電子装置。
【請求項6】
前記貫通孔が一方向に長手の平面形状を有しており、
前記貫通電極は、前記貫通孔に沿って延びる前記樹脂コアと、
前記樹脂コアの表面に形成された複数の前記導電膜とを有することを特徴とする請求項1ないし5のいずれか一項に記載の電子装置。
【請求項7】
前記基板の前記一面側と反対側の他面上に前記導電膜と導通する電極端子が形成されていることを特徴とする請求項1ないし6のいずれか一項に記載の電子装置。
【請求項8】
基板の一面側からビアを形成する工程と、
前記ビア内に導電膜を形成する工程と、
前記ビア内に前記導電膜を介して樹脂を充填する工程と、
前記基板を薄くして前記ビアを貫通させる工程と、を備えたことを特徴とする電子装置の製造方法。
【請求項9】
前記基板が導電性を有する場合、
前記ビアの内面に下地層を形成した後、該下地層上に前記導電膜を形成し、
さらに、前記基板を薄くして前記ビアを貫通させた後、前記基板の他面側に突出した前記下地層を除去して前記導電膜を露出させることを特徴とする請求項8記載の電子装置の製造方法。
【請求項10】
前記ビアを形成する工程において、前記ビアの底面を曲面状に形成することを特徴とする請求項8記載の電子装置の製造方法。
【請求項11】
前記ビアを形成する工程において、前記ビアの内面をテーパ形状に形成することを特徴とする請求項8記載の電子装置の製造方法。
【請求項12】
前記ビアを形成する工程において、前記ビアを一方向に長手の平面形状に形成し、
前記導電膜を形成する工程の後に、前記導電膜を複数の領域にパターニングする工程を有することを特徴とする請求項8記載の電子装置の製造方法。
【請求項13】
前記下地層を除去する際、前記貫通電極の突出部分の基部側に前記下地層を部分的に残すことを特徴とする請求項9記載の電子装置の製造方法。
【請求項14】
前記基板上に前記導電膜と導通する電極端子を形成する工程を有することを特徴とする請求項8または9記載の電子装置の製造方法。
【請求項15】
前記請求項1ないし7のいずれか一項に記載の電子装置を備えたことを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−153822(P2010−153822A)
【公開日】平成22年7月8日(2010.7.8)
【国際特許分類】
【出願番号】特願2009−262801(P2009−262801)
【出願日】平成21年11月18日(2009.11.18)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成22年7月8日(2010.7.8)
【国際特許分類】
【出願日】平成21年11月18日(2009.11.18)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]