【課題】本発明は、貫通電極のサイズ（直径）が縮小化された場合でも、４端子法により貫通電極の抵抗値を正確に測定することの可能な半導体チップ及びその抵抗測定方法、並びに半導体装置を提供することを課題とする。
【解決手段】半導体基板１０１及び回路素子層１０２を有する半導体チップ本体５５と、半導体チップ本体５５を貫通する第１乃至第４の貫通電極６１〜６４と、回路素子層１０２に設けられた回路素子を介することなく、第１の貫通電極６１と第２の貫通電極６２とを電気的に接続する第１の導電経路９６と、回路素子を介することなく、第１の貫通電極６１と第３の貫通電極６３とを電気的に接続する第２の導電経路９７と、回路素子を介することなく、第２の貫通電極６２と第４の貫通電極６４とを電気的に接続する第３の導電経路９８と、を有する。 （もっと読む）

【課題】圧電振動子とＩＣチップ搭載実装基板との半田接合状態を均一にして、圧電振動子の端子とＩＣチップ搭載実装基板の接続端子との間に正常な半田フィレットを形成させ、近接するＩＣ実装用の電極パッドとの干渉を防止しつつ、当該接合部分の強度を向上した圧電発振器を提供する。
【解決手段】圧電振動子２の端子２７と、圧電振動子２と共に発振回路を構成するＩＣチップ３３を搭載した実装基板３の接続端子３６の間に配置する半田ボール４が溶融した際に、その流動を規制して半田を所定の領域に留置する中間層５を設けた。中間層５は、近接して配置されている配線パターンや電極３５に半田ボールの溶融半田が流れないようにする、所謂ソルダレジストとしての機能も有する。 （もっと読む）

【課題】貫通電極が絶縁膜で被覆されていようがいまいが、貫通電極と配線の接触面積を確保すること。
【解決手段】本実施形態に係る半導体装置は、第１の半導体チップ２００と、第１の半導体チップ２００上に積層された第２の半導体チップ３００と、第１の半導体チップ２００と第２の半導体チップ３００とを接続する貫通電極１２０と、を有している。貫通電極１２０は、第１の貫通電極部１２２と第２の貫通電極部１２４を有している。第１の貫通電極部１２２は、第２の半導体チップ３００において、第２の絶縁膜４２の上面から第２の配線３２の上部まで設けられている。第２の貫通電極部１２４は、第１の貫通電極部１２２の下面と繋がっており、かつ第２の配線３２と同一層から第２の半導体チップ３００の第１の配線３０上部まで設けられている。第１の貫通電極部１２２と第２の貫通電極部１２４の孔径は、平面視で、第１の貫通電極部１２２の孔径の方が大きい。 （もっと読む）

【課題】オーバーハング部を持つ２段以上の積層構造であっても、オーバーハング部の支持を確実にできる半導体装置の製造方法を提供する。
【解決手段】複数の第１電極パッド１１が配置された第１半導体チップ１０を配線基板５０上に搭載する工程と、複数の第２電極パッド２１が配置された第２半導体チップ２０を、第１半導体チップの短辺に対し第２半導体チップの短辺が直角に位置し、配線基板と第２半導体チップの短辺との間に隙間を形成するべく、第１半導体チップ上に積層する工程と、隙間に、第２半導体チップの長辺側から第２半導体チップの短辺と平行な方向に向かって第１アンダーフィル２３を充填する工程と、第１電極パッドと配線基板に形成された接続パッド５１とを第１ワイヤ６１で電気的に接続する工程と、第１アンダーフィルを充填する工程後、第２電極パッドと接続パッドとを第２ワイヤ６１で電気的に接続する工程と、を含む半導体装置の製造方法。 （もっと読む）

【課題】ウエハトゥウエハ積層法によって製造される半導体チップ積層体の歩留りを改善する。
【解決手段】第１の半導体チップ１１が複数形成された第１種の半導体ウエハ１０、および第２の半導体チップ３１が複数形成された第２種の半導体ウエハ３０が積層してなる半導体ウエハ積層体の製造方法であって、前記第１の半導体チップ各々の物理的または電気的特性が既知である前記第１種の半導体ウエハを複数用意し、前記第２の半導体チップ各々の物理的または電気的特性が既知である前記第２種の半導体ウエハを複数用意し、前記第１種の半導体ウエハ各々における前記第１の半導体チップ各々の物理的または電気的特性、および前記第２種の半導体ウエハ各々における前記第２の半導体チップ各々の物理的または電気的特性に基づいて、前記複数の第１種および第２種の半導体ウエハの中から、積層させる第１種および第２種の半導体ウエハの選定を行う。 （もっと読む）