半導体装置の製造方法
【課題】 シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。
【解決手段】 シリコン基板1の上面の周辺部を除く領域には低誘電率膜4と配線5との積層構造からなる低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3の周側面は封止膜15によって覆われている。これにより、低誘電率膜4が剥離しにくい構造となっている。この場合、シリコン基板1の下面には、該下面をクラック等から保護するために、下層保護膜18が設けられている。
【解決手段】 シリコン基板1の上面の周辺部を除く領域には低誘電率膜4と配線5との積層構造からなる低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3の周側面は封止膜15によって覆われている。これにより、低誘電率膜4が剥離しにくい構造となっている。この場合、シリコン基板1の下面には、該下面をクラック等から保護するために、下層保護膜18が設けられている。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は半導体装置の製造方法に関する。
【背景技術】
【0002】
携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ(サイズ&ディメンション)を有するCSP(Chip Size Package)が知られている。CSPの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、WLP(Wafer Level Package)とも言われている。
【0003】
従来のこのような半導体装置では、半導体基板に形成された接続パッドを覆う絶縁膜の上面に配線が延出され、延出された配線の一端に形成された接続パッド部上面に多数の柱状電極が設けられ、絶縁膜の上面における柱状電極間に配線を覆って封止膜が形成されている。封止膜はその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられている。
【0004】
ところで、上記のような半導体装置には、半導体基板の一面上に形成された集積回路に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を設けたものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。
【0005】
この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率4.2〜4.0よりも低いlow−k材料等と言われる低誘電率材料が注目されている。low−k材料としては、酸化シリコン(SiO2)に炭素(C)をドープしたSiOCやさらにHを含むSiOCH等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス(多孔性)型の低誘電率膜の検討も行われている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2004−349461号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上述した低誘電率膜を備えた半導体装置では、特に、中空構造を有するポーラス型の低誘電率膜に代表されるように、機械的強度が低く、また水分の影響を受けやすく、ひいては下地層から剥離しやすいという問題がある。
【0008】
そこで、この発明は、低誘電率膜の剥離を大幅に改善することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
請求項1に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートおよびその両側の領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成されたものを準備する工程と、前記ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面および前記半導体ウエハの上面を露出する第1の溝を形成する工程と、前記第1の溝を介して露出された前記半導体ウエハの中央部にハーフカットにより第2の溝を形成する工程と、前記第1、第2の溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程と、少なくとも前記半導体ウエハの下面に有機樹脂からなる下層保護膜を形成する工程と、少なくとも前記封止膜を前記第1、第2の溝内の中央部の前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、を有することを特徴とする半導体装置の製造方法。
請求項2に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
請求項3に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記半導体ウエハの下面側を研削する工程は、少なくとも前記第2の溝内に形成された前記封止膜が露出するまで行なうことを特徴とするものである。
請求項4に記載の発明に係る半導体装置の製造方法は、請求項3に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面および前記封止膜の露出面に樹脂テープを貼り付けることにより行なうことを特徴とするものである。
請求項5に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記半導体ウエハの下面側を研削する工程は、前記第2の溝内に形成された前記封止膜が露出しない程度に行なうことを特徴とするものである。
請求項6に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とするものである。
請求項7に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記半導体ウエハおよび前記下層保護膜を切断する工程を含むことを特徴とするものである。
請求項8に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第2の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第2の溝内に形成された前記封止膜が露出するまでのストレート状の第3の溝を形成する工程を有することを特徴とするものである。
請求項9に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第2の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第2の溝内に形成された前記封止膜の途中に達するまでの断面逆V字状の第3の溝を形成する工程を有することを特徴とするものである。
請求項10に記載の発明に係る半導体装置の製造方法は、請求項8または9に記載の発明において、前記下層保護膜を形成する工程は、前記第3の溝内に下層保護膜を形成する工程を含むことを特徴とするものである。
請求項11に記載の発明に係る半導体装置の製造方法は、請求項10に記載の発明において、前記下層保護膜を形成する工程は、前記第3の溝内を含む前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とするものである。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項8または9に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記下層保護膜を切断する工程を含むことを特徴とするものである。
請求項13に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とするものである。
請求項14に記載の発明に係る半導体装置の製造方法は、請求項13に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とするものである。
請求項15に記載の発明に係る半導体装置の製造方法は、請求項14に記載の発明において、前記保護膜を形成する工程後に、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
請求項16に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
【発明の効果】
【0010】
この発明によれば、半導体基板上の周辺部を除く領域に比誘電率が3.0以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を設け、この低誘電率膜配線積層構造部の側面を封止膜によって覆っているので、低誘電率膜の剥離を大幅に改善することができる。この場合、半導体基板の下面に有機樹脂からなる下層保護膜を設けているのは、半導体基板の下面をクラック等から保護するためである。
【図面の簡単な説明】
【0011】
【図1】この発明の第1実施形態としての半導体装置の断面図。
【図2】図1に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図3】図2に続く工程の断面図。
【図4】図3に続く工程の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】図8に続く工程の断面図。
【図10】図9に続く工程の断面図。
【図11】図10に続く工程の断面図。
【図12】図11に続く工程の断面図。
【図13】この発明の第2実施形態としての半導体装置の断面図。
【図14】図13に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図15】図14に続く工程の断面図。
【図16】図15に続く工程の断面図。
【図17】図16に続く工程の断面図。
【図18】この発明の第3実施形態としての半導体装置の断面図。
【図19】図18に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図20】図19に続く工程の断面図。
【図21】図20に続く工程の断面図。
【図22】この発明の第4実施形態としての半導体装置の断面図。
【図23】図22に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図24】図23に続く工程の断面図。
【図25】図24に続く工程の断面図。
【図26】この発明の第5実施形態としての半導体装置の断面図。
【図27】図26に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図28】図27に続く工程の断面図。
【図29】この発明の第6実施形態としての半導体装置の断面図。
【発明を実施するための形態】
【0012】
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が設けられ、上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが実際にはシリコン基板上の上面に多数されている。
【0013】
シリコン基板1の上面において接続パッド2の外側の周辺部を除く領域には上記集積回路の各素子を接続するための低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3は、複数層例えば4層の低誘電率膜4と同数層の銅やアルミニウム系金属等からなる配線5とが交互に積層された構造となっている。
【0014】
低誘電率膜4の材料としては、Si−O結合とSi−H結合を有するポリシロキサン系材料(HSQ:Hydrogen silsesquioxane、比誘電率3.0)、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料(MSQ:Methyl silsesquioxane、比誘電率2.7〜2.9)、炭素添加酸化シリコン(SiOC:Carbon doped silicon oxide、比誘電率2.7〜2.9)、有機ポリマー系のlow−k材料等が挙げられ、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。
【0015】
有機ポリマー系のlow−k材料としては、Dow Chemical社製の「SiLK(比誘電率2.6)」、Honeywell Electronic Materials社製の「FLARE(比誘電率2.8)」等が挙げられる。ここで、ガラス転移温度が400℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【0016】
また、低誘電率膜4の材料としては、以上のほかに、通常の状態における比誘電率が3.0よりも大きいが、ポーラス型とすることにより、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン(FSG:Fluorinated Silicate Glass、比誘電率3.5〜3.7)、ボロン添加酸化シリコン(BSG:Boron-doped Silicate Glass、比誘電率3.5)、酸化シリコン(比誘電率4.0〜4.2)である。
【0017】
低誘電率膜配線積層構造部3において、各層の配線5は層間で互いに接続されている。最下層の配線5の一端部は、最下層の低誘電率膜4に設けられた開口部6を介して接続パッド2に接続されている。最上層の配線5の接続パッド部5aは最上層の低誘電率膜4の上面周辺部に配置されている。
【0018】
最上層の配線5および最上層の低誘電率膜4の上面には酸化シリコン等の無機材料からなるパッシベーション膜(絶縁膜)7が設けられている。最上層の配線5の接続パッド部5aに対応する部分におけるパッシベーション膜7には開口部8が設けられている。パッシベーション膜7の上面にはポリイミド系樹脂等の有機樹脂からなる上層保護膜(絶縁膜)9が設けられている。パッシベーション膜7の開口部8に対応する部分における上層保護膜9には開口部10が設けられている。
【0019】
上層保護膜9の上面には上層配線11が設けられている。上層配線11は、上層保護膜9の上面に設けられた銅等からなる下地金属層12と、下地金属層12の上面に設けられた銅からなる上部金属層13との2層構造となっている。上層配線11の一端部は、パッシベーション膜7および上層保護膜9の開口部8、10を介して最上層の配線5の接続パッド部5aに接続されている。
【0020】
上層配線11の接続パッド部(電極用接続パッド部)上面には銅からなる柱状電極(外部接続用バンプ電極)14が設けられている。シリコン基板1、低誘電率膜配線積層構造部3、パッシベーション7および上層保護膜9の周側面および上層配線11を含む上層保護膜9の上面にはエポキシ系樹脂等の有機樹脂からなる封止膜15がその上面が柱状電極14の上面よりも高くなるように設けられている。したがって、柱状電極14上における封止膜15には開口部16が設けられている。封止膜15の開口部16内およびその上側には半田ボール17が柱状電極14の上面に接続されて設けられている。
【0021】
ここで、低誘電率膜配線積層構造部3およびパッシベーション7の側面は、実質的に一面を形成し、封止膜15によって覆われている。上層保護膜9の側面はパッシベーション7の側面よりも内側に配置されている。シリコン基板1の周側面に設けられた封止膜15の下面はシリコン基板1の下面と面一となっている。シリコン基板1の下面およびシリコン基板1の周側面に設けられた封止膜15の下面にはエポキシ系樹脂等の有機樹脂からなる下層保護膜18が設けられている。
【0022】
以上のように、この半導体装置では、シリコン基板1上の周辺部を除く領域に低誘電率膜4と配線5との積層構造からなる低誘電率膜配線積層構造部3を設け、低誘電率膜配線積層構造部3およびパッシベーション膜7の側面を封止膜15によって覆っているので、シリコン基板1から低誘電率膜配線積層構造部3が剥離しにくい構造とすることができる。また、シリコン基板1の下面およびシリコン基板1の周側面に設けられた封止膜15の下面を下層保護膜18によって覆っているので、シリコン基板1の下面をクラック等から保護することができる。
【0023】
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)上に、接続パッド2と、各4層の低誘電率膜4および配線5と、パッシベーション膜7と、上層保護膜9と、下地金属層12および上部金属層13からなる2層構造の上層配線11と、柱状電極14とが設けられたものを準備する。
【0024】
この場合、半導体ウエハ21の厚さは、図1に示すシリコン基板1の厚さよりもある程度厚くなっている。低誘電率膜4の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。柱状電極14の高さは、図1に示す柱状電極14の高さよりもある程度高くなっている。図2において、符号22で示す領域はダイシングストリートに対応する領域であり、ダイシングストリート22およびその両側の領域における上層保護膜9には開口部23が形成されている。
【0025】
上層保護膜9の開口部23は、ポリイミド系あるいはエポキシ系等の有機樹脂をスピンコート法またはスクリーン法等によりパッシベーション膜7上全面に成膜し、フォトリソグラフィ法等を用いて形成されるものであり、平面視では、各デバイス領域(ダイシングストリート22の各内側領域)の周囲を囲む枠状形状を有する。
【0026】
次に、図3に示すように、レーザビームを照射するレーザ加工により、上層保護膜9の開口部23内においてダイシングストリート22およびその両側の領域におけるパッシベーション膜7および4層の低誘電率膜4に第1の溝24を形成する。第1の溝24は上層保護膜9の開口部23よりも幅狭に形成されており、上層保護膜9の開口部23と同様、平面視では、各デバイス領域の周囲を囲んでパッシベーション膜7の側面よりも外側に枠状に設けられている。
【0027】
そして、この状態では、半導体ウエハ21上に積層された4層の低誘電率膜4およびパッシベーション膜7が第1の溝24により分離されることにより、低誘電率膜配線積層構造部3が形成されている。また、パッシベーション膜7および低誘電率膜配線積層構造部3の側面は実質的に一面を形成している。
【0028】
ここで、低誘電率膜4は脆いため、ブレードにより切断して第1の溝24を形成する場合には、切断面において低誘電率膜4に多数の切欠け、破損が生じてしまうので、第1の溝24の形成はレーザビームの照射により低誘電率膜4を切断する方法が推奨される。レーザビームの照射により第1の溝24を形成する場合、レーザビームがシリコン基板1の上面に照射されるとシリコン基板1の上面が溶融し、この溶融したものがシリコン基板1から跳ね上がってからシリコン基板1上に落下するため、第1の溝24の底面は凹凸面24aとなる。すなわち、低誘電率膜配線積層構造部3の周囲における半導体ウエハ21の上面は、第1の溝24を介して露出され、且つ、凹凸面24aとなる。
【0029】
ところで、上記実施形態では、パッシベーション膜7上全面に上層保護膜9を形成し、この上層保護膜9をパターニングして開口部23を形成した後の図2に図示された状態において、低誘電率膜配線積層構造部3にレーザビームを照射して、第1の溝24を形成する方法を説明したが、この場合、パッシベーション膜7上全面に上層保護膜9を形成し、この上層保護膜9をパターニングしない状態で、レーザビームを照射して、上層保護膜9、パッシベーション膜7および低誘電率膜配線積層構造部3に一遍に第1の溝24を形成する方法とすることが考えられる。
【0030】
しかしながら、上層保護膜9の材料が、ポリイミド系樹脂等のように、レーザエネルギーを吸収しやすく、レーザビームの照射で切断しにくいものである場合には、好ましくない。この点では、上層保護膜9にはフォトリソグラフィ技術を用いて開口部23を予め形成しておく方が好ましい。
【0031】
次に、図4に示すように、ダイシングブレード25を準備する。このダイシングブレード25は円盤状の砥石からなり、その刃先の断面形状はほぼコ字形状となっており、その厚さはダイシングストリート22の幅よりも大きくて第1の溝24の幅よりも小さい厚さとなっている。そして、このダイシングブレード25を用いて、ダイシングストリート22およびその両側における半導体ウエハ21の上面側から半導体ウエハ21の途中までハーフカットし、ストレート状の第2の溝26を形成する。
【0032】
次に、図5に示すように、スクリーン印刷法、スピンコート法等により、上層配線11および柱状電極14を含む上層保護膜9の上面、上層保護膜9の開口部23を介して露出されたパッシベーション7の上面および第1、第2の溝24、26を介して露出された半導体ウエハ21の上面にエポキシ系樹脂等の有機樹脂からなる封止膜15をその厚さが柱状電極14の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極14の上面は封止膜15によって覆われている。
【0033】
次に、封止膜15の上面側を適宜に研削し、図6に示すように、柱状電極14の上面を露出させ、且つ、この露出された柱状電極14の上面を含む封止膜15の上面を平坦化する。次に、図7に示すように、柱状電極14の上面を含む封止膜15の上面に保護テープ27を貼り付ける。
【0034】
次に、図8に示すように、半導体ウエハ21の下面側を少なくとも第2の溝26内に形成された封止膜15が露出するまで研削砥石(図示せず)を用いて研削する。すると、半導体ウエハ21の厚さが薄くなり、且つ、半導体ウエハ21が個々のシリコン基板1に分離される。この状態では、シリコン基板1および第2の溝26内に形成された封止膜15の下面は面一となっている。次に、保護テープ27を剥離する。なお、保護テープ27は初めから用いないようにしてもよい。
【0035】
次に、図9に示すように、シリコン基板1(半導体ウエハ21)および第2の溝26内に形成された封止膜15の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜18を形成する。下層保護膜18の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【0036】
次に、図10に示すように、柱状電極14の上面側をエッチングして、柱状電極14上における封止膜15に開口部16を形成する。次に、図11に示すように、封止膜14の開口部16内およびその上側に半田ボール17を柱状電極14の上面に接続させて形成する。次に、図12に示すように、封止膜15および下層保護膜18を第2の溝26内の中央部のダイシングストリート22に沿って切断すると、図1に示す半導体装置が複数個得られる。
【0037】
ところで、図2に示す当初の半導体ウエハ21の厚さが比較的厚く、図4に示す第2の溝26の深さを比較的深くする場合には、ダイシングブレード25を用いて第2の溝26を形成している最中において半導体ウエハ21が割れてしまうおそれがあり、また、封止膜15を形成するための液状樹脂が第2の溝26の底部まで確実に充填されないおそれがある。そこで、次に、そのような不都合を解消することができる実施形態について説明する。
【0038】
(第2実施形態)
図13はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、第2の溝26の深さを図4に示す場合よりもある程度浅くすることにより、シリコン基板1の周側面下部に突起部31を設け、この突起部31の側面を封止膜15の側面と面一として外部に露出させ、突起部31を含むシリコン基板1の下面に下層保護膜18を設けた点である。
【0039】
次に、この半導体装置の製造方法の一例について説明する。この場合、図3に示す工程後に、図14に示すように、ダイシングブレード25を用いて、ダイシングストリート22およびその両側における半導体ウエハ21の上面側から半導体ウエハ21の途中までハーフカットし、ストレート状の第2の溝26を形成する。この場合、第2の溝26の深さは、図4に示す場合よりもある程度浅くする。この結果、上記第1実施形態の場合と比較して、ダイシングブレード25を用いて第2の溝26を形成している最中において半導体ウエハ21が割れにくいようにすることができる。
【0040】
次に、図5に示すような封止膜形成工程、図6に示すような封止膜研削工程、図7に示すような保護テープ貼り付け工程、図8に示すような半導体ウエハ研削工程および保護テープ剥離工程を経ると、図15に示すものが得られる。ここで、封止膜形成工程では、第2の溝26の深さが上記第1実施形態の場合よりもある程度浅いので、封止膜15を形成するための液状樹脂を第2の溝26の底部まで確実に充填することが可能となる。
【0041】
また、半導体ウエハ研削工程では、第2の溝26内に形成された封止膜15が露出しない程度とする。この結果、半導体ウエハ21は個々のシリコン基板1に分離されず、第2の溝26の部分における半導体ウエハ21が突起部形成部31aとして残存される。なお、この場合も、保護テープ27は初めから用いないようにしてもよい。
【0042】
次に、図16に示すように、突起部形成部31aを含む半導体ウエハ21の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜18を形成する。この場合も、下層保護膜18の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【0043】
次に、柱状電極14の上面側をエッチングして、柱状電極14上における封止膜15に開口部16を形成する。次に、封止膜14の開口部16内およびその上側に半田ボール17を柱状電極14の上面に接続させて形成する。次に、図17に示すように、封止膜15、半導体ウエハ21の突起部形成部31aおよび下層保護膜18を第2の溝26内の中央部のダイシングストリート22に沿って切断すると、図13に示す半導体装置が複数個得られる。
【0044】
ところで、このようにして得られた半導体装置では、シリコン基板1の突起部31の側面が封止膜15の側面と面一であって外部に露出されているので、突起部31を含むシリコン基板1の側面の保護が不十分となるおそれがある。そこで、次に、そのような不都合を解消することができる実施形態について説明する。
【0045】
(第3実施形態)
図18はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図13に示す半導体装置と異なる点は、突起部31を含むシリコン基板1の下面周辺部に封止膜15が露出するまでのストレート状の第3の溝32を形成することにより、突起部31を除去し、第3の溝32内に下層保護膜18を設けた点である。
【0046】
次に、この半導体装置の製造方法の一例について説明する。この場合、図15に示す工程後に、図19に示すように、ダイシングブレード33を準備する。このダイシングブレード33は円盤状の砥石からなり、その刃先の断面形状はほぼコ字形状となっており、その厚さは第2の溝26の幅よりも大きい厚さとなっている。そして、このダイシングブレード33を用いて、第2の溝26およびその両側における図15に示す突起部形成部31aを含む半導体ウエハ21の下面側にストレート状の第3の溝32を封止膜15が露出するまで形成し、突起部形成部31aを除去する。
【0047】
次に、図20に示すように、第3の溝32内を含む半導体ウエハ21の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜18を形成する。この場合も、下層保護膜18の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【0048】
次に、図21に示すように、柱状電極14の上面側をエッチングして、柱状電極14上における封止膜15に開口部16を形成する。次に、封止膜14の開口部16内およびその上側に半田ボール17を柱状電極14の上面に接続させて形成する。次に、封止膜15および下層保護膜18を第2の溝26内の中央部のダイシングストリート22に沿って切断すると、図18に示す半導体装置が複数個得られる。
【0049】
このようにして得られた半導体装置では、シリコン基板1の下面周辺部およびシリコン基板1の周側面に設けられた封止膜15の下部にストレート状の第3の溝32を設け、第3の溝32内に下層保護膜18を設けているので、シリコン基板1の側面下部を下層保護膜18によって覆うことができ、したがってシリコン基板1の側面の保護を十分とすることができる。
【0050】
(第4実施形態)
図22はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図18に示す半導体装置と異なる点は、第3の溝32の断面形状を封止膜15の側面からシリコン基板1の下面に向かうに従って漸次下降する傾斜面とし、第3の溝32内に下層保護膜18を設けた点である。
【0051】
次に、この半導体装置の製造方法の一例について説明する。この場合、図15に示す工程後に、図23に示すように、ダイシングブレード34を準備する。このダイシングブレード34は円盤状の砥石からなり、その刃先の断面形状はほぼV字形状となっている。そして、このダイシングブレード34を用いて、第2の溝26およびその両側における図15に示す突起部形成部31aを含む半導体ウエハ21の下面側に断面ほぼ逆V字形状の第3の溝32を封止膜15の途中に達するまで形成し、突起部形成部31aを除去する。
【0052】
次に、図24に示すように、第3の溝32内を含む半導体ウエハ21の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜18を形成する。この場合も、下層保護膜18の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【0053】
次に、図25に示すように、柱状電極14の上面側をエッチングして、柱状電極14上における封止膜15に開口部16を形成する。次に、封止膜14の開口部16内およびその上側に半田ボール17を柱状電極14の上面に接続させて形成する。次に、封止膜15および下層保護膜18を第2の溝26内の中央部のダイシングストリート22に沿って切断すると、図22に示す半導体装置が複数個得られる。
【0054】
このようにして得られた半導体装置では、第3の溝32の断面形状が封止膜15の側面からシリコン基板1の下面に向かうに従って漸次下降する傾斜面となっていることにより、シリコン基板1の周側面下部が同様の傾斜面となっているので、シリコン基板1の周側面下部のクラック等に対する耐性が向上し、取り扱い時の安全性をより一層向上することができる。
【0055】
(第5実施形態)
図26はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、パッシベーション膜7の側面を低誘電率膜配線積層構造部3の側面よりも内側に配置し、且つ、パッシベーション膜7の側面を上層保護膜9の側面と実質的に面一とした点である。
【0056】
次に、この半導体装置の製造方法の一例について説明する。この場合、まず、図27に示すように、ダイシングストリート22およびその両側の領域における上層保護膜9およびパッシベーション膜7にフォトリソグラフィ法により開口部23を形成したものを準備する。この状態では、ダイシングストリート22およびその両側の領域における最上層の低誘電率膜4は開口部23を介して露出されている。
【0057】
次に、図28に示すように、レーザビームを照射するレーザ加工により、上層保護膜9およびパッシベーション膜7の開口部23内においてダイシングストリート22およびその両側の領域における4層の低誘電率膜4に第1の溝24を形成する。この場合、第1の溝24の幅は上層保護膜9およびパッシベーション膜7の開口部23の幅よりも狭くなっている。したがって、上層保護膜9およびパッシベーション7の側面は低誘電率膜4の側面よりも内側に配置されている。以下、上記第1実施形態の場合と同様の工程を経ると、図26に示す半導体装置が複数個得られる。
【0058】
この半導体装置の製造方法では、レーザビームにより低誘電率膜4のみを加工し、パッシベーション膜7および上層保護膜9を加工することはないので、低誘電率膜4を加工するのに最適なレーザビームの条件に設定することができるので、低誘電率膜4の加工を能率的に且つ高精度に行なうことができる。
【0059】
(第6実施形態)
図29はこの発明の第6実施形態としての半導体装置の断面図を示す。この半導体装置において、図26に示す半導体装置と異なる点は、パッシベーション膜7のサイズを上層保護膜9のサイズよりも小さくし、パッシベーション膜7の側面を上層保護膜9の側面よりも内側に配置した点である。
【0060】
(その他の実施形態)
上記実施形態では、上層保護膜9上に上層配線11を形成し、この上層配線11の接続パッド部上に柱状電極14を形成した構造を有するものであるが、この発明は、上層保護膜9上に接続パッド部のみを形成し、この接続パッド部上に柱状電極14や半田ボール17等の外部接続用バンプ電極を形成する構造に適用することもできる。
【符号の説明】
【0061】
1 シリコン基板
2 接続パッド
3 低誘電率膜配線積層構造部
4 低誘電率膜
5 配線
7 パッシベーション膜
9 上層保護膜
11 上層配線
14 柱状電極
15 封止膜
17 半田ボール
18 下層保護膜
21 半導体ウエハ
22 ダイシングストリート
23 開口部
24 第1の溝
26 第2の溝
【技術分野】
【0001】
この発明は半導体装置の製造方法に関する。
【背景技術】
【0002】
携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ(サイズ&ディメンション)を有するCSP(Chip Size Package)が知られている。CSPの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、WLP(Wafer Level Package)とも言われている。
【0003】
従来のこのような半導体装置では、半導体基板に形成された接続パッドを覆う絶縁膜の上面に配線が延出され、延出された配線の一端に形成された接続パッド部上面に多数の柱状電極が設けられ、絶縁膜の上面における柱状電極間に配線を覆って封止膜が形成されている。封止膜はその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられている。
【0004】
ところで、上記のような半導体装置には、半導体基板の一面上に形成された集積回路に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を設けたものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。
【0005】
この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率4.2〜4.0よりも低いlow−k材料等と言われる低誘電率材料が注目されている。low−k材料としては、酸化シリコン(SiO2)に炭素(C)をドープしたSiOCやさらにHを含むSiOCH等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス(多孔性)型の低誘電率膜の検討も行われている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2004−349461号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上述した低誘電率膜を備えた半導体装置では、特に、中空構造を有するポーラス型の低誘電率膜に代表されるように、機械的強度が低く、また水分の影響を受けやすく、ひいては下地層から剥離しやすいという問題がある。
【0008】
そこで、この発明は、低誘電率膜の剥離を大幅に改善することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
請求項1に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートおよびその両側の領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成されたものを準備する工程と、前記ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面および前記半導体ウエハの上面を露出する第1の溝を形成する工程と、前記第1の溝を介して露出された前記半導体ウエハの中央部にハーフカットにより第2の溝を形成する工程と、前記第1、第2の溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程と、少なくとも前記半導体ウエハの下面に有機樹脂からなる下層保護膜を形成する工程と、少なくとも前記封止膜を前記第1、第2の溝内の中央部の前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、を有することを特徴とする半導体装置の製造方法。
請求項2に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
請求項3に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記半導体ウエハの下面側を研削する工程は、少なくとも前記第2の溝内に形成された前記封止膜が露出するまで行なうことを特徴とするものである。
請求項4に記載の発明に係る半導体装置の製造方法は、請求項3に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面および前記封止膜の露出面に樹脂テープを貼り付けることにより行なうことを特徴とするものである。
請求項5に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記半導体ウエハの下面側を研削する工程は、前記第2の溝内に形成された前記封止膜が露出しない程度に行なうことを特徴とするものである。
請求項6に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とするものである。
請求項7に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記半導体ウエハおよび前記下層保護膜を切断する工程を含むことを特徴とするものである。
請求項8に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第2の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第2の溝内に形成された前記封止膜が露出するまでのストレート状の第3の溝を形成する工程を有することを特徴とするものである。
請求項9に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第2の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第2の溝内に形成された前記封止膜の途中に達するまでの断面逆V字状の第3の溝を形成する工程を有することを特徴とするものである。
請求項10に記載の発明に係る半導体装置の製造方法は、請求項8または9に記載の発明において、前記下層保護膜を形成する工程は、前記第3の溝内に下層保護膜を形成する工程を含むことを特徴とするものである。
請求項11に記載の発明に係る半導体装置の製造方法は、請求項10に記載の発明において、前記下層保護膜を形成する工程は、前記第3の溝内を含む前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とするものである。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項8または9に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記下層保護膜を切断する工程を含むことを特徴とするものである。
請求項13に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とするものである。
請求項14に記載の発明に係る半導体装置の製造方法は、請求項13に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とするものである。
請求項15に記載の発明に係る半導体装置の製造方法は、請求項14に記載の発明において、前記保護膜を形成する工程後に、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
請求項16に記載の発明に係る半導体装置の製造方法は、請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
【発明の効果】
【0010】
この発明によれば、半導体基板上の周辺部を除く領域に比誘電率が3.0以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を設け、この低誘電率膜配線積層構造部の側面を封止膜によって覆っているので、低誘電率膜の剥離を大幅に改善することができる。この場合、半導体基板の下面に有機樹脂からなる下層保護膜を設けているのは、半導体基板の下面をクラック等から保護するためである。
【図面の簡単な説明】
【0011】
【図1】この発明の第1実施形態としての半導体装置の断面図。
【図2】図1に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図3】図2に続く工程の断面図。
【図4】図3に続く工程の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】図8に続く工程の断面図。
【図10】図9に続く工程の断面図。
【図11】図10に続く工程の断面図。
【図12】図11に続く工程の断面図。
【図13】この発明の第2実施形態としての半導体装置の断面図。
【図14】図13に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図15】図14に続く工程の断面図。
【図16】図15に続く工程の断面図。
【図17】図16に続く工程の断面図。
【図18】この発明の第3実施形態としての半導体装置の断面図。
【図19】図18に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図20】図19に続く工程の断面図。
【図21】図20に続く工程の断面図。
【図22】この発明の第4実施形態としての半導体装置の断面図。
【図23】図22に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図24】図23に続く工程の断面図。
【図25】図24に続く工程の断面図。
【図26】この発明の第5実施形態としての半導体装置の断面図。
【図27】図26に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図28】図27に続く工程の断面図。
【図29】この発明の第6実施形態としての半導体装置の断面図。
【発明を実施するための形態】
【0012】
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が設けられ、上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが実際にはシリコン基板上の上面に多数されている。
【0013】
シリコン基板1の上面において接続パッド2の外側の周辺部を除く領域には上記集積回路の各素子を接続するための低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3は、複数層例えば4層の低誘電率膜4と同数層の銅やアルミニウム系金属等からなる配線5とが交互に積層された構造となっている。
【0014】
低誘電率膜4の材料としては、Si−O結合とSi−H結合を有するポリシロキサン系材料(HSQ:Hydrogen silsesquioxane、比誘電率3.0)、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料(MSQ:Methyl silsesquioxane、比誘電率2.7〜2.9)、炭素添加酸化シリコン(SiOC:Carbon doped silicon oxide、比誘電率2.7〜2.9)、有機ポリマー系のlow−k材料等が挙げられ、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。
【0015】
有機ポリマー系のlow−k材料としては、Dow Chemical社製の「SiLK(比誘電率2.6)」、Honeywell Electronic Materials社製の「FLARE(比誘電率2.8)」等が挙げられる。ここで、ガラス転移温度が400℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【0016】
また、低誘電率膜4の材料としては、以上のほかに、通常の状態における比誘電率が3.0よりも大きいが、ポーラス型とすることにより、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン(FSG:Fluorinated Silicate Glass、比誘電率3.5〜3.7)、ボロン添加酸化シリコン(BSG:Boron-doped Silicate Glass、比誘電率3.5)、酸化シリコン(比誘電率4.0〜4.2)である。
【0017】
低誘電率膜配線積層構造部3において、各層の配線5は層間で互いに接続されている。最下層の配線5の一端部は、最下層の低誘電率膜4に設けられた開口部6を介して接続パッド2に接続されている。最上層の配線5の接続パッド部5aは最上層の低誘電率膜4の上面周辺部に配置されている。
【0018】
最上層の配線5および最上層の低誘電率膜4の上面には酸化シリコン等の無機材料からなるパッシベーション膜(絶縁膜)7が設けられている。最上層の配線5の接続パッド部5aに対応する部分におけるパッシベーション膜7には開口部8が設けられている。パッシベーション膜7の上面にはポリイミド系樹脂等の有機樹脂からなる上層保護膜(絶縁膜)9が設けられている。パッシベーション膜7の開口部8に対応する部分における上層保護膜9には開口部10が設けられている。
【0019】
上層保護膜9の上面には上層配線11が設けられている。上層配線11は、上層保護膜9の上面に設けられた銅等からなる下地金属層12と、下地金属層12の上面に設けられた銅からなる上部金属層13との2層構造となっている。上層配線11の一端部は、パッシベーション膜7および上層保護膜9の開口部8、10を介して最上層の配線5の接続パッド部5aに接続されている。
【0020】
上層配線11の接続パッド部(電極用接続パッド部)上面には銅からなる柱状電極(外部接続用バンプ電極)14が設けられている。シリコン基板1、低誘電率膜配線積層構造部3、パッシベーション7および上層保護膜9の周側面および上層配線11を含む上層保護膜9の上面にはエポキシ系樹脂等の有機樹脂からなる封止膜15がその上面が柱状電極14の上面よりも高くなるように設けられている。したがって、柱状電極14上における封止膜15には開口部16が設けられている。封止膜15の開口部16内およびその上側には半田ボール17が柱状電極14の上面に接続されて設けられている。
【0021】
ここで、低誘電率膜配線積層構造部3およびパッシベーション7の側面は、実質的に一面を形成し、封止膜15によって覆われている。上層保護膜9の側面はパッシベーション7の側面よりも内側に配置されている。シリコン基板1の周側面に設けられた封止膜15の下面はシリコン基板1の下面と面一となっている。シリコン基板1の下面およびシリコン基板1の周側面に設けられた封止膜15の下面にはエポキシ系樹脂等の有機樹脂からなる下層保護膜18が設けられている。
【0022】
以上のように、この半導体装置では、シリコン基板1上の周辺部を除く領域に低誘電率膜4と配線5との積層構造からなる低誘電率膜配線積層構造部3を設け、低誘電率膜配線積層構造部3およびパッシベーション膜7の側面を封止膜15によって覆っているので、シリコン基板1から低誘電率膜配線積層構造部3が剥離しにくい構造とすることができる。また、シリコン基板1の下面およびシリコン基板1の周側面に設けられた封止膜15の下面を下層保護膜18によって覆っているので、シリコン基板1の下面をクラック等から保護することができる。
【0023】
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)上に、接続パッド2と、各4層の低誘電率膜4および配線5と、パッシベーション膜7と、上層保護膜9と、下地金属層12および上部金属層13からなる2層構造の上層配線11と、柱状電極14とが設けられたものを準備する。
【0024】
この場合、半導体ウエハ21の厚さは、図1に示すシリコン基板1の厚さよりもある程度厚くなっている。低誘電率膜4の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。柱状電極14の高さは、図1に示す柱状電極14の高さよりもある程度高くなっている。図2において、符号22で示す領域はダイシングストリートに対応する領域であり、ダイシングストリート22およびその両側の領域における上層保護膜9には開口部23が形成されている。
【0025】
上層保護膜9の開口部23は、ポリイミド系あるいはエポキシ系等の有機樹脂をスピンコート法またはスクリーン法等によりパッシベーション膜7上全面に成膜し、フォトリソグラフィ法等を用いて形成されるものであり、平面視では、各デバイス領域(ダイシングストリート22の各内側領域)の周囲を囲む枠状形状を有する。
【0026】
次に、図3に示すように、レーザビームを照射するレーザ加工により、上層保護膜9の開口部23内においてダイシングストリート22およびその両側の領域におけるパッシベーション膜7および4層の低誘電率膜4に第1の溝24を形成する。第1の溝24は上層保護膜9の開口部23よりも幅狭に形成されており、上層保護膜9の開口部23と同様、平面視では、各デバイス領域の周囲を囲んでパッシベーション膜7の側面よりも外側に枠状に設けられている。
【0027】
そして、この状態では、半導体ウエハ21上に積層された4層の低誘電率膜4およびパッシベーション膜7が第1の溝24により分離されることにより、低誘電率膜配線積層構造部3が形成されている。また、パッシベーション膜7および低誘電率膜配線積層構造部3の側面は実質的に一面を形成している。
【0028】
ここで、低誘電率膜4は脆いため、ブレードにより切断して第1の溝24を形成する場合には、切断面において低誘電率膜4に多数の切欠け、破損が生じてしまうので、第1の溝24の形成はレーザビームの照射により低誘電率膜4を切断する方法が推奨される。レーザビームの照射により第1の溝24を形成する場合、レーザビームがシリコン基板1の上面に照射されるとシリコン基板1の上面が溶融し、この溶融したものがシリコン基板1から跳ね上がってからシリコン基板1上に落下するため、第1の溝24の底面は凹凸面24aとなる。すなわち、低誘電率膜配線積層構造部3の周囲における半導体ウエハ21の上面は、第1の溝24を介して露出され、且つ、凹凸面24aとなる。
【0029】
ところで、上記実施形態では、パッシベーション膜7上全面に上層保護膜9を形成し、この上層保護膜9をパターニングして開口部23を形成した後の図2に図示された状態において、低誘電率膜配線積層構造部3にレーザビームを照射して、第1の溝24を形成する方法を説明したが、この場合、パッシベーション膜7上全面に上層保護膜9を形成し、この上層保護膜9をパターニングしない状態で、レーザビームを照射して、上層保護膜9、パッシベーション膜7および低誘電率膜配線積層構造部3に一遍に第1の溝24を形成する方法とすることが考えられる。
【0030】
しかしながら、上層保護膜9の材料が、ポリイミド系樹脂等のように、レーザエネルギーを吸収しやすく、レーザビームの照射で切断しにくいものである場合には、好ましくない。この点では、上層保護膜9にはフォトリソグラフィ技術を用いて開口部23を予め形成しておく方が好ましい。
【0031】
次に、図4に示すように、ダイシングブレード25を準備する。このダイシングブレード25は円盤状の砥石からなり、その刃先の断面形状はほぼコ字形状となっており、その厚さはダイシングストリート22の幅よりも大きくて第1の溝24の幅よりも小さい厚さとなっている。そして、このダイシングブレード25を用いて、ダイシングストリート22およびその両側における半導体ウエハ21の上面側から半導体ウエハ21の途中までハーフカットし、ストレート状の第2の溝26を形成する。
【0032】
次に、図5に示すように、スクリーン印刷法、スピンコート法等により、上層配線11および柱状電極14を含む上層保護膜9の上面、上層保護膜9の開口部23を介して露出されたパッシベーション7の上面および第1、第2の溝24、26を介して露出された半導体ウエハ21の上面にエポキシ系樹脂等の有機樹脂からなる封止膜15をその厚さが柱状電極14の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極14の上面は封止膜15によって覆われている。
【0033】
次に、封止膜15の上面側を適宜に研削し、図6に示すように、柱状電極14の上面を露出させ、且つ、この露出された柱状電極14の上面を含む封止膜15の上面を平坦化する。次に、図7に示すように、柱状電極14の上面を含む封止膜15の上面に保護テープ27を貼り付ける。
【0034】
次に、図8に示すように、半導体ウエハ21の下面側を少なくとも第2の溝26内に形成された封止膜15が露出するまで研削砥石(図示せず)を用いて研削する。すると、半導体ウエハ21の厚さが薄くなり、且つ、半導体ウエハ21が個々のシリコン基板1に分離される。この状態では、シリコン基板1および第2の溝26内に形成された封止膜15の下面は面一となっている。次に、保護テープ27を剥離する。なお、保護テープ27は初めから用いないようにしてもよい。
【0035】
次に、図9に示すように、シリコン基板1(半導体ウエハ21)および第2の溝26内に形成された封止膜15の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜18を形成する。下層保護膜18の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【0036】
次に、図10に示すように、柱状電極14の上面側をエッチングして、柱状電極14上における封止膜15に開口部16を形成する。次に、図11に示すように、封止膜14の開口部16内およびその上側に半田ボール17を柱状電極14の上面に接続させて形成する。次に、図12に示すように、封止膜15および下層保護膜18を第2の溝26内の中央部のダイシングストリート22に沿って切断すると、図1に示す半導体装置が複数個得られる。
【0037】
ところで、図2に示す当初の半導体ウエハ21の厚さが比較的厚く、図4に示す第2の溝26の深さを比較的深くする場合には、ダイシングブレード25を用いて第2の溝26を形成している最中において半導体ウエハ21が割れてしまうおそれがあり、また、封止膜15を形成するための液状樹脂が第2の溝26の底部まで確実に充填されないおそれがある。そこで、次に、そのような不都合を解消することができる実施形態について説明する。
【0038】
(第2実施形態)
図13はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、第2の溝26の深さを図4に示す場合よりもある程度浅くすることにより、シリコン基板1の周側面下部に突起部31を設け、この突起部31の側面を封止膜15の側面と面一として外部に露出させ、突起部31を含むシリコン基板1の下面に下層保護膜18を設けた点である。
【0039】
次に、この半導体装置の製造方法の一例について説明する。この場合、図3に示す工程後に、図14に示すように、ダイシングブレード25を用いて、ダイシングストリート22およびその両側における半導体ウエハ21の上面側から半導体ウエハ21の途中までハーフカットし、ストレート状の第2の溝26を形成する。この場合、第2の溝26の深さは、図4に示す場合よりもある程度浅くする。この結果、上記第1実施形態の場合と比較して、ダイシングブレード25を用いて第2の溝26を形成している最中において半導体ウエハ21が割れにくいようにすることができる。
【0040】
次に、図5に示すような封止膜形成工程、図6に示すような封止膜研削工程、図7に示すような保護テープ貼り付け工程、図8に示すような半導体ウエハ研削工程および保護テープ剥離工程を経ると、図15に示すものが得られる。ここで、封止膜形成工程では、第2の溝26の深さが上記第1実施形態の場合よりもある程度浅いので、封止膜15を形成するための液状樹脂を第2の溝26の底部まで確実に充填することが可能となる。
【0041】
また、半導体ウエハ研削工程では、第2の溝26内に形成された封止膜15が露出しない程度とする。この結果、半導体ウエハ21は個々のシリコン基板1に分離されず、第2の溝26の部分における半導体ウエハ21が突起部形成部31aとして残存される。なお、この場合も、保護テープ27は初めから用いないようにしてもよい。
【0042】
次に、図16に示すように、突起部形成部31aを含む半導体ウエハ21の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜18を形成する。この場合も、下層保護膜18の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【0043】
次に、柱状電極14の上面側をエッチングして、柱状電極14上における封止膜15に開口部16を形成する。次に、封止膜14の開口部16内およびその上側に半田ボール17を柱状電極14の上面に接続させて形成する。次に、図17に示すように、封止膜15、半導体ウエハ21の突起部形成部31aおよび下層保護膜18を第2の溝26内の中央部のダイシングストリート22に沿って切断すると、図13に示す半導体装置が複数個得られる。
【0044】
ところで、このようにして得られた半導体装置では、シリコン基板1の突起部31の側面が封止膜15の側面と面一であって外部に露出されているので、突起部31を含むシリコン基板1の側面の保護が不十分となるおそれがある。そこで、次に、そのような不都合を解消することができる実施形態について説明する。
【0045】
(第3実施形態)
図18はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図13に示す半導体装置と異なる点は、突起部31を含むシリコン基板1の下面周辺部に封止膜15が露出するまでのストレート状の第3の溝32を形成することにより、突起部31を除去し、第3の溝32内に下層保護膜18を設けた点である。
【0046】
次に、この半導体装置の製造方法の一例について説明する。この場合、図15に示す工程後に、図19に示すように、ダイシングブレード33を準備する。このダイシングブレード33は円盤状の砥石からなり、その刃先の断面形状はほぼコ字形状となっており、その厚さは第2の溝26の幅よりも大きい厚さとなっている。そして、このダイシングブレード33を用いて、第2の溝26およびその両側における図15に示す突起部形成部31aを含む半導体ウエハ21の下面側にストレート状の第3の溝32を封止膜15が露出するまで形成し、突起部形成部31aを除去する。
【0047】
次に、図20に示すように、第3の溝32内を含む半導体ウエハ21の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜18を形成する。この場合も、下層保護膜18の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【0048】
次に、図21に示すように、柱状電極14の上面側をエッチングして、柱状電極14上における封止膜15に開口部16を形成する。次に、封止膜14の開口部16内およびその上側に半田ボール17を柱状電極14の上面に接続させて形成する。次に、封止膜15および下層保護膜18を第2の溝26内の中央部のダイシングストリート22に沿って切断すると、図18に示す半導体装置が複数個得られる。
【0049】
このようにして得られた半導体装置では、シリコン基板1の下面周辺部およびシリコン基板1の周側面に設けられた封止膜15の下部にストレート状の第3の溝32を設け、第3の溝32内に下層保護膜18を設けているので、シリコン基板1の側面下部を下層保護膜18によって覆うことができ、したがってシリコン基板1の側面の保護を十分とすることができる。
【0050】
(第4実施形態)
図22はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図18に示す半導体装置と異なる点は、第3の溝32の断面形状を封止膜15の側面からシリコン基板1の下面に向かうに従って漸次下降する傾斜面とし、第3の溝32内に下層保護膜18を設けた点である。
【0051】
次に、この半導体装置の製造方法の一例について説明する。この場合、図15に示す工程後に、図23に示すように、ダイシングブレード34を準備する。このダイシングブレード34は円盤状の砥石からなり、その刃先の断面形状はほぼV字形状となっている。そして、このダイシングブレード34を用いて、第2の溝26およびその両側における図15に示す突起部形成部31aを含む半導体ウエハ21の下面側に断面ほぼ逆V字形状の第3の溝32を封止膜15の途中に達するまで形成し、突起部形成部31aを除去する。
【0052】
次に、図24に示すように、第3の溝32内を含む半導体ウエハ21の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜18を形成する。この場合も、下層保護膜18の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【0053】
次に、図25に示すように、柱状電極14の上面側をエッチングして、柱状電極14上における封止膜15に開口部16を形成する。次に、封止膜14の開口部16内およびその上側に半田ボール17を柱状電極14の上面に接続させて形成する。次に、封止膜15および下層保護膜18を第2の溝26内の中央部のダイシングストリート22に沿って切断すると、図22に示す半導体装置が複数個得られる。
【0054】
このようにして得られた半導体装置では、第3の溝32の断面形状が封止膜15の側面からシリコン基板1の下面に向かうに従って漸次下降する傾斜面となっていることにより、シリコン基板1の周側面下部が同様の傾斜面となっているので、シリコン基板1の周側面下部のクラック等に対する耐性が向上し、取り扱い時の安全性をより一層向上することができる。
【0055】
(第5実施形態)
図26はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、パッシベーション膜7の側面を低誘電率膜配線積層構造部3の側面よりも内側に配置し、且つ、パッシベーション膜7の側面を上層保護膜9の側面と実質的に面一とした点である。
【0056】
次に、この半導体装置の製造方法の一例について説明する。この場合、まず、図27に示すように、ダイシングストリート22およびその両側の領域における上層保護膜9およびパッシベーション膜7にフォトリソグラフィ法により開口部23を形成したものを準備する。この状態では、ダイシングストリート22およびその両側の領域における最上層の低誘電率膜4は開口部23を介して露出されている。
【0057】
次に、図28に示すように、レーザビームを照射するレーザ加工により、上層保護膜9およびパッシベーション膜7の開口部23内においてダイシングストリート22およびその両側の領域における4層の低誘電率膜4に第1の溝24を形成する。この場合、第1の溝24の幅は上層保護膜9およびパッシベーション膜7の開口部23の幅よりも狭くなっている。したがって、上層保護膜9およびパッシベーション7の側面は低誘電率膜4の側面よりも内側に配置されている。以下、上記第1実施形態の場合と同様の工程を経ると、図26に示す半導体装置が複数個得られる。
【0058】
この半導体装置の製造方法では、レーザビームにより低誘電率膜4のみを加工し、パッシベーション膜7および上層保護膜9を加工することはないので、低誘電率膜4を加工するのに最適なレーザビームの条件に設定することができるので、低誘電率膜4の加工を能率的に且つ高精度に行なうことができる。
【0059】
(第6実施形態)
図29はこの発明の第6実施形態としての半導体装置の断面図を示す。この半導体装置において、図26に示す半導体装置と異なる点は、パッシベーション膜7のサイズを上層保護膜9のサイズよりも小さくし、パッシベーション膜7の側面を上層保護膜9の側面よりも内側に配置した点である。
【0060】
(その他の実施形態)
上記実施形態では、上層保護膜9上に上層配線11を形成し、この上層配線11の接続パッド部上に柱状電極14を形成した構造を有するものであるが、この発明は、上層保護膜9上に接続パッド部のみを形成し、この接続パッド部上に柱状電極14や半田ボール17等の外部接続用バンプ電極を形成する構造に適用することもできる。
【符号の説明】
【0061】
1 シリコン基板
2 接続パッド
3 低誘電率膜配線積層構造部
4 低誘電率膜
5 配線
7 パッシベーション膜
9 上層保護膜
11 上層配線
14 柱状電極
15 封止膜
17 半田ボール
18 下層保護膜
21 半導体ウエハ
22 ダイシングストリート
23 開口部
24 第1の溝
26 第2の溝
【特許請求の範囲】
【請求項1】
半導体ウエハの一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートおよびその両側の領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成されたものを準備する工程と、
前記ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面および前記半導体ウエハの上面を露出する第1の溝を形成する工程と、
前記第1の溝を介して露出された前記半導体ウエハの中央部にハーフカットにより第2の溝を形成する工程と、
前記第1、第2の溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、
前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程と、
少なくとも前記半導体ウエハの下面に有機樹脂からなる下層保護膜を形成する工程と、
少なくとも前記封止膜を前記第1、第2の溝内の中央部の前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とする半導体装置の製造方法。
【請求項3】
請求項1に記載の発明において、前記半導体ウエハの下面側を研削する工程は、少なくとも前記第2の溝内に形成された前記封止膜が露出するまで行なうことを特徴とする半導体装置の製造方法。
【請求項4】
請求項3に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面および前記封止膜の露出面に樹脂テープを貼り付けることにより行なうことを特徴とする半導体装置の製造方法。
【請求項5】
請求項1に記載の発明において、前記半導体ウエハの下面側を研削する工程は、前記第2の溝内に形成された前記封止膜が露出しない程度に行なうことを特徴とする半導体装置の製造方法。
【請求項6】
請求項5に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とする半導体装置の製造方法。
【請求項7】
請求項5に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記半導体ウエハおよび前記下層保護膜を切断する工程を含むことを特徴とする半導体装置の製造方法。
【請求項8】
請求項5に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第2の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第2の溝内に形成された前記封止膜が露出するまでのストレート状の第3の溝を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項9】
請求項5に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第2の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第2の溝内に形成された前記封止膜の途中に達するまでの断面逆V字状の第3の溝を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項10】
請求項8または9に記載の発明において、前記下層保護膜を形成する工程は、前記第3の溝内に下層保護膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項11】
請求項10に記載の発明において、前記下層保護膜を形成する工程は、前記第3の溝内を含む前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とする半導体装置の製造方法。
【請求項12】
請求項8または9に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記下層保護膜を切断する工程を含むことを特徴とする半導体装置の製造方法。
【請求項13】
請求項1に記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項14】
請求項13に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とする半導体装置の製造方法。
【請求項15】
請求項14に記載の発明において、前記保護膜を形成する工程後に、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項16】
請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。
【請求項1】
半導体ウエハの一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートおよびその両側の領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成されたものを準備する工程と、
前記ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面および前記半導体ウエハの上面を露出する第1の溝を形成する工程と、
前記第1の溝を介して露出された前記半導体ウエハの中央部にハーフカットにより第2の溝を形成する工程と、
前記第1、第2の溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、
前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程と、
少なくとも前記半導体ウエハの下面に有機樹脂からなる下層保護膜を形成する工程と、
少なくとも前記封止膜を前記第1、第2の溝内の中央部の前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とする半導体装置の製造方法。
【請求項3】
請求項1に記載の発明において、前記半導体ウエハの下面側を研削する工程は、少なくとも前記第2の溝内に形成された前記封止膜が露出するまで行なうことを特徴とする半導体装置の製造方法。
【請求項4】
請求項3に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面および前記封止膜の露出面に樹脂テープを貼り付けることにより行なうことを特徴とする半導体装置の製造方法。
【請求項5】
請求項1に記載の発明において、前記半導体ウエハの下面側を研削する工程は、前記第2の溝内に形成された前記封止膜が露出しない程度に行なうことを特徴とする半導体装置の製造方法。
【請求項6】
請求項5に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とする半導体装置の製造方法。
【請求項7】
請求項5に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記半導体ウエハおよび前記下層保護膜を切断する工程を含むことを特徴とする半導体装置の製造方法。
【請求項8】
請求項5に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第2の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第2の溝内に形成された前記封止膜が露出するまでのストレート状の第3の溝を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項9】
請求項5に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第2の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第2の溝内に形成された前記封止膜の途中に達するまでの断面逆V字状の第3の溝を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項10】
請求項8または9に記載の発明において、前記下層保護膜を形成する工程は、前記第3の溝内に下層保護膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項11】
請求項10に記載の発明において、前記下層保護膜を形成する工程は、前記第3の溝内を含む前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とする半導体装置の製造方法。
【請求項12】
請求項8または9に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記下層保護膜を切断する工程を含むことを特徴とする半導体装置の製造方法。
【請求項13】
請求項1に記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項14】
請求項13に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とする半導体装置の製造方法。
【請求項15】
請求項14に記載の発明において、前記保護膜を形成する工程後に、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項16】
請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【公開番号】特開2010−283367(P2010−283367A)
【公開日】平成22年12月16日(2010.12.16)
【国際特許分類】
【出願番号】特願2010−166433(P2010−166433)
【出願日】平成22年7月23日(2010.7.23)
【分割の表示】特願2008−224341(P2008−224341)の分割
【原出願日】平成20年9月2日(2008.9.2)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
【公開日】平成22年12月16日(2010.12.16)
【国際特許分類】
【出願日】平成22年7月23日(2010.7.23)
【分割の表示】特願2008−224341(P2008−224341)の分割
【原出願日】平成20年9月2日(2008.9.2)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
[ Back to top ]