【課題】改善された性能を有し、かつ縮小されたサイズを有することのできるコーナートランジスターを提供する。また、コーナートランジスターを製作する方法を提供し、それがトランジスターの性能を改善するとともに、簡単なプロセスを介して、そのサイズを縮小することができる。
【解決手段】この発明のコーナートランジスターを製作する方法を以下に記述する。分離構造（isolation structure）が基板中に形成されて能動エリア（active area）を定義する。処理プロセスが実施されて、能動エリア中の基板がそのトップエッジに鋭いコーナーを有するようにする。能動エリア中の基板がゲート誘電層により被覆される。ゲート導体がゲート誘電層上に形成される。ソース領域およびドレイン領域がゲート導体両側の基板中に形成される。 （もっと読む）

【課題】パッケージとＰＣＢ（プリント回路基板）との間の電気的接続の信頼性を改良した保護バーを有する半導体パッケージ構造を提供する。
【解決手段】半導体パッケージ構造１は、キャリア基板１０と、キャリア基板１０の頂面１０ａに設けられるＩＣ（集積回路）ダイ２０と、頂面１０ａとＩＣダイ２０を被覆・封止する成形材料３０と、キャリア基板１０の底面１０ｂに設けられる複数のはんだボール４０と、キャリア基板１０の底面１０ｂに設けられる少なくとも１本の保護バー５０とを含む。保護バー５０は熱硬化性ポリマーでつくられる。 （もっと読む）

【課題】供給電圧、温度、及びプロセス変動による集積回路の性能変動を補償するための被制御電圧回路を提供する。
【解決手段】被制御電圧回路５は、直列接続された複数のＭＯＳＦＥＴトランジスタ６０と、ユニティゲイン演算増幅器３０と、入力端子と出力端子を備える定電流源２０とを含む。第一ＭＯＳＦＥＴ６２の入力ソース端子は、定電流源とユニティゲイン演算増幅器に接続されている。前記回路の出力端子は、ＣＭＯＳ遅延ブロックに接続されている。性能変動を補償するために、ユニティゲイン演算増幅器での出力電圧ノードまたはその前の出力電圧ノードは、動作プロセス状態が遅くなるとともに、または温度の増加とともに、高レベルにシフトする。逆に、出力電圧ノードは、プロセスが速くなるとともに、または温度の低下とともに、低レベルにシフトする。 （もっと読む）

【課題】入力信号の立ち上がり／立ち下がり時間を改善し、セットアップ／ホールドタイムを増加することができるメモリモジュールと、そのメモリモジュールにアクセスする方法を提供する。
【解決手段】メモリモジュールは複数のメモリサブモジュールと複数組の入力ピンを含む。各メモリモジュールは複数のメモリチップを含み、メモリチップは相互に直列接続されている。なお、複数組の入力ピンは複数のメモリサブモジュールとそれぞれ結合され、同様の入力信号を受信するために用いられる。前記各組の入力ピンは、前記複数の入力信号を対応するメモリサブモジュールに送信するために用いられる複数の入力ピンを含む。 （もっと読む）

【課題】メモリモジュールの電気配線密度を減らし、メモリチップの試験費用節減のために、メモリの入力ピン数を減少できるアクセス方法を提供する。
【解決手段】メモリチップにアクセスする方法は、メモリチップに複数の第一入力ピンと複数の第二入力ピンを設ける段階と、複数の行アドレス信号をそれぞれ前記第一入力ピンに入力する段階と、複数の列アドレス信号をそれぞれ前記第二入力ピンに入力する段階とを含む。前記各行アドレス信号の行アドレスコマンドパッケージ長はクロック信号の複数のクロック周期に対応する。前記各列アドレス信号の列アドレスコマンドパッケージ長はクロック信号の複数のクロック周期に対応する。 （もっと読む）

【目的】積層フレキシブル回路板と積層チップとが互いに電気接続され、高密度チップパッケージ構造を形成するスタック型チップパッケージ構造とその製作方法とを提供する。
【解決手段】積み重ねられたフレキシブル回路板３３０，３６０と積み重ねられたチップ３００とを有するスタック型チップパッケージ構造が基板３１０上に配置される。複数のスペーサ層３０４が２つの隣接するチップ３００間に挟まれるとともに、互いの上部に積み重ねられる。導電バンプ３２０，３５０が基板３１０上および積み重ねられたフレキシブル回路板３３０，３６０間に配置され、積み重ねられたフレキシブル回路板３３０，３６０が基板３１０に電気接続される。導電線３４０，３７０がフレキシブル回路板３３０，３６０およびチップ３００間を電気接続し、基板３１０上に多層チップを備えるパッケージ構造を形成することで、チップ中の集積回路の電気性能および信頼性が向上する。 （もっと読む）

【課題】ＩＣ試験時の信号減衰を減少する試験システムを提供する。
【解決手段】試験システムは、プローブカードと、第一信号線を介してプローブカードに結合され、試験信号を出力するドライバーと、第二信号線を介してプローブカードに結合され、試験信号を読み取るレシーバーと、プローブカードと第一信号線の間に結合され、ドライバーから第一信号線を通して対象物に試験信号を出力するときにオンにされ、レシーバーで試験信号を読み取るときにオフにされる第一スイッチとを含む。 （もっと読む）

【課題】入力信号を増大させて信号受信器回路中のＭＯＳトランジスターのゲート−ソース間の電圧を増加させ、信号受信器回路のデューティーサイクルを均衡化するために高いドレイン−ソース電流が提供される信号受信器回路を提供する。
【解決手段】信号受信器回路は、伝送ゲートとプルロウユニットとブーストキャパシターと電圧分割ユニットと受信器ユニットとを含み、伝送ゲートが入力信号を受信するための入力端と第１ノードに連結された出力端と制御信号に連結された制御端とを有する。伝送ゲートが制御信号に従って入力信号を導通するか否かを決定する。プルロウユニットが制御信号に従って第１ノードの電圧を引き下げるか否かを決定する。入力信号が受信された時、ブーストキャパシターが入力信号をブーストして、受信器ユニットが全振幅出力信号の出力を達成し、ＭＯＳトランジスターの高いしきい値による低電流という課題を克服する。 （もっと読む）

【課題】相変化メモリ層と電極の接触領域を減少させ、集積効果を改善する相変化メモリ装置とその製造方法を提供する。
【解決手段】相変化メモリ装置１００は、相変化メモリセルのアレイからなる。各相変化メモリセルは、基板１１０上に設置された選択的なＭＯＳトランジスタを有する。直立電極構造１３５は、導電プラグ１３０によりトランジスタに電気的に接続される。直立相変化メモリ層１４０が直立電極構造１３５に重畳されて接触領域１４５で接触し、接触領域１４５は相転移位置になる。直立加熱電極１３５と直立相変化メモリ層１４０を導入することにより、最小接触領域が達成され、操作電流がさらに減少する。 （もっと読む）

【課題】相変化メモリ素子とその製造方法を提供する。
【解決手段】相変化メモリ素子では、第１電極１０３および第２電極１０７と、第１電極１０３および第２電極１０７の間に形成され、第１電極１０３を第２電極１０７と電気的に接続する第１相変化材料層１１４と、第１相変化材料層１１４の側壁を覆う酸化物襟構造１１２ａとを備える。 （もっと読む）