本発明は、ナノワイヤ成長および採取のための系および方法に関する。１つの実施形態において、シリコン前駆体の組み合わせを用いるエピタキシャル配向のナノワイヤ成長のための方法を含む、ナノワイヤ成長およびドーピングのための方法が提供される。本発明のさらなる局面において、犠牲成長層を用いることを通じてナノワイヤの質を改善する方法が提供される。本発明の別の局面において、ナノワイヤを１つの基板から別の基板へと転移させる方法が提供される。
（もっと読む）

ナノ対応可能なメモリデバイスおよび異方性電荷運搬アレイ用の方法および装置が、記載される。一局面において、メモリデバイスは、基板と、基板のソース領域と、基板のドレイン領域とを含む。ナノエレメントの集団が、基板上のチャネル領域より上に堆積される。このナノエレメントの集団は、一実施形態において、金属量子ドットを含む。トンネル誘電体層が、チャネル領域の上に横たわる基板上に形成され、金属マイグレーションバリア層が、誘電体層全体にわたって堆積される。ゲートコンタクトは、ナノエレメントの薄膜全体にわたって形成される。ナノエレメントは、横への電荷移動を低減できる。メモリデバイスは、シングルステートまたはマルチステートのメモリデバイスであり得る。複数の離散的なエネルギレベルを有する１つ以上の量子ドットまたは分子を備えるマルチステートメモリデバイスにおいて、そのデバイスを充放電する方法が開示される。
（もっと読む）

本発明は、半導体ナノ結晶をドーピングされたマトリックスを提供する。特定の実施形態において、この半導体ナノ結晶は、特定波長の光を吸収または放射するようなサイズおよび組成を有する。これらのナノ結晶は、ポリマー類を含む種々のマトリックス物質との混合を可能にする配位子を具備することができるので、最小部分の光がこれらのマトリックスにより散乱される。本発明のマトリックスは、屈折率に適合する用途にも利用されうる。他の実施形態では、半導体ナノ結晶は、マトリックス内に埋め込まれてナノ結晶密度勾配を形成し、それにより有効な屈折率勾配を作る。本発明のマトリックスは、フィルタおよび光学装置上の非反射的コーティングとして、および周波数逓降層としても使える。本発明は、半導体ナノ結晶を含むマトリックスを製造するプロセスも提供する。 （もっと読む）

本発明は、ナノワイヤ−材料複合体を生成するシステムおよび処理に関わる。ナノワイヤ（６０６）が少なくとも一つの表面の一部分（６０４）に取り付けられた基板が提供される。ナノワイヤ−材料複合体を生成するよう、当該部分上に材料が堆積される。処理は、独立したナノワイヤ−材料複合体を生成するよう基板からナノワイヤ−材料複合体を分離することを必要に応じて含む。独立したナノワイヤ−材料複合体は、必要に応じて、電子基板に更に処理される。様々な電子基板は本明細書記載の方法を用いて形成される。例えば、多色発光ダイオードは、それぞれの複合体層が異なる波長で光を発するナノワイヤ−材料複合体の多数の積層された層から形成され得る。
（もっと読む）