【課題】従来の半導体装置では、コレクタ領域が拡散層により形成され、横方向拡散によりデバイスサイズが縮小し難いという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型の単結晶シリコン基板２上にＮ型のエピタキシャル層３が形成されている。コレクタ領域としてのＮ型の埋め込み拡散層６が基板２とエピタキシャル層３に渡り形成されている。エピタキシャル層４には、Ｎ型の埋め込み拡散層６に達するトレンチ９が形成されている。トレンチ９は、Ｎ型不純物が導入されたポリシリコン１６により埋設されている。この構造により、ＮＰＮトランジスタ１では、コレクタ領域でのシート抵抗値が低減され、デバイスサイズが縮小される。 （もっと読む）

【課題】ＥＬ表示装置の表示ばらつきを電源投入直後から補正する。
【解決手段】映像信号に応じた表示を行う際、所定検査行の画素に対し、検査用表示信号を供給してＥＬ素子を動作させ、カソード電流を検出する。カソード電流検出データは揮発性の一次メモリ３４２に記憶し、データに応じてばらつき補正部２５０が、順次各画素に供給するデータ信号を補正する。電源投入時には、予め二次メモリ３４４に退避しておいたカソード電流検出データを用いてばらつき補正部２５０が補正をする。これにより電源投入直後から表示ばらつきの補正が可能で、かつリアルタイムでの補正も可能となる。 （もっと読む）

【課題】入力電圧を増幅するための演算増幅器の非反転入力端子に対し、精度の高い分圧電圧を印加することができる電圧出力集積回路を提供することを目的とする。
【解決手段】所定電圧を分圧するべく直列接続された第１抵抗及び第２抵抗と、所定電圧を分圧した第１分圧電圧が印加される非反転入力端子と、出力電圧を出力する出力端子と、当該出力電圧が帰還される反転入力端子と、を有する第１演算増幅器と、第１演算増幅器の出力電圧を分圧するべく直列接続された第３抵抗及び第４抵抗と、第１演算増幅器の出力電圧を分圧した第２分圧電圧が印加される非反転入力端子と、出力電圧を出力する出力端子と、入力電圧が印加されるとともに当該出力電圧が帰還される反転入力端子と、を有する第２演算増幅器と、を備えたことを特徴とする。 （もっと読む）

【課題】映像信号からより正確な動き検出を行う。
【解決手段】映像信号から１フレーム間差分信号を抽出し（１０，１２）、１フレーム間差分信号を映像信号のフレームの垂直方向に対して所定周波数より低い垂直低域周波数信号と前記所定周波数以上の垂直高域周波数信号とに分離し（１４，１６，１８）、垂直低域周波数信号と垂直高域周波数信号とから映像信号のフレームの水平方向に対してそれぞれ異なる周波数帯域の信号を分離し（２０，２２）、これらの信号を混合する（２４）動き検出装置により上記課題を解決することができる。 （もっと読む）

【課題】従来の半導体装置では、ゲート電極がバックゲート領域上に配線され、バックゲート領域に寄生電流が発生し、オン抵抗値が変動し易いという問題があった。
【解決手段】本発明の半導体装置では、バックゲート領域としてのＰ型の拡散層５と重畳するように、ソース領域としてのＮ型の拡散層６が形成されている。そして、Ｎ型の拡散層６と対向するように、ドレイン領域としてのＮ型の拡散層７が形成されている。そして、ゲート電極９は、Ｎ型の拡散層６、７が対向する領域のＰ型の拡散層５上を被覆するように配置されている。更に、ゲート電極９は、Ｎ型の拡散層７上に配線されている。この構造により、効率的にチャネル領域が配置され、Ｐ型の拡散層での寄生電流の発生が抑制され、Ｎチャネル型ＭＯＳトランジスタ１のオン抵抗値の変動が防止される。 （もっと読む）

【課題】ＣＣＤイメージセンサの撮像部の縁を遮光膜で覆って構成される光学的黒（ＯＰＢ）領域に、有効画素領域に入射した光が漏れ込み、ＯＰＢレベルの精度を低下させる。
【解決手段】層間絶縁層等からなる積層構造体９０のうち、ＯＰＢ領域に属する画素列とその隣接画素列とに挟まれた帯状領域に、トレンチ１０２を形成する。トレンチ１０２の底面はシリコン基板７０の表面に達する。トレンチ１０２を形成した積層構造体９０の上に配線等を形成するＡｌ膜を堆積する。Ａｌ膜は、ＯＰＢ領域において遮光膜９８を構成する。また、トレンチ１０２に堆積したＡｌ膜は遮光壁１０４を構成し、有効画素領域側からＯＰＢ画素への光の漏れ込みを防止する。 （もっと読む）

【課題】外部メモリへのアクセスのタイミングを自動的に調整することができる信号処理回路を提供する。
【解決手段】基準クロックＣＬＫの遅延時間を変更することによってメモリ制御クロックＣＬＫｄを生成し、基準クロックＣＬＫに対するメモリ制御クロックＣＬＫｄの遅延時間の変更を順次行いつつ、書込データ生成部１４から出力されたデータ値をメモリ制御クロックＣＬＫｄに基づいてメモリ２００に書き込み、メモリ２００に書き込まれたデータ値を読み出し、それらのデータ値の比較結果に基づいて基準クロックＣＬＫに対するメモリ制御クロックＣＬＫｄの遅延時間からメモリ２００へのアクセスに適した遅延時間を選択する。 （もっと読む）

【課題】 半導体メモリを有する半導体チップ４と、ロジック回路を有するマザーチップ２を１つのパッケージに実装した半導体集積回路において、半導体チップ４のスタンバイ状態におけるリーク電流が著しいという問題があった。
【解決手段】 マザーチップ２に、半導体チップ４の電源パッド１０と接続され、外部からの電源電圧を半導体チップ４に供給するためのスイッチセル２０を設け、制御回路からの制御信号によって、半導体メモリのスタンバイモード時には、半導体チップ４の電源パッド１０とマザーチップ２の半導体メモリの電源電圧線との接続を遮断する。これによって、半導体メモリで発生するリーク電流を抑制することができる。 （もっと読む）

【課題】安定した評価値を高速に求めて信号品質の評価を行う。
【解決手段】光ディスクに記録された信号をＰＲＭＬ方式によって再生した再生信号の信号品質を評価する光ディスク装置の信号品質評価方法において、前記再生信号の所定周期毎の値と所定の目標信号の値との間の誤差を算定し、前記誤差を単位時間毎に多段に遅延してｌ個の時系列データを生成し、前記ｌ個の時系列データに基づいたｌ個の自己相関係数のうち、ｍ（０＜ｍ＜ｌ）個を算定し、前記ｍ個の自己相関係数に基づく評価値により前記信号品質を評価する。 （もっと読む）

【課題】ＥＬ表示装置の消費電力の低減を図る。
【解決手段】外光輝度や温度、ＥＬ素子の劣化程度などの使用環境に応じ、ＥＬ素子に流す電流を制御する素子駆動用トランジスタＴｒ２に印加するためのデータ信号を調整し、かつ、駆動電源とカソード電源との電源電圧差（ＣＶマージン）を調整する。特に、データ信号を低くしてＥＬ素子の動作電圧を低下させることに対応して、カソード電源電圧を上昇させることで駆動電源とカソード電源との電源電圧差を縮小する。これによりデータ信号による電流低下分だけでなく、ＣＶシフト電圧分の消費電力も低減する。 （もっと読む）