【課題】
従来技術に係るピックアップ装置の減算回路では、各電流信号を電圧信号に変換した後に減算処理がされていた。このため、前記第１の光電流ＩＰ１と前記第２の光電流ＩＰ２とをそれぞれ電圧変換するために、第１の電流電圧変換器７、第２の電流電圧変換器がそれぞれ必要となり、減算回路に必要なレイアウト面積が大きかった。
【解決手段】
本発明に係るピックアップ装置の減算回路では、演算増幅器３の非反転入力端子と第１の抵抗Ｒ１との接続点Ｐ１に第１の光電流ＩＰ１が入力され、且つ、反転入力端子−と第２の抵抗Ｒ２との接続点Ｐ２に第２の光電流ＩＰ２が入力される。そして、前記第１の抵抗Ｒ１、及び前記第２の抵抗Ｒ２には、基準電圧Ｖｒｅｆが印加される。この場合、前記第１の抵抗Ｒ１、及び前記第２の抵抗Ｒ２において、前記第１の光電流ＩＰ１、及び前記第２の光電流ＩＰ２に応じた電位差が生じる。 （もっと読む）

【課題】ビアホールを有する半導体装置及びその製造方法において、ビアホール内におけるバリア層の被覆不足防止とビア抵抗を制御することの両者を同時に達成することを目的とする。
【解決手段】その表面上にパッド電極３を有する半導体基板１を準備する。次に、半導体基板１の裏面から表面方向にエッチングし、パッド電極３を露出させるビアホール８を形成する。次に、スパッタリング法またはＰＶＤ法、及び逆スパッタリング（エッチング）によりビアホール８内に第１のバリア層１１を形成する。この逆スパッタリングによりビアホール８底部のバリア層が除去され、パッド電極３が露出される。次に、ビアホール内で露出したパッド電極３上に第２のバリア層１２を形成する。第２のバリア層１２の膜厚のみを調節することでビア抵抗を制御する。 （もっと読む）

【課題】支持体を用いた半導体装置の製造方法において、製造工程を複雑化させることなく、信頼性及び歩留まりの向上を図る。
【解決手段】支持体８と半導体基板１とを貼りつける工程の前に、半導体基板１の表面を一部除去し、ダイシングラインＤＬに対応する位置に沿って溝部５を形成する。一連の加工をした後、ダイシングブレードやドライエッチングによって保護層２０，第２の絶縁膜１１，半導体基板１を順に除去して開口部２２（溶解剤供給経路）を形成する。開口部２２はその底部で溝部５と連通し、接着層７が当該開口部２２内において一部露出される。この時点で多数の半導体装置は個々の半導体チップに分割される。次に、開口部２２を介して溶解剤（例えばアルコールやアセトン）を露出された接着層７に対して供給し、接着力を徐々に低下させることで半導体基板１から支持体８を剥離除去する。 （もっと読む）

【課題】出力画像に半導体基板の裏面に形成された配線のパターンが映り込むという問題を解消した半導体装置を提供する。
【解決手段】受光素子１と配線層１０との間に光透過性基板６から半導体基板２を介して配線層１０の方向に入射する赤外線を配線層１０に到達させずに受光素子１側に反射する反射層８を形成する。反射層８は少なくとも受光素子１の領域の下方に一様に形成するか、あるいは受光素子１の領域の下方にのみ形成してもよい。また、反射層８ではなく、入射される赤外線を吸収し透過を防止する機能を有する反射防止層３０を形成してもよい。 （もっと読む）

【課題】半導体装置の低抵抗化を図る。
【解決手段】本発明の半導体装置は、第１金属膜１８に当接するように半導体層に形成された貫通孔１０と、前記貫通孔１０の側壁部に形成された絶縁膜１２と、前記絶縁膜１２が形成されていない前記貫通孔１０の底部の第１金属膜１８上と前記半導体層上に形成された第２金属膜１３と、前記貫通孔１０内の前記絶縁膜１２及び第１金属膜１８上に形成されたバリアメタル膜１４と、前記バリアメタル膜１４を介して前記貫通孔内に形成された配線層１５とを具備することを特徴とする。 （もっと読む）