本半導体集積回路は、複数個のメモリブロック（１１）から構成されている。各メモリブロック（１１）は、四辺（１２ａ〜１２ｄ）で囲まれ、各辺（１２ａ〜１２ｄ）毎にアドレス入力端子（Ａ０〜Ａ１１）およびデータ入出力端子（Ｄ０〜Ｄ１１）が設けられている。隣接する２つのメモリブロック（１１）を第１および第２のメモリブロック（１１）とすると、第１のメモリブロック（１１）の辺（１２ａ）に設けられたアドレス入力端子（Ａ０〜Ａ２）が、第２のメモリブロック（１１）の対向する辺のデータ入出力端子（Ｄ８〜Ｄ６）にそれぞれ接続されている。第１のメモリブロック（１１）の辺（１２ａ）に設けられたデータ入出力端子（Ｄ０〜Ｄ２）は、第２のメモリブロック（１１）の対向する辺のアドレス入力端子（Ａ８〜Ａ６）にそれぞれ接続されている。各メモリブロック（１１）は、フレキシブルな可変論理セルを構成する。これらの可変論理セルによって所望の論理回路が形成される。
（もっと読む）

【課題】 半導体ウエハあるいはペレット上の欠陥を高速で確実に検出することができる半導体外観検査装置を提供する。
【解決手段】 半導体外観検査装置２ａは、検査対象面１０ａで反射した反射光から、少なくともその半値幅が１００ｎｍ波長帯域の１／２以下からなる狭帯域幅のピークを有する透過光を生成するとともに、１００ｎｍ波長帯域内において、透過光を複数の波長で選択的に出力させるようにした透過特性切替装置１６を備える。透過特性切替装置１６は、その実効光路長が設定中心透過波長の整数倍からなるように厚みが設定された液晶デバイスを少なくとも１つ有する複数の平行ニコル液晶セルおよび垂直ニコル液晶セルを組み合わせてなる波長可変液晶フィルタ１４と、各液晶セルに複数の電位を多段に切り替えて印加する駆動回路１５とから構成される。 （もっと読む）

【課題】 より実用的且つ汎用性の高い半導体集積回路のテスト装置および方法を提供する。
【解決手段】 半導体集積回路のテスト装置２は、ＨＣ１８から送信されるテストプログラムを、テスト条件設定データとテスト回路構築データとに分けて、ＤＲＡＭ２２とフラッシュメモリ２３とにそれぞれ記憶し、テスト回路構築データに基づいて、ＦＰＧＡ１３に所望のテスト回路１９を構築し、テスト条件設定データに基づいて、検査波形信号生成回路３０により検査波形信号を生成してこれをＤＵＴ２０に出力し、検査波形信号に対してＤＵＴ２０で出力される出力波形信号と理論値とを比較回路３１で比較してＤＵＴ２０の動作の良否を判定し、判定結果をＨＣ１８に送信する。 （もっと読む）

【課題】 セクタ単位での消去を可能とした半導体記憶装置を提供する。
【解決手段】 セルアレイ２内のワード線を８本ごとに区分し、各ブロックに消去セクタＥＳ０〜ＥＳ１５を構成する。シリコン基板に所定の負電圧を印加した状態で、消去対象の消去セクタに属する８本のワード線に所定の正電圧を印加するとともに、その他の消去対象外の消去セクタに属するワード線を接地することにより、消去対象の消去セクタに属するメモリセルには消去動作を行わせ、消去対象外の消去セクタに属するメモリセルには消去動作を行わせない。これにより上記消去セクタ単位でのセクタ消去が実現される。セルアレイ２内にはメモリセルが２次元マトリクス状に配列されている。メモリセルは、１対のフローティングゲートを有し、２ビット以上のデータを書き替え自在に保持することができる。 （もっと読む）

【課題】 製造が容易であり、かつ動作の信頼性が高い半導体記憶装置を提供する。
【解決手段】 セルトランジスタ１１は、ｐ型シリコン基板、コントロールゲートＣＧ、及び電気的に孤立した一対のフローティングゲートＦＧ１，ＦＧ２からなる。シリコン基板には、コラム方向に延在した帯状の凸部１３が形成されており、ソース又はドレインとして機能する一対の帯状のｎ型拡散領域１４ａ，１４ｂが凸部１３を挟む表層に形成されている。コントロールゲートＣＧは、凸部１３及びフローティングゲートＦＧ１，ＦＧ２の上に絶縁膜を介して形成され、帯状にロウ方向に延在している。コラム方向に関するフローティングゲートＦＧ１，ＦＧ２の幅Ｗ１はコントロールゲートＣＧの幅Ｗ２より大きい。フローティングゲートＦＧ１，ＦＧ２及びコントロールゲートＣＧは、技術的課題のあるコラム方向におけるセルフアラインプロセスを用いずに簡単に形成することができる。 （もっと読む）

【課題】 光照射の少ない暗部における固定パターンノイズの発生を抑制する。
【解決手段】 信号出力回路４３は、ピクセルが光照射された場合にソース領域に生成されて第１ラインメモリ５０に記憶される電位ＶＳ１と、ピクセルが初期化された場合にソース領域に生成されて第２ラインメモリ５２に記憶される電位ＶＳ２との差に応じた映像信号を出力する。電位ＶＳ１，ＶＳ２は、水平走査手段によって第１及び第２水平信号線５２，５３に伝達され差動アンプ５４に入力される。差動アンプ５４からなる演算増幅手段は、水平出力線５７，５８に映像信号を出力した後、第１及び第２水平信号線５２，５３の電位をともに等しくするとともに、該電位を該出力時までに第１及び第２水平信号線５２，５３に伝達された電位ＶＳ１，ＶＳ２に応じて決定される電位とする。 （もっと読む）

【課題】 データ読出し速度を高速化する。
【解決手段】 差動比較器７の反転入力端子には、Ｙセレクタ４によって選択されるメモリセルのソースが配線３１ａを介して接続されており、非反転入力端子には、基準セル３２のソースが配線３１ｂを介して接続されている。配線３１ａ，３１ｂには、ゲートバイアス電圧Ｖｃｇｓがゲートに印加されたｎＭＯＳトランジスタ３４ａ，３４ｂが接続され、ソースフォロア回路が構成されている。ラッチ回路３３は、差動比較器７の出力端子に接続されており、差動比較器７による電位Ｖｃ，Ｖｒの比較結果をラッチする。ゲートがバイアスされたｎＭＯＳトランジスタ３４ａ，３４ｂは電流源となり、差動比較器７の各入力端子に生じる寄生容量Ｃ１，Ｃ２が早期に充電され、電位Ｖｃ，Ｖｒが短時間で飽和するので、データ読出し速度が高速化する。 （もっと読む）

【課題】設計技術自体を評価することができるシステムおよび方法を提供する。
【解決手段】設計用ソフトウエアを用いて設計を行なうユーザの、設計用ソフトウエアを用いた設計の技術レベルを評価する設計技術評価システム１０において、評価用の問題であるテスト用設計データをデータファイル２０ａに記憶し、テスト用設計データに基づいて設計用ソフトウエアを用いて設計を行なって得られる設計結果を評価するための評価基準を評価ファイル２０ｂに記憶し、クライアントマシーン１６に設計用ソフトウエアを格納し、設計用ソフトウエアを用いてユーザがテスト用設計データに基づいて設計を行ない、社内評価システムサーバ１８は、クライアントマシーン１６を用いてユーザが行なった設計結果を、評価基準に従って評価して、ユーザの技術レベルの評価結果を生成する。 （もっと読む）

【課題】 エネルギー消費量を少なくすることができ、しかも、エネルギーロスの少ない冷却システムを提供すること。
【解決手段】 負荷Ｈと、この負荷を冷媒によって冷却する冷却回路Ａと、この冷却回路Ａの冷媒の熱を外部に放熱する放熱機構５と、冷却回路Ａに合流バルブ１３を介して接続した冷媒タンク８と、冷媒タンク８内の冷媒を所定温度に保つ冷却装置１１と、合流バルブ１３の開度を制御するコントローラ１２と、冷却回路Ａの冷媒の温度を検出する温度センサー１４とを備え、コントローラ１２は、温度センサー１４によって検出された冷却回路Ａ内の冷媒の温度が、所定の温度よりも高いときに、合流バルブ１３を開いて、冷媒タンク８内の冷媒を冷却回路Ａに合流させる一方、冷却装置１１は、冷媒タンク８内の冷媒の温度が、所定の範囲内に保たれているときに、その作動を停止する。 （もっと読む）