【課題】測定経路端を接地して電気長を測定する場合に、経路に断線があっても測定結果を得られるようにする。
【解決手段】測定経路端を接地して電気長を測定する半導体試験装置であって、測定経路に測定信号を出力する信号発生手段と、測定経路から分岐して入力される入力信号と、任意の閾値電圧とを比較する比較手段と、信号発生手段に測定信号を出力させ、比較手段の入力信号が第１閾値電圧以上となってから第２閾値電圧以下となるまでの時間を計測し、所定時間内に計測された場合には、計測された時間に基づいて測定経路の電気長を算出し、所定時間内に計測されなかった場合には、比較手段の入力信号が第１閾値電圧以上となってから、第１閾値電圧よりも高い第３閾値電圧以上となるまでの時間を計測して、測定経路の異常箇所までの電気長を算出する電気長測定制御手段とを備える。 （もっと読む）

【課題】ノイズの放電時期を適宜選択しながら、効率的に実現し得るような装置及び検査方法を提供すること。
【解決手段】直流電源１と複数個の各テスト回路５との間を、充電用抵抗素子（Ｒ_１）、放電用抵抗素子（Ｒ_２）、キャパシタンス（Ｃ）を備えているノイズ放電回路２を設け、当該ノイズ放電回路２と各テスト回路５との間に介在しているプローブ４が、複数個の各テスト回路５を選択しかつ接続可能とする一方、前記各テスト回路５に対し選択回路８を介して接続されている同期遅延コントローラー回路６が、印加コントローラー回路７を介してノイズ放電の時期を調整することができるテスト回路５の誤動作試験装置及び当該装置を使用している誤動作検出方法。 （もっと読む）

【課題】エッジ信号の発生エラーの原因を短時間且つ容易に解析することができるタイミング信号生成装置、及び当該装置を備える半導体試験装置を提供する。
【解決手段】タイミング信号生成装置１は、生成すべきタイミング信号ＴＳのエッジの位置を規定するエッジ信号ＥＧ１，ＥＧ２を規定する複数のタイミングデータを記憶する記憶部１１と、生成すべきタイミング信号ＴＳに応じて記憶部１１から読み出されたタイミングデータの入れ替えを行う入替部１２と、入替部１２から出力されるタイミングデータに基づいてエッジ信号ＥＧ１，ＥＧ２を生成するエッジ信号生成部１５と、エッジ信号生成部１５で生成されるエッジ信号ＥＧ１，ＥＧ２の発生エラーを検出する検出部１６と、検出部１６の検出結果を入替部１２の入れ替え規則に応じて変換する変換部１８とを備える。 （もっと読む）

【課題】半導体試験装置に備えられるユニットの診断を行って、交換するユニットを推定することで、試験時間の短縮化を図ることを目的とする。
【解決手段】本発明の半導体試験装置１は、ＤＵＴの試験を行う半導体試験装置１であって、交換可能な複数のＦＲＵのそれぞれに対応して設けられ、ＦＲＵに故障を生じているか否かの故障診断を行う診断部１１、２１と、診断部１１、２１が行う故障診断について、当該故障診断に対応して故障の原因となるＦＲＵの可能性の統計である故障統計情報を記憶するカバレッジデータベース３１と、診断部１１、２１がＦＲＵに故障を生じていると診断したときに、この診断を行ったＦＲＵに対応する故障統計情報の値を各ＦＲＵのそれぞれについて合算して生成した診断データを生成する診断データ生成部２４と、診断データを値の順番に並び替える並び替え部２６と、を備えている。 （もっと読む）

【課題】半導体試験装置に設けられるリレーのオフ容量に異常を生じているか否かを検出することを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ２の試験を行うためのドライバ回路１０、コンパレータ回路１１を設けた試験部１を備える半導体試験装置であって、試験部１に設けられる複数のリレーのうち検査対象のリレーをオフにして電圧または電流を出力してリレーからの電圧を検出し、検出した電圧の時間的な変化に基づいて、リレーのオフ容量に異常を生じているか否かを検出する異常検出部３６を備えている。これにより、ドライバ回路１０やコンパレータ回路１１の動作タイミングを校正する前に、リレーのオフ容量に異常を生じているか否かの検出を行うことができるようになる。 （もっと読む）

【課題】複数の入出力ピンを一度の診断で診断するための試験装置及び試験方法を提供する。
【解決手段】被試験デバイスと信号を受け渡す複数の入出力部と、複数の入出力部におけるそれぞれの入出力部の動作を診断する場合に被試験デバイスに代えて複数の入出力部に接続され、それぞれの入出力部の出力値を入出力部と対応付けて記憶する診断用メモリと、それぞれの入出力部に、診断用メモリから対応する出力値を読み出させ、それぞれの入出力部が読み出した出力値に基づいて、それぞれの出力値に対応する入出力部を診断する診断部とを備える被試験デバイスを試験する試験装置。 （もっと読む）

【課題】診断内容の最適化と診断実行時間の短縮を図ることができるシステム診断装置を提供する。
【解決手段】システムの構成が変更された場合にシステムが正常に動作するかを診断するシステム診断装置であって、システムを構成するハードウェア、またはシステムを構成するハードウェアに対して診断を行うときに用いられる診断プログラムのうちで、前回の診断から変更されたハードウェアの識別情報、または診断プログラムの識別情報を抽出するシステム情報処理部１２と、ハードウェアの識別情報が抽出された場合、ハードウェアの識別情報に対応する診断プログラムを実行する一方、診断プログラムの識別情報が抽出された場合、診断プログラムに対応するハードウェアに対し、診断プログラムを実行する診断実行部１１と、を有するシステム診断装置を提供する。 （もっと読む）

【課題】安価な回路構成で診断に要する時間を短縮することが可能な半導体試験装置を実現する。
【解決手段】複数のピンを有し、第１のピンのドライバから出力された出力信号と比較電圧とを第１のピンのコンパレータで比較して診断を行う半導体試験装置において、第１のピンとは異なる第２のピンに設けられ、複数のピンそれぞれのコンパレータの出力から１つを選択して出力する信号選択部と、第２のピンに設けられ、信号選択部の出力と期待値パターンとが一致しているか否かを判定する判定部と、第１のピンのコンパレータの出力を第２のピンの信号選択部に選択させ、第２のピンの信号選択部の出力と第２のピンの期待値パターンとが一致しているか否かを第２のピンの判定部で判定させる制御部とを備える。 （もっと読む）

【課題】複数のステージを有する検査装置の検査効率を格段に高めることができる検査装置の操作方法を提供する。
【解決手段】本発明の検査装置の操作方法は、複数のモニター１４それぞれの操作画面に表示される操作ボタンを用いて複数の検査用のステージ１７を備えた検査装置１０において、検査装置１０の各種の機能を実行するために必要なデータをまとめた排他条件データＤと、排他条件データＤの排他条件を、各機能を実行するための操作ボタンを押下できるか否かのデータとしてまとめた排他条件パターンＰと、を用いて、操作ボタンを排除するための排他条件ボタンを少なくとも一つのモニター１４に設定し、排他条件ボタンを押下して他のモニターでは少なくとも一つのモニターの排他条件に即した画面の表示を禁止する。 （もっと読む）

【課題】試験装置の診断時間を短縮する。
【解決手段】複数のモジュールｍｏｄ＿ｐｉｎはそれぞれ、その診断結果を示す診断データＲＤＡＴＡ＿ｐｉｎをそれと対応する期待値データＥＸＰと比較する期待値比較部２０を含み、期待値比較部２０による比較結果を示す比較判定データＣＤＡＴＡ＿ｐｉｎを出力する。第１論理ゲート１０は、複数のモジュールｍｏｄ＿ｐｉｎそれぞれの比較判定データＣＤＡＴＡ＿ｐｉｎ＿１〜ＣＤＡＴＡ＿ｐｉｎ＿ｎの論理和を生成する。論理和ＣＤＡＴＡ＿ｍｏｄ＿ｔｏｐにもとづいて、試験装置１００全体が診断される。 （もっと読む）

【課題】ＡＬＰＧが生成したパターンデータに転送エラーが生じたときに、異常が生じた箇所を特定することにより、メンテナンス性を向上させることを目的とする。
【解決手段】ＤＵＴ１を試験するパターンデータを生成するＡＬＰＧ２とパターンデータをＤＵＴ１に印加する複数のＰＥ３とを備える半導体試験装置であって、ＡＬＰＧ２に備えられ、ＰＥ３にパターンデータを分配するピンセレクタ２１から出力される各パターンデータをそれぞれ記憶するＡＬＰＧ用ログメモリ２３と、ＰＥ３ごとに備えられ、ＤＵＴ１に入力されるパターンデータを記憶するＰＥ用ログメモリ１２と、ＡＬＰＧ用ログメモリ２１に記憶されたパターンデータとＰＥ用ログメモリ１２に記憶されたパターンデータとを比較して、ピンセレクタ２１とＰＥ３との間に異常が発生しているか否かを検出する異常部位検出部３２と、を備えている。 （もっと読む）

【課題】デバイスの生産性を下げないシステム。
【解決手段】複数の診断箇所の診断機能を備える装置であって、複数の診断箇所のそれぞれの診断不要期間を取得する取得部と、複数の診断箇所のうち、診断不要期間が経過している診断箇所を選択して診断する診断部と、を備える装置を提供する。複数の診断箇所のそれぞれに対応する診断インターバルを記憶する診断インターバル記憶部と、複数の診断箇所のうち診断部が診断した診断箇所の診断不要期間を、当該診断箇所に対応する診断インターバルにより更新する更新部と、を更に備えてもよい。 （もっと読む）

【課題】 製品試験装置の自己診断結果に異常が発見された場合における影響を受ける範囲の特定の容易化。
【解決手段】 製品試験装置は、試験対象の製品に応じて試験条件を設定し、前記試験条件を用いて試験を行った製品のロット情報を前記試験条件と関連付けて記録していく。前記自己診断機能による自己診断結果が出る度に、前記自己診断結果と、前記試験条件とを照合し、前記自己診断結果による影響を受ける試験条件にて試験を行った製品のロット情報を出力する。 （もっと読む）

【課題】故障部位を特定することは容易ではない。そのため、回路基板検査装置の修理に要する時間が長くなってしまうという課題がある。
【解決手段】被検査回路基板Ｓを順次検査し、被検査回路基板Ｓごとの検査結果を出力する検査部４と、文字や画像を表示するディスプレイ２と、検査結果が異常であることを示すエラー情報としてのエラーコードを検査部４から取得すると、サーバー３０にエラーコードを送信するエラー情報送信部１０と、サーバー３０から送信された検査部４のエラーコードに対応する修理情報としての修理内容を取得する修理情報取得部１１と、修理内容をディスプレイ２に表示する修理情報表示部１２と、を備えた回路基板検査装置１を提供する。 （もっと読む）

【課題】ユーザに煩雑な作業を強いることなく半導体試験装置のバリエーションを容易に診断することができる半導体試験装置及びその診断方法を提供する。
【解決手段】半導体試験装置１は、テストヘッド１０に実装されるカードＣ１〜Ｃｎの増減により、規模及び機能の少なくとも一方が相違する複数の装置態様（バリエーション）を実現可能であって、カードが実装されるスロット１１ａ〜１１ｎのうち、バリエーション毎に異なるカードが実装されるスロットを含むブロックにおけるカードの種類を示す情報を記憶するメモリ２２と、上記のブロックに含まれるスロットに実装されているカードの種類を示す情報を取得してメモリ２２にスロットブロックテーブルＴＢとして記憶するフラグ設定部２１ａと、メモリ２２に記憶されたスロットブロックテーブルＴＢに基づいて実際のバリエーションを決定するバリエーション決定部２１ｂとを備える。 （もっと読む）

【課題】被測定デバイスの電源ピンにバイパスコンデンサとしてどのような容量値のものが接続されたとしても、最低限の位相余裕を確保しつつ応答速度の低下を防止し、テスト時間を短縮することができる電圧印加電流測定機能を備えた半導体試験装置を提供する。
【解決手段】被測定デバイスの電源ピンに所定の電圧を印加して電流を測定する機能を備えた半導体試験装置において、測定開始前に電源ピンに接続されているバイパスコンデンサの容量値を測定し、測定結果に応じて位相補償用の抵抗または容量の値を変えることで最低限の位相余裕が得られるように電源供給部の応答特性を調整するとともに、測定された容量値に応じて電流測定開始タイミングを最適化するようにした。 （もっと読む）

【課題】ポゴタワー電気チャネル自己検査式半導体試験システムの提供。
【解決手段】本ポゴタワー電気チャネル自己検査式半導体試験システムは、ショートボードを提供し、その各接点をロードボード上のポゴタワーの各種ポゴピンに電気的に接続し、それぞれ回路を形成させ、さらに自己検査コントローラが異なる検査信号を各電源チャネル、各伝送チャネル、各駆動チャネルに入力し、上述の回路を通し、複数のパラメータ検出ユニットが各電源チャネル、各伝送チャネル、各駆動チャネルが上述の検査信号を受けて発生する応答信号を検出し並びに判断する。これにより本発明はウエハ試験の前に、各電気チャネルの開路或いは短絡状態が正常であるか、或いは漏電が発生しているか否かを自己検査できる。 （もっと読む）

【課題】診断時における使用者の負担を軽減することができる。
【解決手段】被試験デバイスを試験する複数の試験モジュールを備える試験装置を診断する診断装置であって、複数の試験モジュールのそれぞれの種類および接続関係が記述された構成情報を記憶する構成記憶部と、構成情報に基づいて、複数の試験モジュールのそれぞれを診断するための診断用パターンを記述したパターンファイルを生成する生成部と、複数の試験モジュールのそれぞれに対して、対応する診断用パターンに応じた診断用信号を発生させて、それぞれの試験モジュールを診断する診断部と、を備える診断装置を提供する。 （もっと読む）

【課題】 複数の測定ステーションのいずれを用いても正常に点検を実施することができる、試験装置の制御方法を提供する。
【解決手段】 試験装置の制御方法は、複数の被試験デバイスステーションと、同じ項目を測定可能な複数の測定部と、複数の被試験デバイスステーションと複数の測定部との接続組合せを変更可能なマトリクススイッチと、を備える試験装置において、複数の測定部を用いて標準デバイスを測定することによって測定部の点検を行う測定部点検ステップを複数の測定部に対して行う第１ステップと、被試験デバイスステーションに標準サンプルを搭載し標準サンプルが搭載された被試験デバイスステーションと接続された測定部を用いて標準サンプルの点検を行う被試験デバイスステーション点検ステップを複数の被試験デバイスステーションに対して行う第２ステップと、を含む。 （もっと読む）

【課題】簡単な構成で差動信号のオフセット電圧と差動電圧の評価を行うことができる差動バッファのテスト方法およびテスト回路を提供する。
【解決手段】テスト回路は、差動バッファから出力される差動信号の各々とテスタの第１および第２のテストチャネルとの間にそれぞれ接続された第１および第２の抵抗素子と、第１の抵抗素子と第１のテストチャネルの間の第１のノードと、第２の抵抗素子と第２のテストチャネルの間の第２のノードと、の間に接続された容量素子とを備えている。このテスト回路を用いて、テスタにより、テストパターンに基づいて、差動バッファのオフセット電圧と差動電圧の評価を行う。 （もっと読む）