【課題】従来の表示装置に比して映像線の本数を低減する。
【解決手段】各画素のＲのサブピクセル、Ｇのサブピクセル、およびＢのサブピクセルには、同一の映像線から映像電圧が入力され、各画素のＲのサブピクセルには走査線Ａから走査電圧が入力され、各画素のＧのサブピクセルには走査線Ｂから走査電圧が入力され、各画素のＢのサブピクセルには走査線Ｃから走査電圧が入力され、１水平走査期間は、連続する第１期間、第２期間、および第３期間に分割され、映像線駆動回路は、第１期間にＲの映像電圧を、第２期間にＧの映像電圧を、第３期間にＢの映像電圧を各映像線に対して供給し、前記走査線駆動回路は、選択された表示ライン上の走査線Ａに対して第１期間に選択走査電圧を、走査線Ｂに対して第２期間に選択走査電圧を、走査線Ｃに対して第３期間に選択走査電圧を供給する。 （もっと読む）

【課題】従来よりも簡単な回路構成で走査回路と複数の走査線との間の配線数を低減する。
【解決手段】Ｎを２以上の整数とするとき、走査線は、ｋＮ×・・・×ｋ２個のグループにグループ分けされ、ｋｎ（１≦ｎ≦Ｎ）個のゲート配線から成る第１群から第Ｎ群のゲート配線を有し、走査線駆動回路は、ｋ１個の第１群のゲート配線に対して、各グループ内の走査線を１水平走査期間毎に選択する第１選択走査電圧を出力し、ｋ２個の第２群のゲート配線に対して、ｋ２個のグループを１単位とする２段目のグループの中の一つグループ内の走査線を、ｋ１水平走査期間毎に選択する第２選択走査電圧を出力し、ｍを３以上、Ｎ以下（３≦ｍ≦Ｎ）の整数とするとき、ｋｍ個の第ｍ群のゲート配線に対して、ｋ（ｍ−１）個の第（ｍ−１）段目のグループを１単位とするｍ段目のグループの中の一つグループ内の走査線を、（ｋ（ｍ−１）×・・・×ｋ１）水平走査期間毎に選択する第ｍ選択走査電圧を出力する。 （もっと読む）

【課題】電源がオフ状態であっても所定の文字や絵、模様等を視認できるようにした液晶
表示装置を提供すること。
【解決手段】本発明の液晶表示装置１Ａは、液晶を挟持して対向配置された一対の基板を
備え、前記一対の基板のそれぞれに光反射領域１５及び光透過領域１６を有するサブ画素
１０Ａが複数形成された表示領域を有していると共に、バックライトを備えた液晶表示装
置１Ａにおいて、前記複数のサブ画素１０Ａのそれぞれの前記光反射領域１５及び光透過
領域１６は互いに独立して駆動され、電源オフ時に特定画像を継続して表示させる際に、
前記光反射領域１５を一旦直流駆動して前記特定画像を表示した後に電源オフ状態とする
ことを特徴とする。 （もっと読む）

【課題】ホールド型の表示において黒色画像の挿入期間を長くすることにより、動画ぼや
け感を抑える。
【解決手段】１フレームの期間のうち時間的に前方寄りの期間Ｈbにおいて１〜３２０行
目の走査線を所定の順番で本選択する。１行目を本選択するときに１行目の画素に対応す
るデータ信号を、データ線を介して供給し、データ信号の電圧に共通電極の電圧を加算し
た電圧を書き込んで黒潜像表示とさせる。このとき、２〜３２０行目も同時に選択して黒
潜像表示とさせる。１フレームの期間のうち時間的に後方寄りの第２期間において共通電
極および容量線の電圧を変化させ、階調に応じた電圧とさせて、これにより実像表示とさ
せる。 （もっと読む）

【課題】併用型の表示装置において、反射部と透過部とで共に最適な駆動条件を設定可能にする。
【解決手段】走査回路は、行状の走査線を順次走査して、一本の走査線に対して共通に接続した二行分の画素を同時に選択する。信号回路は、画素アレイ部の一列に属し且つ同時に選択された一対の画素ＰＩＸ１，２に対して当該列に割り当てられた一対の信号線１，２から夫々信号を書込んで表示を行う。同時に選択される一対の画素ＰＩＸ１，２は、一方が外光を反射して表示を行う反射画素で、他方が照明光を透過して表示を行う透明画素である。信号回路は、一対の信号線１，２を介して一対の反射画素及び透明画素に夫々信号を書込み、以って反射モードの表示と透過モードの表示を同じ画素アレイ部で行う。 （もっと読む）

【課題】表示モジュールを駆動する際に用いられる信号を効率的に表示モジュールに供給する。
【解決手段】表示モジュールを駆動するための駆動装置は、表示モジュールの駆動タイミングを規定する駆動タイミング信号を取得するタイミング信号取得部と、駆動タイミング信号の波形を特定可能な識別信号を生成する識別信号生成部と、映像信号における有効な信号部分以外の部分に識別信号を付加する信号合成部と、識別信号が付加された映像信号を取得し、識別信号に基づき駆動タイミング信号を再生し、再生された駆動タイミング信号と映像信号とを表示モジュールに供給する信号再生部とを備える。 （もっと読む）

【課題】光源の駆動周波数を変化させることなく、スクロールノイズの発生を抑えること
。
【解決手段】本発明の電気光学装置は、複数の画素を有し、交流駆動する光源に光が照射
される表示パネルと、供給される表示データを蓄積し、当該表示データが読み出されるメ
モリと、前記メモリから読み出された表示データが供給され、一の走査における期間が、
当該表示データに応じて前記複数の画素を駆動する走査期間、および当該走査期間後から
次の走査が開始されるまでの帰線期間によって構成されるように、前記表示パネルを走査
して駆動する駆動回路と、前記駆動回路による駆動に係る走査期間を一定としつつ、１ま
たは複数の走査毎に帰線期間を所定時間範囲内で変更するように、前記駆動回路を制御す
るとともに、当該制御と同期して前記メモリに蓄積された表示データを読み出して前記駆
動回路に供給する制御回路とを具備することを特徴とする。 （もっと読む）

【課題】 小型携帯機器に用いられる液晶表示装置にして、画素電極に映像信号線を供給する駆動回路の負担を小さくし、表示品質の良好な液晶表示装置を提供する。
【解決手段】 液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、画素部に昇圧回路を設ける。昇圧回路は画素電極と昇圧容量の一方の電極に映像信号を書き込んだ後、画素電極をフローティング状態とする。その後、昇圧容量の他方の電極に映像信号を印加して画素電極の電圧を昇圧または降圧する。 （もっと読む）

【課題】ＥＭＩを減らすことができるタイミングコントローラ、これを含む液晶表示装置及び液晶表示装置の駆動方法を提供する。
【解決手段】液晶表示装置は、第１クロック信号に同期した映像信号の入力を受け、第１クロック信号の周波数より低い周波数の第２クロック信号に同期して代表映像信号を出力する第１タイミングコントローラと、代表映像信号に対応する光データ信号を出力する第２タイミングコントローラと、光データ信号に応答して発光ブロックの輝度を制御するバックライトドライバと、を備える。 （もっと読む）

【課題】簡易な構成でインバータ回路の動作を高速化する。
【解決手段】インバータ回路Ｑは、電源線Ｌ1と電源線Ｌ2との間に直列に接続されたＰチャネル型のトランジスタＴR1とＮチャネル型のトランジスタＴR2とを含む。トランジスタＴR1およびトランジスタＴR2の各々のバックゲートＢには共通の閾値制御信号ＳAが供給される。閾値制御信号ＳAは、インバータ回路Ｑに対する入力信号ＳINがハイレベルから立下がり始める時点からインバータ回路Ｑの出力信号ＳOUTがハイレベルに到達する時点までの期間ＴAを含んでローレベルを維持し、入力信号ＳINがローレベルから立上がり始める時点から出力信号ＳOUTがローレベルに到達する時点までの期間ＴBを含んでハイレベルを維持する。 （もっと読む）

【課題】イントラパネル液晶ディスプレイ（ＬＣＤ）に適応され、クロック及びデータの両方を伝送する高伝送速度インターフェースを提供する。
【解決手段】高伝送速度インターフェースは、データストリームを受信し、データストリームからクロック情報を抽出するためにデータストリームにおける特定データ形式を検出するよう適応されるクロック検出回路と、クロック検出回路に結合され、クロック情報に応じてデータストリームをサンプリングし、サンプリング結果に応じて画像データを抽出するよう適応されるデータ抽出回路を含む。 （もっと読む）

【課題】電源がオフされた後、画素形成部のスイッチング素子を全てオンすることができる簡単な構成の回路を備えたアクティブマトリクス型表示装置を提供する。
【解決手段】本表示装置の第２の電位供給回路１２０に含まれるオフ検出回路１２２は、遅延回路として機能する抵抗素子１２および容量素子１３からなり、オフされた電源回路２００から与えられるゲートオン電位ＶＧＨとその遅延信号電位Ｖａとの差分電圧をスイッチ回路１２１を構成するＦＥＴ１１のゲート端子・ソース端子間に印加する。この電位差が所定の閾値を超えるとＦＥＴ１１はオンされ、上記電位Ｖａが走査信号線に与えられる。このように３つの素子からなる簡単な回路により、上記電位Ｖａを画素形成部のスイッチング素子に与えることにより全てオンすることができる。 （もっと読む）

【課題】静止画像にテロップ領域を含む映像の画質を向上させる液晶表示装置を提供する。
【解決手段】液晶表示装置は、映像入力部１１に入力された映像信号を映像信号処理部１２で映像データに変換する。テロップ取得部１３は、映像データに含まれるテロップ領域を取得し、静止画像判定部１４は、テロップ領域以外の映像が静止画像であるか否かを判定する。静止画像と判定された場合、ＣＰＵ１７は液晶駆動部１６に静止画像の表示に設定されるインパルス率よりも小さいインパルス率をテロップ映像に設定するように、液晶表示パネル２１１の各画素に黒表示データを書込ませると共に、バックライト駆動部２２に、バックライトユニット２１２を構成する複数のバックライトのうち、テロップ領域に対応するバックライトに限って黒表示データの書込みによる輝度の低下を補償するように光量を増大させる。 （もっと読む）

【課題】液晶素子に印加される電圧を異ならせて視野角特性を改善する。
【解決手段】 本発明の一は、一画素に三以上の液晶素子を有し、該液晶素子の各々に印加される電圧値が異なる液晶表示装置である。各液晶素子に印加される電圧を異ならせるには、加えた電圧を分圧する素子を配置することにより行う。印加される電圧を異ならせるためには、容量素子、抵抗素子、又はトランジスタ等を用いる。 （もっと読む）

【課題】画素の充電電荷量を一定に保持してそれぞれの画素が充電電荷量の不均衡によって発生する残像現象と残留電圧発生を防止することができる液晶表示装置を提供する。
【解決手段】縦方向に配列された複数のデータ線と、前記データ線と交差するように横方向に配列された複数のゲート線と、前記データ線とは交差して、前記ゲート線とは平行に配列された複数の共通電圧線と、を含んだ液晶表示装置１００であって、複数のゲート線の奇数番目のゲート線は第１方向に延長され、複数のゲート線の偶数番目のゲート線は第１方向に対向する第２方向に延長され、複数の共通電圧線の奇数番目の共通電圧線は第２方向に延長され、複数の共通電圧線の偶数番目の共通電圧線は第１方向に延長される。 （もっと読む）

【課題】走査信号線に寄生的に存在する寄生容量に起因して画素電位に生じるレベルシフトを表示面内で略均一にする。
【解決手段】走査信号線駆動回路に、ハイレベルから電圧レベルが傾斜するように低下する傾斜期間Ｔｓｌｏｐｅを有する波形の出力信号ＶＤ１ａを入力する。出力信号ＶＤ１ａは、ハイレベルの期間と傾斜期間Ｔｓｌｏｐｅとの和を、１走査期間に等しいＳｔｃ信号の周期とする信号である。走査信号線駆動回路は、各走査信号線に、上記傾斜期間Ｔｓｌｏｐｅを用いて傾斜量Ｖｓｌｏｐｅを立ち下がり傾斜とするＶＧ（ｊ）の波形を生成して出力する。 （もっと読む）

【課題】ゲートターンオン信号のディレイを補償して動作不良を防止することのできる表示装置及びこの駆動方法を提供する。
【解決手段】複数の画素に接続された複数のゲート線を含む表示パネル１００と、駆動クロック信号に基づいて、前記複数のゲート線に順次にゲートターンオン信号を供給するゲート駆動部２００と、内部クロック信号とディレイ制御信号に基づいて、前記駆動クロック信号を生成するゲートクロック生成部４００と、前記内部クロック信号と前記ゲートターンオン信号に基づいて、前記ディレイ制御信号を生成する信号検出部７００と、を備えることを特徴とする表示装置。このように、信号検出部を介してゲート線に与えられたゲートターンオン信号の遅延の有無を検出し、その検出結果に基づいて、クロック信号のロジックハイ区間のパルス幅を調節することにより、ゲートターンオン信号の遅延を補償することが可能になる。 （もっと読む）

【課題】フリッカによる画質劣化を生じさせることなく黒表示比率を効率よく変化させる。
【解決手段】本発明の一態様としての画像表示方法は、入力画像の１フレーム期間において表示期間と非表示期間とを切り替える画像表示方法であって、入力画像を入力し、今回表示すべきフレームについて目標とすべき非表示期間の長さを算出し、複数のフレームから明るさの変化幅を算出し、前記明るさの変化幅に基づいて前記非表示期間の長さの許容可能な最大変化幅を算出し、前回表示されたフレームの非表示期間の長さから前記最大変化幅を超えないように前記目標とすべき非表示期間の長さに最も近い非表示期間の長さを算出し、前記非表示期間の長さの変動による表示輝度の変動を抑制するための変動抑制情報を算出し、前記表示期間において前記変動抑制情報と前記今回表示すべきフレームとに基づいて画像表示を行い、前記非表示期間において前記画像表示を停止する、ことを特徴とする。 （もっと読む）

【課題】パーシャル表示エリアに、市松模様のような表示パターンを表示すると、その表示パターンの周波数成分が高いので、信号線を駆動する電力が大きくなる。
【解決手段】（ａ）パーシャル表示を行わない通常表示エリアではフレーム反転を行い、(ｂ)市松模様のような表示パターンをパーシャル表示する表示エリアではライン反転させ、（ｃ）白ベタのような周波数成分の低い表示パターンをパーシャル表示する表示エリアではライン反転させずフレーム反転を行う。 （もっと読む）

【課題】高速動作が可能なシフトレジスタ回路を提供する。
【解決手段】シフトレジスタ回路は、クロック信号ＣＬＫを第１出力端子ＯＵＴに供給するトランジスタＱ１、第１出力端子ＯＵＴを放電するトランジスタＱ２、上記クロック信号ＣＬＫを第２出力端子ＯＵＴＤに供給するトランジスタＱＤ１、第２出力端子ＯＵＴＤを放電するトランジスタＱＤ２とを備える。トランジスタＱ１，ＱＤ１のゲートは共にノードＮ１に接続し、トランジスタＱ２，ＱＤ２のゲートは共にノードＮ２に接続する。ノードＮ１の充電は当該ノードＮ１と第１入力端子ＩＮとの間に接続し、ゲートが第２入力端子ＩＮＤに接続したトランジスタＱ３により行われる。 （もっと読む）