【課題】受信したデータをキャッシュメモリに書き込んで処理を行う場合に、大量のデータを受信する状況であっても、処理性能が低下することを抑制できるキャッシュ制御方法を提供する。
【解決手段】領域設定手段８１は、予め定められた量の受信データを書き込み可能な領域である書き込み領域をキャッシュメモリに設定する。領域削除手段８２は、書き込み領域に書き込まれた一部または全部の受信データに対する処理ごとに、その処理の対象になった受信データが書き込まれた領域を削除する。また、領域設定手段８１は、受信データに対する処理ごとに、予め定められた量の受信データを受信した後に受信する受信データを書き込む位置に、受信データを書き込み可能な領域として、削除された領域に相当する量の領域を新たに設定する。 （もっと読む）

【課題】プリフェッチバッファのプリフェッチサイズを動的に切り替える。
【解決手段】モード切替レジスタ２５０はプリフェッチバッファ２１０におけるプリフェッチサイズのモード切替えをプロセッサから指示する。モード切替指示検出部２２５はプリフェッチバッファ２１０におけるプリフェッチサイズのモードを切り替える指示を検出する。転送状態監視部２４２はデータ転送処理部２４１におけるデータ転送処理が実行中か否かの状態を監視する。モード切替部２２７は、モード切替指示が検出された際にデータ転送処理が実行中でなければ、すみやかにプリフェッチバッファ２１０におけるプリフェッチサイズの切替を実行する。一方、モード切替指示が検出された際にデータ転送処理が実行中である場合には、モード切替部２２７はデータ転送処理の終了を待ってプリフェッチサイズの切替を実行する。 （もっと読む）

【課題】ディスクアレイ装置に接続されるハードディスクのエラー処理が影響して，データ読出し／書き込みの応答時間が遅延することを抑止することである。
【解決手段】冗長化された記録デバイスが接続される状態において，ディスクアレイ装置から記録デバイスに対するコマンド発行時にホストコンピュータ応答用の記録デバイス処理時間を監視する事により，所定の時間を経過した場合に記録デバイスからの応答が無くてもホストコンピュータへ正常応答する事により，短時間での応答時間を実現する。 （もっと読む）

【課題】 管理情報を半導体記録メディアに記録する場合であっても、長期の運用に耐えることが可能なビデオサーバと、このビデオサーバで用いられる管理情報キャッシュ方法及び管理情報キャッシュプログラムとを提供する。
【解決手段】 素材データを符号化データに変換する符号化部と、前記符号化データを記録する記録部と、前記符号化部及び前記記録部を制御すると共に、前記素材データの管理情報を管理する制御部とを具備するビデオサーバにおいて、前記制御部は、メモリ、ＣＰＵ、キャッシュメモリ及び接続インタフェースを備える。ＣＰＵは、メモリに記録される操作履歴に基づいて、前記管理情報が変更される可能性が高いか否かを判断し、高いと判断した場合、キャッシュメモリに管理情報を一時的に記録し、低いと判断した場合、管理情報を接続インタフェースに接続される半導体記録メディアに書き込む。 （もっと読む）

【課題】取り外されたキャッシュ装置を再度取り付けた場合に、キャッシュ装置内のキャッシュデータを有効に用いること。
【解決手段】情報処理装置は、メモリと、取り外し要求検出手段と、設定手段と、無効化手段とを具備する。メモリには、キャッシュ装置に格納されているキャッシュデータを管理するための情報が記述されているキャッシュ管理情報が格納される。取り外し要求検出手段は、キャッシュ装置の取り外し要求を検出する。設定手段は、取り外し要求が検出された場合に、キャッシュとしてのキャッシュ装置の使用を中断するキャッシュ無しモードに設定する。無効化手段は、キャッシュ無しモードにおいて記憶装置に第１データを書き込む場合、キャッシュ管理情報内の第１データに対応する第１キャッシュデータに係わる情報を無効化する。 （もっと読む）

【課題】２個のプロセッサに、より高速に連携した処理を行わせることが可能な共有キャッシュメモリ装置を提供する。
【解決手段】共有キャッシュメモリ装置を、第１プロセッサが生成して第２プロセッサが利用するデータを記憶するための幾つかの監視対象記憶領域をデータメモリ部３３に確保する機能、管理対象記憶領域毎に第１プロセッサによるデータの書き込みが行われたか否かを管理する機能、データの書き込みが完了していない監視対象記憶領域上のデータを要求するリード要求を受信したときに、その監視対象記憶領域へのデータの書き込みが第１プロセッサにより行われるのを待機してから、当該リード要求に応答する機能を有する装置として構成しておく。 （もっと読む）

【課題】簡単な構成で各プロセッサが特定のデータを排他的に処理できるキャッシュ装置、及び情報処理装置を提供することを課題とする。
【解決手段】プロセッサＰ１，Ｐ２に個別に対応する複数のキャッシュメモリＣ１，Ｃ２と、各キャッシュメモリＣ１，Ｃ２間でデータを転送するデータ転送部Ｔと、を備え、データ転送部Ｔは、第１のプロセッサＰ１が処理し更に第２のプロセッサＰ２が処理を加えるデータであって下位の記憶階層４の特定アドレスにある特定データを第１のプロセッサＰ１が処理した後、処理された特定データを第２のプロセッサＰ２に対応するキャッシュメモリＣ２へ転送し、第２のプロセッサＰ２に対応するキャッシュメモリＣ２は、データ転送部Ｔから特定データが転送されるまでは第２のプロセッサＰ２による特定アドレスのデータへのアクセスを保留し、データ転送部Ｔから特定データが転送された後アクセスを再開する。 （もっと読む）

【課題】性能の劣化を抑制するとともに、消費電力の増加を抑制することができるキャッシュメモリ装置を提供する。
【解決手段】複数のプログラムを切り替えながら実行するプロセッサ部２００に接続されるキャッシュメモリ装置１００であって、タグ格納部及びデータ格納部を含む複数のウェイを備えるセットアソシアティブ方式のキャッシュメモリ１１０と、複数のウェイのうちのヒットするウェイを予測するウェイ予測部１２０と、クロック制御部１１３とを備え、クロック制御部１１３は、第１メモリアクセス命令がプロセッサ部２００で解読された場合に、ウェイ予測部１２０によって予測されたウェイのデータ格納部のみにクロックを供給し、第２メモリアクセス命令がプロセッサ部２００で解読された場合に、ウェイ予測部１２０による予測結果に関わらず、予め定められたデータ格納部にクロックを供給する。 （もっと読む）

【課題】キャッシュコントローラ内のキャッシュデータを破棄する際、プロセッサによる処理の負荷を軽減することができるキャッシュコントローラを提供する。
【解決手段】マスタからのアクセスが無効化範囲設定部１２１の条件に合致すると判定された場合、キャッシュコントローラ１１０は、無効化判定回路１２０及びタグメモリ改変部１２２により、タグメモリ１１１内の該当するアドレスのＶＡＬＩＤフラグ１１３を強制的にリセットする。これにより、ＶＡＬＩＤフラグがリセットされた、該当するアドレスのキャッシュデータはメモリ１０４に書き戻されることなく破棄される。そして、マスタによってアクセスされるデータが該当するアドレスに従って上書きされる。 （もっと読む）

【課題】メモリ管理アルゴリズムに基づいてエントリデータの並べ替えを行う場合でも少ないメモリ消費量で動作し、処理速度の低下を抑制できるデータ記憶装置を提供する。
【解決手段】データ記憶装置１１は、エントリデータを保持する複数のデータ記憶領域を有するエントリ保持回路１２を備える。各データ記憶領域は、エントリデータを有効にする有効値またはエントリデータを無効にする無効値を持つ有効フラグを格納する有効フラグ領域と、実体データを格納するデータ領域とを有する。エントリ制御回路１３は、エントリデータの書き込みが実行されない間に、空き領域の順位よりも上位のデータ記憶領域に保持されているエントリデータを下位のデータ記憶領域にシフトさせ、最上位のデータ記憶領域に無効値を持つ有効フラグを書き込む。 （もっと読む）

【課題】各制御装置から各カードにアクセスできるアドレス空間領域の大きさを制御装置の数に依存せずに維持したまま、競合を回避する制御手順を省略し、カード制御にかかる時間を短縮することができるバス変換回路を実現する。
【解決手段】複数の制御装置が接続される第１のバスとこの第１のバスとは異なる種類の第２のバスとの間に配置され、第１のバスを介して入力された制御装置からのパケットに含まれる第１のアドレスを第２のバスの第２のアドレスに変換するバス変換回路において、制御装置毎に第２のバスのベースアドレスを記憶し、パケットに含まれる制御装置を特定する固有値に応じて、制御装置に対応したベースアドレスを用いて第１のアドレスを第２のバスの第２のアドレスに変換する。 （もっと読む）

【課題】フラッシュメモリのリード回数を減らし、フラッシュメモリの寿命を延ばす。
【解決手段】第1のメモリデバイスと、前記第１のメモリデバイスの誤り発生率より誤り発生率が小さく、かつ前記第1のメモリデバイスのデータがコピーされる第２のメモリデバイスと、前記第1のメモリデバイスからコピーした第２のメモリデバイス上のデータが削除された回数を第1のメモリデバイス上のデータ毎にカウントする削除回数計数部を備えた構成を有し、前記第1のメモリデバイスからデータがコピーされた第２のメモリデバイス上のデータを削除する際に前記削除回数計数部で計数された削除回数が小さいデータを削除することができ、第1のメモリデバイスのリード回数を減らすことが可能となり、ビット化けが起こる可能性が低くなると共に、リフレッシュ動作による書き換え回数が減ることで第1のメモリデバイスの寿命を延ばす。 （もっと読む）

【課題】割り込みイベント処理シーケンス、分岐イベント処理シーケンス、メモリ参照イベント処理シーケンスを高速に処理する。
【解決手段】第２記憶部（１０４）、ＣＰＵコア（１０３）、専有バス（１０５）を設ける。ＣＰＵコアは、例外又は割り込みのイベントが発生された場合、上記専有バスを介して上記第２記憶部にアクセスし、例外又は割り込みのイベントに対応する例外又は割り込みの処理ルーチンの先頭アドレス情報を取得する。またＣＰＵコアは、分岐命令等による分岐イベントが発生された場合、上記専有バスを介して上記第２記憶部にアクセスし、分岐のイベントに対応した分岐先アドレスと当該分岐先の命令列等を取得する。さらにＣＰＵコアは、オペランド参照命令によるメモリ参照イベントが発生した場合、上記専有バスを介して上記第２記憶部にアクセスし、メモリ参照のイベントに対応したメモリ参照先アドレスと当該参照先データ列等を取得する。 （もっと読む）

【課題】データを効率的に冗長化し、システムの安定化を図ることが可能な情報処理装置、メモリ管理方法、およびメモリ管理プログラムを提供する。
【解決手段】情報処理装置は、データを記憶するための記憶装置を用いる。情報処理装置は、記憶装置よりも高速にアクセス可能であり、複数の記憶領域を論理的に設けることが可能なメモリ１０２と、メモリ１０２を管理するためのメモリ管理部１５１とを備える。メモリ管理部１５１は、複数の記憶領域の中で使用状態が遷移する対象記憶領域が、記憶装置に対象記憶領域のデータのコピーが格納される第１の使用状態へ遷移するか記憶装置に対象記憶領域のデータのコピーが格納されない第２の使用状態へ遷移するかに基づいて、対象記憶領域に他の記憶領域を冗長記憶領域として割り当てて対象記憶領域のデータのコピーを格納するか否かを決定する。 （もっと読む）

【課題】プロセッサ間ネットワークの特定のルータに負荷が集中することを軽減したマルチコアシステムを提供する。
【解決手段】プロセッサ間ネットワーク１１は、各プロセッサエレメントＰＥ０〜ＰＥ９から発せられたアクセス及び各プロセッサエレメントＰＥ０〜ＰＥ９宛のデータを中継する複数のルータＲ００〜Ｒ２３と、各プロセッサエレメントＰＥ０〜ＰＥ９からのリードアクセスに応じて、アクセス対象のデータを要求元のプロセッサエレメント宛に送信する共有キャッシュメモリ１２と、を備え、各ルータＲ００〜Ｒ２３は、他のルータ又はプロセッサエレメントへ転送したデータを保持するルータ内キャッシュ機構Ｃ００〜Ｃ２３と、リードアクセスが転送されてきた際にアクセス対象のデータをルータ内キャッシュ機構Ｃ００〜Ｃ２３に保持している場合には、当該データを読み出して要求元のプロセッサエレメント宛に送信する手段と、を備える。 （もっと読む）

【課題】 本発明は、複数のデータ・エレメントの収集及び分散に関する。
【解決手段】 第１の態様によると、効率的なデータ転送処理は、単一の命令が複数のデータ・エレメントに対する第１の記憶域と第２の記憶域との間の転送処理を指定し、プロセッサ装置によりデコードする段階、前記プロセッサ内の演算実行部による実行のために単一の命令を発行する段階、単一の命令の実行中に例外の発生を検出する段階、及び該例外に応答して、該例外を分配する前に、未解決のトラップ又は割り込みを例外ハンドラに分配する段階、により達成されうる。 （もっと読む）

【課題】無駄なデータコピーを最小限にし、また物理メモリの使用量も削減する事を目的とする。
【解決手段】デマンドページング処理をする情報処理装置が、ユーザプログラムにより要求されたデータのサイズの領域をユーザ空間に確保する手段と、前記ユーザプログラムにより要求されたデータがカーネル空間に割り付けられた物理メモリに読み込まれると、読み込まれたサイズを前記ユーザプログラムに返却する手段と、前記データが読み込まれた後に、前記ユーザプログラムによる前記データに対するページフォルトが検出されると、前記物理メモリを前記ユーザ空間の前記領域に割り付ける手段と、有することによって課題を解決する。 （もっと読む）

【課題】シンクライアント端末装置において、システム更新データを二次記憶装置に書込む前のデータを退避させ、リアルタイムに該更新データを二次記憶装置に反映する方法を提供する。
【解決手段】二次記憶装置に対する要求が書込み要求であった場合に、ファイルアクセス制御手段が、当該要求を行ったアプリケーションについて、前記二次記憶装置へのデータ書込みが許可されているか否かを判断し、第一の書込み制御手段が、前記書込みデータをリダイレクトしてキャッシュメモリに格納し、第二の書込み制御手段が、前記ファイルアクセス制御手段が前記二次記憶装置への書込みが許可されていると判断した場合、書込み要求が対象とする前記二次記憶装置内の領域のデータを前記キャッシュメモリに格納するように、前記第一の書込み制御手段に対して通知し、前記第一の書込み制御手段が、前記二次記憶装置からデータを読み込んで前記キャッシュメモリに格納する。 （もっと読む）

【課題】トランザクショナル実行によるロックのない同期を利用して複数のプロセッサ間での共有メモリアクセスをハンドリングする。
【解決手段】ソフトウェアで境界設定されたトランザクションが投機的に実行される。実行中、共有メモリからロードされたアドレス及び共有メモリに書き込まれるアドレスに対する無効リモートアクセス／要求が、トランザクションバッファによって追跡される（６０５）。無効化アクセスに遭遇した場合、トランザクションは再実行される（６１０）。トランザクションを所定の回数だけ再実行した後（６１５）、トランザクションは、ロック／セマフォで非投機的に再実行することができる（６２０）。 （もっと読む）