【課題】ネットワーク透過な単一レベル記憶を実現すること。
【解決手段】本発明の一つの実施形態によれば、情報処理装置は、第１メモリと、第２メモリと、仮想アドレス空間の少なくとも一部の仮想アドレスと前記第１メモリの物理アドレスとの対応関係を管理する変換情報を参照して、前記第１メモリにアクセスする制御部と、を備える。前記仮想アドレス空間には、他の情報処理装置に格納されたデータも割り当てられる。前記制御部は、アクセス対象データが前記他の情報処理装置に格納され手いる状態でページフォールトが発生した場合、前記他の情報処理装置に格納された前記アクセス対象データを前記第１メモリに格納するとともに、前記アクセス対象データに対応する仮想アドレスと前記第１メモリの物理アドレスの対応関係を前記変換情報に登録する。 （もっと読む）

【課題】ページテーブル検索での不要なメモリアクセスの発生を抑制することができるアドレス変換装置を提供する。
【解決手段】仮想アドレスと物理アドレスの組をページサイズ毎に保持しアドレス変換を行うアドレス変換バッファ（ＴＬＢ）と、ページテーブルから読み出された新たな仮想アドレスと物理アドレスとの組がＴＬＢに登録された場合、ＴＬＢから追い出された仮想アドレスとそれに対応するページサイズとの組を保持する記憶部と、ベースアドレスをページサイズ毎に保持するベースレジスタと、メモリアクセス要求に含まれる変換対象の仮想アドレスに基づきＴＬＢを検索し、検索ミスが発生した場合、記憶部及びベースレジスタが保持する情報から生成したポインタアドレスに基づいて主記憶を検索し変換対象の仮想アドレスを物理アドレスに変換するようにして、不要なメモリアクセスの発生を抑制する。 （もっと読む）

【課題】コア同士がキャッシュメモリを用いて通信を行っている場合に、コア間の通信速度の低下を防ぐこと。
【解決手段】排他制御装置は、プロセスによってコア間の通信に用いられるメインメモリの論理アドレスを物理ページ番号に変換し、プロセスと物理ページ番号とを対応付けてキャッシュ禁止テーブルに格納するキャッシュ禁止領域指定部と、物理ページ番号に対応するキャッシュラインを計算し、キャッシュラインを使用する物理ブロック番号をキャッシュ禁止テーブルに格納するキャッシュライン計算部と、キャッシュ禁止テーブルに格納された物理ページ番号が、キャッシュ禁止テーブルにおいて物理ページ番号に対応付けられたプロセス以外のプロセスに対するプロセス管理情報のページテーブルエントリに存在する場合には、キャッシュを禁止するためのフラグを当該エントリに設定するキャッシュ禁止部を有する。 （もっと読む）

【課題】複数のメモリ共有デバイス間の効率的なキャッシュコヒーレンスのための、システム、方法、およびデバイスを提供する。
【解決手段】ブロック追跡エントリ（ＢＴＥ）のテーブル５６は、メモリ１４のブロックの１つ以上のキャッシュラインのグループが、別のメモリ共有デバイス１２Ａおよび１２Ｂによって潜在的に使用されている可能性があるかどうかを示すことができる。メモリ共有デバイス１２は、それぞれがいくつかのキャッシュステータスエントリを有するＢＴＥのテーブル５６を利用することができる。キャッシュステータスエントリが、１つまたは複数のキャッシュラインのグループのいずれも、別のメモリ共有デバイス１２によって到底使用されている可能性がないことを示すとき、キャッシュコヒーレンスを危うくすることなく、そのグループのあらゆるキャッシュラインのためのスヌープ要求を抑制することができる。 （もっと読む）

【課題】多段パイプラインを有するプロセッサにおけるＴＬＢミス時の非効率を改善する方法を提供する。
【解決手段】ＴＬＢミス信号に応じて、ＴＬＢコントローラはメモリあるいは高いレベルのＴＬＢのいずれかからアドレス変換情報を要求するＴＬＢ再ロードを開始し、その情報をＴＬＢの中に配置する。プロセッサはミスしている仮想アドレスを有するインストラクションをフラッシュし、そしてインストラクションをリフェッチし、結果的にインストラクションを再挿入する。ＴＬＢ再ロードの開始およびインストラクションのフラッシュ/リフェッチは、直ちにパイプラインをストールすることなしに、実質的に平行して行われる。リフェッチされたインストラクションはＴＬＢ再ロードが完了するまでＴＬＢアクセスポイント上部のパイプラインのポイントに保持され、リフェッチされたインストラクションが次のアクセスに際してＴＬＢ内に「ヒット」を発生する。 （もっと読む）

【課題】ＴＬＢにおける照合を高速化するとともに消費電力の増加を抑制する。
【解決手段】複数のページにデータを記憶するように構成されたメモリ１３０と、ＴＬＢ１１０と、複数のキャッシュラインを含むメモリキャッシュ１２５とを含むことができる。メモリの各ページは複数のメモリのラインを有することができる。メモリキャッシュは、仮想アドレスがキャッシュに与えられると、適合キャッシュラインが複数のキャッシュラインから同定できるように構成されることができ、ここで、適合キャッシュラインは、仮想アドレスに適合する適合アドレスを有する。メモリキャッシュは、適合アドレスに配置されたページの１つまたは複数のページ属性を、ＴＬＢからではなく、メモリキャッシュから検索できるように構成されることができ、これは、キャッシュラインに記憶されたラインデータのページ属性を、キャッシュラインの夫々に更に記憶することによって行われる。 （もっと読む）

【課題】書換え回数の制限のある不揮発性メモリに対するアクセスにおいてアプリケーションからは書込み制限を回避することが可能な仮想メモリシステム、仮想メモリの制御方法、およびプログラムを提供する。
【解決手段】仮想メモリシステム１０は、ランダムアクセス可能で、書換え回数に上限があり、物理アドレス空間へのアクセスが仮想アドレスを介して行われる不揮発性メモリ４０と、不揮発性メモリ４０の物理アドレス空間をページ単位で管理し、物理アドレス空間と仮想アドレス空間をマッピングし、アクセスのあった仮想アドレスを物理アドレスに変換する機能を含む仮想メモリ制御部２０と、を有し、仮想メモリ制御部２０は、書換えが発生する仮想ページに割り当てる物理メモリ容量を拡張する機能を含む。 （もっと読む）

【課題】ページ属性サポートのある仮想アドレスから物理アドレスへの変換のためのシステム、方法及び装置を提供する。
【解決手段】仮想メモリ・ポインタをあるメモリ位置についての物理的なメモリ・アドレスに変換する命令を受領する段階５０２と、仮想メモリ・ポインタをページ・テーブル情報に基づいて物理的なメモリ・アドレスに変換する段階５０４と、物理的なメモリ・アドレスおよび一つまたは複数のページ属性を返す段階５０６を含む。 （もっと読む）

【課題】物理的アドレス空間が連続する連続的マッピング領域に対する場合に、一度でメモリを割り当てることにより、ＣＰＵからメインメモリへのアクセス回数を低減できるメモリシステムを提供する。
【解決手段】仮想アドレスを入力されて、仮想アドレスとマッチングするＴＬＢエントリーをＴＬＢ中から検索するアドレス変換ユニットと、アドレス変換ユニットと連結され、仮想アドレスとマッチングするＴＬＢエントリーがない場合、仮想アドレスに対応する物理的アドレスが連続的マッピング領域にあるか否かを判断するページテーブルワークユニットと、を含む。 （もっと読む）

【課題】 本発明は、上記問題点を解決するバーチャルシステムについてのプロセッサ、方法及びシステムを提供する。
【解決手段】
上記課題を解決するため、本発明は、バーチャルシステムを有するプロセッサであって、前記バーチャルシステムは、当該プロセッサが動作可能なホストマシーン上で実行可能なバーチャルマシーン上で実行可能なゲストソフトウェアによるゲスト物理的メモリの参照を前記ホストマシーンのホスト物理的メモリの参照にマップする拡張ページングテーブルを有するメモリバーチャル化サポートシステムを有することを特徴とするプロセッサを提供する。 （もっと読む）

【課題】ＴＬＢのフラッシュを削減させること。
【解決手段】一つの仮想アドレス空間に対して、特権レベルの異なる動作モードごとに生成された各ページテーブルのアドレスをＯＳより受け付け、該アドレスを該ＯＳに関連付けて記憶手段に記録する手順と、ＯＳの動作モードの切り替えに応じ、第一のアクセス権が相対的に小さい動作モードに応じた第一のアクセス権以下の値を示す第二のアクセス権をＭＭＵに設定する手順と、第二のアクセス権を超えるメモリアクセスに応じ、現在の動作モードに対応したアドレスをＭＭＵに設定し、ＴＬＢのフラッシュをＭＭＵに実行させ、該アドレスに係るページテーブルに設定された第一のアクセス権を有効とさせる値を示す第二のアクセス権をＭＭＵに設定する手順とを情報処理装置に実行させる。 （もっと読む）

【課題】仮想マシンにおける効率的なアドレス変換が可能な手法を提供する。
【解決手段】プロセッサ３１８は、仮想化に基づくシステムのゲストの物理アドレス（ゲスト物理アドレス）から仮想化に基づくシステムのホストの物理アドレス（ホスト物理アドレス）までの翻訳ルックアサイドバッファ（ＴＬＢ）３２３に格納されたマッピングを仮想化に基づくシステムの拡張ページングテーブル（ＥＰＴ）３２８に格納された対応するマッピングを同期させる命令を実行するロジック３２２を含む。 （もっと読む）

【課題】親プロセッサアドレス変換をメディアプロセッサのアドレス変換に整合させ、複数のメディアプロセッサに別々の変換テーブル情報によって同時共有メモリアクセスを与えるための方法および装置を提供する。
【解決手段】所定メディアアプリケーションに対するページディレクトリは、メディアアプリケーションが親プロセッサおよびメディアプロセッサ上で実行されるメディアアプリケーションによって共有されるべきメモリを割り当てる場合にメディアプロセッサのページディレクトリにコピーされる。 （もっと読む）

【課題】仮想化環境にて共有メモリを用いたメモリ共有装置の作成をおこなう。
【解決手段】 共有メモリの実体である共有ページと、各共有ページのインデックス値を集めたデータである共有設定ページと、各共有設定ページのページフレーム番号とインデックス値を対応付けて記憶するグラントテーブルとを有するサーバと、グラントテーブルのインデックス値を管理するデータベースを有するホストと、前記共有ページ及び共有設定ページがマップされる共有ページ領域、及び共有設定ページ領域を有するクライアントとを有することを特徴とするメモリ共有装置。 （もっと読む）

【課題】アドレス空間のコンテクストの切り替えに関連するオーバヘッドを低減する。
【解決手段】本発明のプロセッサは、アドレス空間に対応するページディレクトリに基づくアドレスを記憶する制御レジスタ、アドレス空間識別子のフィールドを含むエントリを有する変換ルックアサイドバッファ、及び変換ルックアサイドバッファをフラッシュすることなしにアドレス空間の間で切り替えを行うため、「MOV to 制御レジスタ」命令を実行する実行ロジック、を備える。 （もっと読む）

【解決手段】
実施形態は、ページテーブルの構造及びフォーマットに依存しない改良されたトランスレーション挙動を有する入力／出力メモリ管理ユニット（ＩＯＭＭＵ）のより小さくより単純なハードウエア実装を可能にする。実施形態はまた、デバイスに依存しない構造及び実装の方法を提供し、ソフトウエアのより大きな一般性を可能にする（より少ない特定のソフトウエアバージョンは同時に開発コストを低減する）。 （もっと読む）

【課題】少ない負荷で、高速に、プログラムによるメモリへのアクセス状況を調査する。
【解決手段】仮想記憶方式に対応したオペレーティングシステムと、当該オペレーティングシステムにより所定のブロック単位で分割して管理されるメモリとを有するメモリアクセス調査装置において、実行される対象プログラムから前記メモリにアクセスがあったか否かを示すフラグ情報を、ブロック毎に保持するテーブル情報を格納するメモリ情報格納手段と、前記テーブル情報におけるフラグ情報を、所定のブロック毎に参照することにより、前記メモリへのアクセス状況を表す情報を取得し、当該情報を記憶手段に格納するメモリアクセス調査手段とを備える。 （もっと読む）

【課題】無駄なデータコピーを最小限にし、また物理メモリの使用量も削減する事を目的とする。
【解決手段】デマンドページング処理をする情報処理装置が、ユーザプログラムにより要求されたデータのサイズの領域をユーザ空間に確保する手段と、前記ユーザプログラムにより要求されたデータがカーネル空間に割り付けられた物理メモリに読み込まれると、読み込まれたサイズを前記ユーザプログラムに返却する手段と、前記データが読み込まれた後に、前記ユーザプログラムによる前記データに対するページフォルトが検出されると、前記物理メモリを前記ユーザ空間の前記領域に割り付ける手段と、有することによって課題を解決する。 （もっと読む）