データ処理システム(10)及び動作方法はキャッシュ(26)に結合されたプロセッサ(30)を使用する。キャッシュ制御回路(38)は、キャッシュに結合され、誤り検出を行う。ユーザプログラマブルエラー処理制御レジスタ(48)は、キャッシュエラーが検出された際に行われるエラー処理のタイプを選択するための制御値を保存している。第1の値の制御値は、プロセッサにとって透明な(トランスペアレントな)キャッシュエラーの処理を可能にし、第2の値の制御値は、プロセッサにとって可視的である例外処理を可能にする。誤り訂正やキャッシュラインの無効化等を含む検出されたエラーに対する様々な代替処理が、他の値の制御値に応じて行われてもよい。
（もっと読む）

【課題】外部デバイスを用いた所定の処理を行うためのCPUのオーバーヘッドを低減する。
【解決手段】DMA C２３は、外部デバイス４において、入力データの物理アドレスとして設定されたメモリ３の物理アドレスに基づいて、メモリ３からの入力データのデータ転送を行い、かつ出力データの物理アドレスとして設定されたメモリ３の物理アドレスに基づいて、メモリ３への出力データのデータ転送を行う。外部デバイス４は、所定の処理の対象データの仮想アドレスに対応する物理アドレスをMMU１１から取得し、所定の処理の結果データの仮想アドレスに対応する物理アドレスをMMU１１から取得する。外部デバイス４は、取得された対象データの物理アドレスと結果データの物理アドレスとを、それぞれ入力データの物理アドレスと出力データの物理アドレスとして設定する。 （もっと読む）

【課題】ターゲット命令セットからホスト命令セットに命令を変換するコンピュータにおいて、メモリ・サブページに対する書き込みが、ホスト命令に変換されたターゲット命令に対して指令されたか否かについて判定を行う方法。
【解決手段】ホスト命令に変換されたターゲット命令を格納するメモリ・サブページに対する書き込みを検出するステップと、書き込みがアドレスされたメモリ・ページのサブエリアが、変換されたターゲット命令を格納しているか否かについて検出を行うステップと、アドレスされたターゲット命令から変換されたホスト命令を無効にするステップとを含む。 （もっと読む）