【課題】 本発明は、上記問題点を解決するバーチャルシステムについてのプロセッサ、方法及びシステムを提供する。
【解決手段】
上記課題を解決するため、本発明は、バーチャルシステムを有するプロセッサであって、前記バーチャルシステムは、当該プロセッサが動作可能なホストマシーン上で実行可能なバーチャルマシーン上で実行可能なゲストソフトウェアによるゲスト物理的メモリの参照を前記ホストマシーンのホスト物理的メモリの参照にマップする拡張ページングテーブルを有するメモリバーチャル化サポートシステムを有することを特徴とするプロセッサを提供する。 （もっと読む）

【課題】エラー訂正データの書き戻しのために特別なサイクルを消費せず、特別な記憶素子などを追加せず、ＣＰＵの割り込み機能を必要とせず、キャッシュ制御回路のみで訂正データの書き戻しを実現する。
【解決手段】Ｄｉｒｔｙ判定処理を行うブロックに、訂正可能エラー発生条件を追加条件として新たに設けた。これにより、本来発生するライトバック動作に付随して訂正データの主記憶への書き戻しが可能になった。 （もっと読む）

【課題】ＣＰＵリソースの配分が管理されたコンピュータシステムにおいて、ミッシングページ例外の発生頻度を抑える。
【解決手段】各仮想マシンの状態を監視し、各仮想マシンのＣＰＵ配分率の逆数を格納する仮想マシン監視手段と、ミッシングページが発生した仮想マシンのＣＰＵ配分率の逆数を取得して既定値との積または該積の定数倍を算出し、ページインされたページのカウンタ初期値として格納するカウンタ初期値設定手段と、ワーキングセットに含まれるページの参照または更新の有無を一定間隔で検査し、参照または更新があったページに対応する仮想マシンのＣＰＵ配分率の逆数を取得して既定値との積または該積の定数倍を該ページのカウンタ初期値として格納し、参照または更新がなかったページのカウンタから定数値を減算してカウンタが所定値になると該ページをページアウトさせるワーキングセット管理手段と、を備える。 （もっと読む）

【課題】ハードウェアの多重化やクラスタリングといった複雑な構成を用いることなく、ハードウェア故障やソフトウェアの不具合によるシステム停止を回避することが情報処理装置を実現する。
【解決手段】仮想マシンモニタ２００は、ゲストＯＳに割り当てるメモリ領域に対応するページテーブルの全ページを書き込み禁止状態に設定し、ページ書き込み違反の例外に応答して、ページ書き込み違反が発生したページの更新前データを仮想マシンモニタ２００が管理するメモリ領域に保存する。仮想マシンモニタ２００は、更新前データを保存した後に、ページ書き込み違反が発生したページの書き込み禁止を解除することによってゲストＯＳによるページ書き込み違反が発生したページへの書き込みを継続させる。チェックポイントが取得されるたびに、仮想マシンモニタ２００は、ゲストＯＳに割り当てるメモリ領域に対応するページテーブルの全ページを書き込み禁止状態に再設定する。 （もっと読む）

【課題】
本発明は、集積回路装置内の未使用機能への不正アクセスの防止及び割り込み処理を行う最適な処理部へのルーティング制御が可能な情報処理装置を提供する。
【解決手段】
固有のメモリマップに従って割当られる複数の機能手段、各機能手段に対応し、該当する機能手段へのアクセス時の入力アドレスを各機能手段に共通のメモリマップのアドレスに変換する複数のインタフェース手段を有し、該インタフェース手段は、入力アドレスに対応する共通のメモリマップのアドレス及びそのアクセス可否を示す可否情報とを対応付けたアドレス変換情報を記憶し、該アドレス変換情報に基づき入力アドレスを共通のメモリマップのアドレスに変換するアドレス変換手段を具備し、該アドレス変換手段は、入力アドレスのアドレス変換時に、該アドレス変換の実施可否を判定し、該判定が実施否の時は、不正アクセスと判断して、その対応処理を行う不正アクセス処理手段を具備する。 （もっと読む）

【課題】スワップの効率化を図る。
【解決手段】複数のプログラム３２のうちの１つのプログラムが先行して実行されているときに、或るイベントが発生して上記１つのプログラムがアイドリング状態に移行されて他のプログラムが新たに起動され、メモリ４の主記憶領域４１ａの記憶領域を使用しようとしたときに、その記憶容量が不足しているときに、スワップ対象のデータそのもの、又はスワップ対象のデータとプログラム記憶媒体３からメモリ４の主記憶領域４１Ａにデータを展開した元のデータとの差分のどちらをスワップさせるかを，予め記憶しておいた判定情報に基づいて行う。 （もっと読む）

【課題】 マイクロプロセッサの障害処理におけるキャッシュ掃き出し処理を、障害が発生していない健全なプロセッサから実行して、障害が発生したプロセッサをシステムから安全に切り離す。
【解決手段】 ライトバック・キャッシュを備えた二以上のマイクロプロセッサで構成されたマルチプロセッサシステムであって、全てのマイクロプロセッサのキャッシュ状態を記憶するルーティング回路２０と、ルーティング回路に記憶されているタグ情報を読み出す手段と、タグ情報にもとづいて、少なくともいずれかのマイクロプロセッサにおけるライトバック・キャッシュ１０内にキャッシュされている実アドレス空間を特定する手段と、特定された実アドレス空間を、障害が発生していない他の健全なマイクロプロセッサにより読み出す手段とを有するマルチプロセッサシステムとする。 （もっと読む）

【課題】スワップアウト処理時に出力するデータ量を削減することで、スワップアウト処理の高速化を行うスワップアウト制御装置を提供すること。
【解決手段】使用しているメモリ領域の中からスワップ対象となるメモリ領域を決定する出力対象決定部１０２と、一次記憶装置のメモリ領域に書き換えがあったかどうかの情報を保持する差分情報記憶部１１１と、二次記憶装置の書き込み単位であるブロック毎に管理情報を保持している二次記憶管理情報記憶部１１２と、出力対象記憶部１１０が記憶するアドレス範囲のデータと、過去にスワップアウトした二次記憶装置上のデータとの差分を判定する差分情報判定部１０３と、差分があると判定された場合にスワップアウト処理するスワップアウト処理部１０４とを備え、二次記憶装置への書き込み量を削減する。 （もっと読む）

【課題】共有メモリへの違反アクセスを検出する。
【解決手段】マルチプロセッサシステムは、複数のプロセッサコア１１に対応して設けられ、かつ有効情報と、更新情報と、アドレス情報とを格納するタグ格納部２２を含む複数のキャッシュメモリ２１と、複数のプロセッサコア１１に共有される共有メモリ１４と、複数のプロセッサコア１１から共有メモリ１４へのアクセス要求を調停し、かつ調停されたアクセス要求を共有メモリ１４及び複数のキャッシュメモリ２１に送るアービタ回路１３とを具備する。アクセス要求は、キャッシュラインのデータが書き換えられた旨を示す識別信号を含む。複数のキャッシュメモリ２１はそれぞれ、タグ格納部２２の情報と、アービタ回路１３からのアクセス要求とを比較して、違反アクセスを検出する違反検出回路２４を含む。 （もっと読む）

【課題】ＯＳ起動後に物理メモリのオンライン増設があった場合に、その物理メモリを有効利用する方法を提供することである。
【解決手段】ＯＳ起動後に増設される物理メモリ１４を検出するステップと、ＯＳ起動後に増設される物理メモリ１４が検出されていない場合には、外部記憶装置１２をスワップ領域として、ページングを行うステップと、ＯＳ起動後に増設される物理メモリ１４が検出されている場合には、当該物理メモリ１４と外部記憶装置１２とをスワップ領域として、ページングを行うステップとを有するオンライン増設メモリの使用方法である。 （もっと読む）

【課題】プログラムを効率良くロードすることができるようにする。
【解決手段】ストレージデバイス３０からメモリ１１３上にロードされるプログラムを実行する情報処理装置において、プログラム３０が起動されてから個々のページがＣＰＵ１１１により参照されるまでの個々の時間が複数に区分された時間帯のうちのいずれに該当するかを前記個々のページのアドレスと前記時間帯との対応付けで示す管理情報を作成し、プログラム３０が起動された後に、前記管理情報の中において１つの時間帯に対応付けられている個々のアドレスのページが一括してストレージデバイス３０からメモリ１１３上にロードされるよう制御する。 （もっと読む）

データ処理システムでは、処理ロジックを含むプロセッサがデータ処理を実行する。処理ロジックに結合されるアドレス変換器（７０）が、アドレス変換およびその方法を実行する。アドレス変換器（７０）は論理アドレス（８０）を受信し、論理アドレスを、物理アドレス（８２）と１つまたは複数のアドレス属性（８６）との両方に変換する。アドレス変換器に結合されるバイパス回路（７２）は、受信された論理アドレスの変換アドレスとして論理アドレスを選択的に提供する。メモリアドレス変換をスピードアップするため、論理アドレスは、論理アドレスに対応付けられる１つまたは複数のアドレス属性を提供する前に、変換アドレスとして選択的に提供される。
（もっと読む）

【課題】メモリ・コピー動作のあいだにプロセッサが後続の命令を実行し続けられるようなメモリ・コピー動作を提供し、不必要なプロセッサ・ダウンタイムを回避する。
【解決手段】半同期メモリ・コピー動作実行のためのメモリ・コピー命令を受信するステップを含む。半同期メモリ・コピー動作は、フラグ・ビットを設定することによりメモリ内のソース位置に対応する仮想ソース・アドレス及びメモリ内のターゲット位置に対応する仮想ターゲット・アドレスに関する妥当性の一時的な永続性を保つ。メモリ・コピー命令は、少なくとも仮想ソース・アドレス、仮想ターゲット・アドレス、及びコピーされるバイト数を識別する標識を含む。メモリ・コピー命令は、メモリ・コントローラによりメモリ・コピー動作を実行するために、メモリ・コントローラに結合されたキューに入れられる。後続の命令が命令パイプラインから利用可能になったときの実行が続行される。 （もっと読む）

【課題】既存のハードウェアを搭載したプロセッサでも正しく動作し、予めアドレスが決定されていないデータに対しても保護情報を細粒度で設定可能とするメモリ管理装置を提供する。
【解決手段】メモリ管理装置１００は、細粒度のアクセス制御を行う場合には、アドレス変換テーブル内に記述されるエントリ内に、全ての仮想アドレス領域から当該エントリが表す領域に対し、外部より与えられたアクセス種別のアクセスが許可されているか否かを表すアクセス保護情報にアクセス禁止を表す値を代入し、当該仮想アドレス領域にアクセスが発生した際にはフォールトを検出するアドレス変換部１０２と、フォールト検出時に、実行中のプログラムの仮想空間内の、実行中のアドレスからフォールトを発生させたエントリが表す領域に対するアクセスが許可されていない場合、保護フォールトを発生するフォールト制御部１０３とを備える。 （もっと読む）

【課題】コンピュータシステム内のメモリエラーの原因を正確に決定する装置を提供する。
【解決手段】本発明のシステムは、第１に、第１のプロセッサによってメインメモリにおけるメモリ位置へのアクセスの間、訂正可能なエラーを検出する（４０２）。訂正可能なエラーは、エラー検出および訂正回路によって検出される。次にシステムは、メモリ位置に関連されたキャッシュラインのためのタグビットを読み取る（４０８）。タグビットは、キャッシュラインのための一貫性プロトコル状態を示す状態情報だけでなく、キャッシュラインのアドレス情報をも含む。次いで、テスト結果を生成するために、第１のプロセッサに、メモリ位置に対する読み取りおよび書き込み動作を実行させることによって、メモリ位置をテストする。最後にシステムは、可能な場合、訂正可能なエラーの原因を決定する（４１８、４３０、４３２）ために、テスト結果およびタグビットを使用する。 （もっと読む）

１つのプロセッサシステムにおけるメモリ管理を最適化するための技術が記載される。その技術は、１チップパフォーマンスモニタリングを含む複数のプロセッサ上及び１つの外部パフォーマンスモニタが１つのプロセッサに結合されたシステム上に実装され得る。１つのパフォーマンスモニタリングユニット（ＰＭＵ）を含むプロセッサが例である。ＰＭＵは、トランスレーション・ルックアサイド・バッファ（ＴＬＢ）ミスにおけるデータだけでなく、リード及びライトキャッシュミスにおけるデータを記憶してよい。ＰＭＵからのデータは、１つのメモリヒープ内のいずれのメモリ領域が不良なメモリ領域、すなわち多くのメモリ問題又はストールを示す領域であるかを決定する。不良なメモリ領域が見つかると、ガーベッジコレクションルーチンのようなメモリマネージャは、ヒープ内のオブジェクトのレイアウトを改善することによってミューテータパフォーマンスだけでなくメモリパフォーマンスを効果的に最適化する。このようにして、メモリマネージメントルーチンは、動的及びリアルタイムなメモリパフォーマンスデータに基づいてフォーカスされ得る。

（もっと読む）