【課題】ＶＬＩＷプロセッサにおいて、小さな回路規模で複雑な条件判定処理を効率良く実行する。
【解決手段】第１の演算器１３０は、第１の制御信号ｃｔｒ１に応じて、第１の比較演算器１２２の出力、該出力とレジスタ５０が既に保持している値の論理積、論理和のうちの１つを第１の演算結果ＣＲ１として出力する。第２の演算器１４０は、第２の制御信号ｃｔｒ２に応じて、第２の比較演算器１２４の出力と、該出力とレジスタ５０が既に保持している値の論理積、論理和の３つのうちの１つを第２の演算結果ＣＲ２として出力する。第３の演算器１５０は、第３の制御信号ｃｔｒ３に応じて、第１の演算結果ＣＲ１、第１の演算結果ＣＲ１と第２の演算結果ＣＲ２の論理積、論理和のうちの１つを実行結果としてレジスタ５０に出力する。レジスタ５０は、第３の演算器１５０からの実行結果を新たに保持し、出力する。 （もっと読む）

パイプラインプロセッサの中のプロシージャから戻るときにリンクスタックからリターンアドレスを取り出すための方法が、開示される。本方法は、ソフトウェアスタックからリターンアドレスを取り出すように動作可能な検索命令を識別する。本方法は、さらに、リターンアドレスへと分岐するように動作可能なブランチ命令を識別する。本方法は、識別される命令とブランチ命令との両方に応じてリターンアドレスをリンクスタックから取り出し、そしてリターンアドレスを使用して命令をフェッチする。
（もっと読む）

プロセッサは、非シーケンシャル命令アドレス上で、プリフェッチオペレーションを実行する。第１の命令アドレスが、命令キャッシュにおいてミスし、フェッチオペレーションの一部として高次メモリにアクセスし、また、第１の命令アドレスあるいは第１の命令アドレスに続くアドレスに関連づけられる分岐命令が、検出され、成立と予測される場合、プリフェッチオペレーションは、高次メモリアクセスの間に、予測される分岐ターゲットアドレスを使用して実行される。予測される分岐ターゲットアドレスが、プリフェッチオペレーションの間に命令キャッシュにおいてヒットする場合には、関連する命令は、電力を維持するために、検索されない。予測される分岐ターゲットアドレスが、プリフェッチオペレーションの間に、命令キャッシュにおいてミスする場合には、高次メモリアクセスは、予測される分岐命令アドレスを使用して、起動されることができる。いずれの場合においても、第１の命令アドレスは、その高次メモリアクセスから命令の戻りを待つためにフェッチステージパイプラインへとリロードされる。
（もっと読む）