【課題】特殊信号が発生した際にプログラムカウンタ値を出力する処理装置を提供することを課題とする。
【解決手段】処理装置は、プログラムカウンタ値のアドレスの命令が命令メモリ（３１１）から読み出されると、読み出された命令に対応するプログラムカウンタ値を上位ビット部（３３１）及び下位ビット部（３３２）に分割し、上位ビット部をレジスタ部（５００）に書き込み、読み出された命令とそれに対応する下位ビット部との組みを後段に伝播させる制御部（５０１）と、読み出された命令に対して複数ステージのパイプライン処理を行い、読み出された命令の情報とその命令に対応する下位ビット部との組みを各ステージに伝播させる演算パイプライン（３０１〜３０６）とを有し、制御部は、演算パイプラインで読み出された命令の処理による特殊信号が発生すると、その命令に対応する下位ビット部とレジスタ部内の上位ビット部とを結合させて出力する。 （もっと読む）

【課題】ＶＬＩＷアーキテクチャを採用したプロセッサでは、並列に実行するように変換されたプログラムの命令列の任意の命令だけをデバッグのためのデバッグ命令に置き換え、１命令だけをステップ実行することはできない課題があった。
【解決手段】ＶＬＩＷアーキテクチャを採用したプロセッサに、並列実行が可能な命令数と同じ数のデバッグ命令検出手段を備える命令解析手段と、デバッグ命令が検出された際に、デバッグ命令と同一の実行単位に含まれ且つ前記デバッグ命令より高位のアドレスに配置されている命令の実行を取り消す命令取消手段を備えたことを特徴とする。 （もっと読む）

プロセッサシミュレーション環境は、ターゲットプロセッサの特性に従ってプロセッサ命令の実行をシミュレーションするプロセッサ実行モデルと、分岐オーバーライドロジックとを含む。プロセッサ実行モデルは、分岐命令をデコードすると、分岐オーバーライドロジックからの分岐案内を要求する。この要求に応答し、分岐オーバーライドロジックは分岐評価を解決する分岐案内を供給する。この要求は分岐命令アドレスを含んでもよい。分岐オーバーライドロジックは、分岐命令アドレスを用い、ターゲットプロセッサと互換性のあるプロセッサにより実行された命令の実行トレースを索引してもよい。分岐案内は、命令トレースから得られる、または、分岐オーバーライドロジックにより判断されるオーバーライド分岐ターゲットアドレスを含んでもよい。この方法により、複雑なＩ／Ｏがモデル化されていないシミュレーション環境において正確なプログラム実行指令がシミュレーションされる。 （もっと読む）

【課題】プロセッサが実行していた異常終了直前の命令データを特定することができる。
【解決手段】ＬＳＩ１０は、バス１３を介してプロセッサ１２に入力された命令データを処理するパイプライン１５、及びパイプラインに１５よって処理された命令データが入力され、命令データに従って演算処理を行う演算実行回路１６を有するプロセッサ１２と、パイプライン１５から演算実行回路１６に入力される命令データを格納する記憶回路１４と、を有するものである。 （もっと読む）

【課題】 遅延スロットを持つ命令を処理するパイプライン方式のＣＰＵにおいて、遅延直後に割り込みを受け付けた場合に、簡易な方法で問題発生をなくす割り込み処理方法を提供する。
【解決手段】 この発明の割り込み処理方法は、遅延スロットを持つ遅延命令をパイプライン処理するＣＰＵにおいて、命令を解読する命令デコーダ１と、命令によって設定の可能なフラグレジスタ２と、を有し、フラグレジスタ２の状態により、遅延命令の直後の割り込みを有効または無効に切り替える。 （もっと読む）

【課題】処理の高速化を図ることができる。
【解決手段】シミュレーション装置１は、ＶＬＩＷ型プロセッサのシミュレーション装置であり、所定の命令単位毎に構成されるＶＬＩＷ命令を備えるプログラムファイルを格納する記憶部２と、プログラムファイルを記憶部２から読み出す命令読み出し部３と、読み出したプログラムファイルのＶＬＩＷ命令をデコードし、その際命令単位内に、相互に干渉する関係を有する命令が存在する場合および例外が発生し得る命令が存在する場合に、それらの命令を識別し得る情報をデコード情報として選択する命令デコード部４と、選択されたデコード情報を保持するデコード情報保持部５と、デコード情報がデコード情報保持部５に格納されているとき、そのデコード情報を利用してＶＬＩＷ命令を実行する命令実行部６と、を有する。 （もっと読む）

【課題】ＶＬＩＷアーキテクチャを採用したプロセッサでは、並列に実行するように変換されたプログラムの命令列の任意の命令だけをデバッグのためのデバッグ命令に置き換え、１命令だけをステップ実行することはできない課題があった。
【解決手段】ＶＬＩＷアーキテクチャを採用したプロセッサに、並列実行が可能な命令数と同じ数のデバッグ命令検出手段を備える命令解析手段と、デバッグ命令が検出された際に、デバッグ命令と同一の実行単位に含まれ且つ前記デバッグ命令より高位のアドレスに配置されている命令の実行を取り消す命令取消手段を備えたことを特徴とする。 （もっと読む）

【課題】 コンパイル方式のエミュレーションで要求される程度の性能を持つプロセッサを用いて、インタプリタ方式のエミュレーションを可能にする情報処理装置を提供する。
【解決手段】 所定の処理を実行するホストプロセッサ１と、ホストプロセッサ１からの指示によりエミュレーションを実行するコプロセッサ２と、を備えたエミュレータである。コプロセッサ２は、ホストプロセッサ１からエミュレーションの実行が指示されると、エミュレーションにより実行する処理がコプロセッサ２で実行可能であるか否かを判断する。コプロセッサ２は、実行可能である場合には処理を実行し、不可能である場合にはホストプロセッサ１に当該処理の実行を任せるようになっている。 （もっと読む）

【課題】 プリフィックス命令を含む命令セットを有する情報処理装置におけるパイプライン制御を簡略化して高速実行可能な情報処理装置を提供する。
【解決手段】 情報処理装置１は、フェッチ回路１２の複数の命令キューにそれぞれフェッチされた複数の命令コードの内のいずれか１つを命令選択回路１５に選択させる命令コードセレクト信号を発生するセレクト信号発生回路２６と、命令選択回路１５で選択された命令コードを条件によってプリフィックス命令に変換する命令コード変換回路１７と、プリフィックス命令コードをノンオペレーション命令コードとみなすデコード回路１８と、フェッチ回路１２の複数の命令キューにそれぞれフェッチされたターゲット命令を表す命令コード及びプリフィックス命令を表す少なくとも１つの命令コードに基づいて、ターゲット命令のデコードを行うプリフィックスデータ生成回路１３とを具備する。 （もっと読む）

【課題】外部からのアクセスを効果的に禁止することのできるマイクロプロセッサを提供する。
【解決手段】プロセッサコア１１０を備えたマイクロプロセッサ１００であって、外部から取得した情報が暗号化された暗号化情報である場合に、当該暗号化情報を復号化し、平文を得る復号化手段１３４と、復号化手段１３４によって復号化された平文を保持する平文保持手段１２３と、復号化手段１３４による復号化が施されたか否かに基づいて、平文に対し保護又は非保護を示す保護属性を付与する保護属性付与手段１３５と、平文保持手段１２３に保持されている平文へのアクセス要求を取得するアクセス要求取得手段１２４と、アクセス要求取得手段１２４が取得したアクセス要求の要求種別を特定する要求元特定手段１２４と、要求元および保護属性に基づいて平文へのアクセスを制限するアクセス制御手段１２４とを備えた。 （もっと読む）