Fターム［5B015KB41］の内容
Fターム［5B015KB41］の下位に属するFターム
アドレスバッファ (15)
アドレスラッチ (12)
アドレスデコーダ回路 (75)
内部アドレス発生回路 (20)
クロック信号を用いるもの (17)
その他 (29)
Fターム［5B015KB41］に分類される特許
1 - 1 / 1
半導体記憶装置
【課題】パワーダウンモードから通常動作モードへの復帰時にメモリマクロに大電流が流れ込むのを抑制する。
【解決手段】ＳＲＡＭマクロ１００は、複数のメモリセルアレイブロックに対してアクセスが可能な通常動作モードと、複数のメモリセルアレイブロックのビットラインＢＬ，／ＢＬをフローティングにするパワーダウンモードを備える。パワーダウンモードから通常動作モードへの復帰時には、複数のメモリセルアレイブロックのうち、アクセスされるメモリセルアレイブロック１１のビットラインＢＬ，／ＢＬのみを順次プリチャージする。それにより、ＳＲＡＭマクロ１００に流れ込む、プリチャージに要する電流のピークを分散させる。
（もっと読む）
1 - 1 / 1
[ Back to top ]