説明

Fターム[5B025AD01]の内容

EAROM (35) | 周辺回路 (16) | アドレス回路 (2)

Fターム[5B025AD01]の下位に属するFターム

デコーダ回路

Fターム[5B025AD01]に分類される特許

1 - 2 / 2


【課題】 特定のメモリ領域の書込回数が所定限界回数を超えるのを防止して記憶素子の寿命を向上させ、且つデータの消失やシステムの暴走・誤動作を回避することができるようにした。
【解決手段】 乱数データ発生部から乱数データを読み取り(S11)、乱数データに基づきアドレスのオフセット値を計算する(S12)。次いで、EEPROMのデータ格納領域に格納されている乱数データをクリアし(S13)、上記オフセット値に基づいてバックアップするデータをEEPROMに順次格納していく(S14)。そして、バックアップするデータを全てEEPROMに格納した後、取得した乱数データをEEPROMのデータ格納領域に格納し(S15)、処理を終了する。 (もっと読む)


【課題】 入力回路の簡素化と製品管理の取り扱いを簡便にしつつ、実質的な低消費電力化及び素子の微細化に適合して安定した入出力伝達特性を実現できる入力回路を備えた半導体集積回路装置を提供する。
【解決手段】 外部端子から供給される入力信号を受ける差動増幅回路に第1と第2の動作電圧を第1と第2のスイッチMOSFETを介して供給するようにし、バイアス電圧発生回路により上記入力信号が上記第1と第2の動作電圧の中心電圧付近にあるときに上記第1と第2スイッチMOSFETをオン状態にし、その入力信号が継続的に一定期間上記第1電圧又は第2電圧にあるときには、それに対応した出力信号を形成すべく上記第1又は第2スイッチMOSFETのいずれか一方をオン状態に他方をオフ状態にする制御電圧を形成し、上記第1動作電圧と第2動作電圧に対応した第1振幅の入力信号と、上記第1動作電圧と第2動作電圧の間の所定の中間電圧に対応した第2振幅の入力信号の双方の供給を可能とする。 (もっと読む)


1 - 2 / 2