【課題】　メモリセルの書込み特性のばらつきに起因する書込みベリファイ回数の増加を抑制し、書込み時間の短縮をはかり得るＥＥＰＲＯＭを提供すること。
【解決手段】　Ｓｉ基板１上に浮遊ゲート４と制御ゲート６を積層し、電気的書替え可能としたメモリセルが２次元配置されたメモリセルアレイと、基板１とゲート６の間に消去パルスを印加する消去機構と、基板１とゲート６の間に消去パルスと逆極性の低い電圧の事前書込みパルスを印加する事前書込み機構と、事前書込みパルス印加後の状態を検知するしきい値ベリファイ機構と、基板１とゲート６の間に消去パルスと逆極性の高い電圧の書込みパルスを印加する書込み機構とを備えたＥＥＰＲＯＭであって、消去動作の後、事前書込み動作としきい値ベリファイ動作を、最も速く変動するメモリセルのしきい値が消去状態の所望の値に達するまで繰返し、次いで書込み動作によってデータ書込みを行うことを特徴とする。 （もっと読む）

【課題】 不揮発メモリの書き込み回数制限を越えることなく、電源ＯＦＦを検出する構成を必要とせず、少ない不揮発メモリで確実に機器の使用量を保存、読み出しができる機器管理装置を提供する。
【解決手段】 機器又は当該機器に接続されるユニットの使用量を計測する計測手段１１と、使用量を保存し、領域毎に書き込み回数が制限される不揮発メモリ１２とを有し、各使用量毎に、不揮発メモリ中の制限される書き込み回数が定まるサイズの整数倍の領域を２以上選択する領域選択手段１３と、領域選択手段により選択された各領域毎に、当該各領域で保存する値を求める演算手段１４と、演算手段により求めた値と当該領域に現在保存されている値とを比較する比較手段１５と、比較手段の比較結果に基づき、値が異なっている場合には演算手段により求めた値を当該領域に保存し、異なっていない場合には当該領域に保存しないように制御する制御手段１６とを有する。 （もっと読む）

【課題】 データ・ライト動作を最大回数繰り返す場合であっても，所要時間を最小限に抑えることが可能な半導体記憶装置および半導体記憶装置のデータ書き込み方法を提供する。
【解決手段】 テストパッドＴＰをＬレベルに設定することによってフラッシュメモリ１０１はテストモードにセットされる。ベリファイがパスしたときには，ベリファイ回路ＶＣがＨレベルの適合信号ＶＰＡＳＳを出力するが，データ書き込み制御回路ＷＣＣおよびデータ書き込みカウンタ回路ＷＣＴの各適合信号入力端子（ＶＰＡＳＳ）は，適合信号無効化手段３によってＬレベルに固定される。ラッチ回路ＬＣはラッチ適合信号ＶＰＬをＨレベルに保持し，ベリファイ回路ＶＣのベリファイ開始信号入力端子（ＶＲ）はＬレベルに固定される。ベリファイ動作を伴わないライト動作が，データ書き込みカウンタ回路ＷＣＴに設定されている回数に達するまで反復される。 （もっと読む）

【課題】 特定のメモリ領域の書込回数が所定限界回数を超えるのを防止して記憶素子の寿命を向上させ、且つデータの消失やシステムの暴走・誤動作を回避することができるようにした。
【解決手段】 乱数データ発生部から乱数データを読み取り（Ｓ１１）、乱数データに基づきアドレスのオフセット値を計算する（Ｓ１２）。次いで、ＥＥＰＲＯＭのデータ格納領域に格納されている乱数データをクリアし（Ｓ１３）、上記オフセット値に基づいてバックアップするデータをＥＥＰＲＯＭに順次格納していく（Ｓ１４）。そして、バックアップするデータを全てＥＥＰＲＯＭに格納した後、取得した乱数データをＥＥＰＲＯＭのデータ格納領域に格納し（Ｓ１５）、処理を終了する。 （もっと読む）

【課題】 入力回路の簡素化と製品管理の取り扱いを簡便にしつつ、実質的な低消費電力化及び素子の微細化に適合して安定した入出力伝達特性を実現できる入力回路を備えた半導体集積回路装置を提供する。
【解決手段】 外部端子から供給される入力信号を受ける差動増幅回路に第１と第２の動作電圧を第１と第２のスイッチＭＯＳＦＥＴを介して供給するようにし、バイアス電圧発生回路により上記入力信号が上記第１と第２の動作電圧の中心電圧付近にあるときに上記第１と第２スイッチＭＯＳＦＥＴをオン状態にし、その入力信号が継続的に一定期間上記第１電圧又は第２電圧にあるときには、それに対応した出力信号を形成すべく上記第１又は第２スイッチＭＯＳＦＥＴのいずれか一方をオン状態に他方をオフ状態にする制御電圧を形成し、上記第１動作電圧と第２動作電圧に対応した第１振幅の入力信号と、上記第１動作電圧と第２動作電圧の間の所定の中間電圧に対応した第２振幅の入力信号の双方の供給を可能とする。 （もっと読む）