【課題】実行サイクルが動的に変化する命令を実行するときに、不要な命令が実行されることを防止し、プロセッサの演算処理の性能を向上する。
【解決手段】プロセッサは、実行サイクル数が動的に変化する第１の命令を実行するために、最大の実行サイクル数に対応する数の複数の第１の命令である命令群が格納されている命令メモリから第１の命令をフェッチするフェッチ部と、命令群の次の命令が格納されている命令メモリのアドレスが保持されるアドレスレジスタと、フェッチ部によりフェッチされた命令を解読するデコード部と、デコード部により解読された命令を受けて演算を実行し、第１の命令の実行に必要な演算の完了を判断したときに終了信号を出力する演算部とを備え、フェッチ部は、終了信号に応答してアドレスレジスタ内のアドレスを用いて次の命令を命令メモリからフェッチする。 （もっと読む）

【課題】タスクコントローラを設けることなく、複数のプロセスの動作タイミングを最適化する。
【解決手段】演算コア１０［１］〜１０［３］は、夫々、プロセスＡ、Ｂ及びＣを実行する。演算コア１０［ｉ］は、自身に入力される動作制御信号Ｔｉｎ［ｉ］がアクティブになった時にプロセスを実行し、プロセスの動作に基づき、アクティブ又はノンアクティブの動作制御信号Ｔｏｕｔ［ｉ］を生成及び出力する。信号生成回路３０は、周期的にアクティブとなる動作制御信号Ｔｏｕｔ［０］を出力する。例えば、Ｔｏｕｔ［０］をＴｉｎ［１］として演算コア１０［１］に入力し、Ｔｏｕｔ［１］をＴｉｎ［２］として演算コア１０［２］に入力するように各選択回路を動作させる。そうすると、プロセスＡの動作に基づき、必要な時にプロセスＢを動作させることが可能となる。 （もっと読む）

【課題】従来は，複数クロックで構成される実行段，かつ次命令の実行段が１クロックで実行される場合しかストールの発生を抑えられなかった。そこで，パイプラインの切り替えによるパイプラインのストールを抑えるとともに処理時間の短縮と消費電力を低減する。
【解決手段】段数の少ないパイプラインの１段の処理時間が，段数の多いパイプラインの1段の倍数となるように，段数の少ないパイプラインのクロック周波数を低周波数化し，段数の多いパイプラインのレイテンシが，クロックを低周波数化した後の，段数の少ないパイプラインのレイテンシと等しくなるように，段数の多いパイプラインの段数を調整した。 （もっと読む）

【課題】半導体素子のデータの伝送のタイミング条件が変更され、分岐命令により読み出された命令を、予め定められたタイミング条件で実行する。
【解決手段】分岐命令の命令データ（１００）を読み出した後、クリティカルパスを通過する命令データ（０１１）を読み出し、クリティカルパスを命令データ（０１１）が通過することに備えて、クロック信号ｃｌｋ１を２つに１つマスクして、クリティカルパスの半導体素子に入力するクロック信号ｃｌｋの周波数を小さくすることを開始（Ｔ９）しても、分岐命令の命令データ（１００）に応じて命令データを読み出し実行する際に、クロック信号ｃｌｋ１をマスクすることを停止させる（Ｔ１０）ので、分岐命令により読み出された命令を、予め定められたタイミング条件で実行する。 （もっと読む）

【課題】消費電力を低減する。
【解決手段】nop検出回路４１においてnopが検出されると、論理‘Ｈ’のnop信号Ｓ４１を出力する第１の処理と、各パイプライン間に配置されたF/F４６〜４８によって、検出されたnop信号を各パイプラインに伝搬させる第２の処理と、各パイプラインにnopが伝搬する際には、各パイプラインに配置されているクロック制御回路４２〜４５により、クロックを停止させる第3の処理により、各パイプラインにnopが伝搬する際、パイプラインレジスタ２８〜３１やデータメモリ２６等のクロックを停止させ、且つ、各FE,DC,EX,MEM,WBステージにおける入力データも保持させる。 （もっと読む）

【課題】 感知できるほどの性能損失なしでプロセッサの電力消費を低減させること。
【解決手段】 スカラ・プロセッサ又はスーパースカラ・プロセッサのような同期式集積回路である。回路コンポーネント又はユニットが、共通システム・クロックによってクロック駆動され、該共通システム・クロックに同期される。クロック駆動ユニットの少なくとも２つが、多数のレジスタ・ステージ、例えばパイプライン・ステージを含む。クロック駆動ユニット内のローカル・クロック生成装置が、共通システム・クロック及び１つ又はそれ以上の他のユニットからのストール状態を組み合わせ、レジスタ・クロック周波数を上下に調整する。 （もっと読む）