【課題】メモリに対するアクセス時間を低減し、ひいては、実行パフォーマンスを向上する。
【解決手段】実施形態の情報処理装置は、並列処理が可能な複数のプロセッサと、前記複数のプロセッサで共有されるメモリと、を備えている。そして、割当手段は、メモリのアクセス範囲が予め記述可能とされるとともに複数のスレッドで構成されたワークグループを、それぞれ記述されたアクセス範囲を参照して複数のプロセッサのいずれかに実行させるために割り当てる。 （もっと読む）

【課題】共有メモリ方式のサイクリック伝送されているネットワークが複数存在する制御システムで、一つのネットワークの通信ノードから別のネットワークの通信ノードへ共有メモリ領域のデータを転送するリンク間転送の設定を人手によらず設定することができるデータ中継制御装置を得ること。
【解決手段】複数のネットワークにそれぞれ接続される複数のノード３１，３２と、複数のノード３１，３２間を通信路で接続するベースと、リンク間転送設定に基づいて、データを一のネットワークに接続されるノードから前記他のネットワークに接続されるノードに転送するリンク間転送制御部３５と、プログラムで使用されるメモリ領域に付されたラベルと、ラベルが演算前にデータを格納する動作か、演算後のデータの行き先となる動作かを示すフラグ情報と、を有するラベル割付情報に基づいて、リンク間転送設定を生成するリンク間転送設定生成部３３と、を備える。 （もっと読む）

【課題】複数のＣＰＵがメモリーを共有する構成を、より単純な回路構成によって実現する。
【解決手段】複数のＣＰＵ１２１、１２２と、これら複数のＣＰＵ１２１、１２２により共有されるＲＯＭ１３０とを備え、少なくともいずれかのＣＰＵがメインＣＰＵとして起動し、メインＣＰＵ用の所定のアドレスに基づいてＲＯＭ１３０から起動プログラムを読み出した後、他のＣＰＵを起動させる制御を行い、メインＣＰＵにより起動されたＣＰＵ１２２は、サブＣＰＵ用の所定のアドレスに従ってＲＯＭ１３０から起動プログラムを読み出す。 （もっと読む）

【課題】 データ処理の領域を分割して複数のプロセッサに並列処理させる際に、分割の最小単位を小さくする。
【解決手段】 データ処理装置が、第一のデータ処理を複数のプロセッサに並列処理させ、並列処理されたデータを記憶部に格納する際に、複数のプロセッサのデータキャッシュのサイズに基づいて記憶部のアドレスを変換して格納する。そして、記憶部に格納されたデータを読み出し、読み出したデータに対して第二のデータ処理を行う。 （もっと読む）

【課題】ローカル命令メモリのサイズを実質的に拡大する形態でローカル命令メモリを各プロセッサ間で共有できるマルチプロセッサシステムにおけるプロセッサを提供する。
【解決手段】第１ＣＰＵ１００は、メモリ共有モード設定レジスタ１０７に格納された情報を参照することで、第１ＣＰＵ１００が命令フェッチを行うアドレスが、ローカル命令メモリ先頭アドレスレジスタ１０３とローカル命令メモリ終了アドレスレジスタ１０４とで定義される領域内であるか、または、共有命令メモリ先頭アドレスレジスタ１０５と共有命令メモリ終了アドレスレジスタ１０６とで定義される領域内であるかを判定し、その判定の結果に基づいてセレクタ１０２を制御することで、命令メモリ１０１と命令メモリ２０１とを切り替え、切り替え後の命令メモリから命令をフェッチして実行する。 （もっと読む）

【課題】複雑な制御機能を設けることなく、処理性能を向上させることのできる、並列処理システム及び並列処理システムの動作方法を提供する。
【解決手段】並列処理システムは、ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機を具備する。前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第１領域及び第２領域を有する、ローカルメモリ群と、入出力制御回路とを備える。前記演算処理装置は、第１期間において、前記第１領域をアクセス先アドレスとして処理を実行し、前記第１期間に続く第２期間において、前記第２領域をアクセス先アドレスとして処理を実行する。前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備える。前記更新部は、前記第２期間において、前記第１領域に格納されたデータを更新するように構成されている。 （もっと読む）

【課題】共有メモリのサイズに制限があっても、異なるＯＳ間で効率的にデータ転送を行う。
【解決手段】第１ＯＳから第２ＯＳで管理するハードウェア・デバイスへデータを転送するためのデータ転送命令が第１ＯＳに対して発行された場合に、該データ転送命令による転送対象のデータを、第１ＯＳ及び第２ＯＳが共有して使用する共有メモリの使用可能なサイズよりも小さいサイズの複数個の分割データに分割して、該共有メモリに書き込み、、該共有メモリに書き込まれた分割データが第２ＯＳにおいて読み出されて上記ハードウェア・デバイスに転送されるように、上記分割データが共有メモリに書き込まれる毎に、該分割データのデータサイズを転送サイズとして指定した分割データ転送コマンドを生成して第２ＯＳに対して発行する。 （もっと読む）

【課題】製造コストを増大させることなく、メモリの初期化を高速に行い、提供するサービスの遅延を防ぐこと。
【解決手段】第１のＣＰＵ１０１は、第２のメモリ１０４に対する電源の供給が開始された場合においてデータ送信要求を受けた際に、各々のメモリブロックを所定の順番で特定するメモリブロック識別子を順次生成し、所定の順番に従ってメモリブロックにデータを書き込むとともにメモリブロック識別子を転送管理テーブル２０５に書き込む。第２のＣＰＵ１０３は、転送管理テーブル２０５から順次読み出したメモリブロック識別子により特定される所定の順番に従って、メモリブロックに書き込まれたデータを順次読み出すとともに、データを読み出したメモリブロックを特定するメモリブロック識別子をメモリ管理テーブル２０３に順次書き込むことにより第２のメモリ１０４を初期化する。 （もっと読む）

【課題】プロセッサエレメントごとにアクセス可能なメモリ領域を設定できるようにすること。
【解決手段】マルチプロセッサシステムは、共有バスを介して互いに接続された複数のプロセッサノードを備え、当該複数のプロセッサノードは、それぞれ、プロセッサエレメントと、当該プロセッサエレメントによる物理メモリに対するアクセスを制御するメモリ管理ユニットとを備えている。 （もっと読む）

【課題】第２のプロセッサに関連付けられたメモリに第１のプロセッサがアクセスすることを可能にするための方法を提供すること。
【解決手段】この方法は、第１のプロセッサから、ＮＵＭＡデバイスのためのＭＭＩＯアパーチャを含む第１のアドレスマップを受け取るステップと、第２のプロセッサから、ハードウェアデバイスのためのＭＭＩＯアパーチャを含む第２のアドレスマップを受け取るステップと、第１のアドレスマップと第２のアドレスマップを組み合わせることによってグローバルアドレスマップを生成するステップと、第１のプロセッサからＮＵＭＡデバイスに送られたアクセス要求を受け取るステップと、第１のアクセス要求と変換テーブルとに基づいて、メモリアクセス要求を生成するステップと、グローバルアドレスマップに基づいて、メモリアクセス要求をメモリにルーティングするステップとを含む。 （もっと読む）

【課題】コンピュータシステム内に含まれる他のプロセッサとの競合を引き起こすことなしにハードウェアデバイスに対する、プロセッサによるアクセスを可能とする方法をていきょうすること。
【解決手段】この方法は、第１のプロセッサから第１のアドレスマップを、また第２のプロセッサから第２のアドレスマップを受け取るステップであり、各アドレスマップは、プロセッサがアクセスするように構成されているハードウェアデバイスのセットのためのメモリマップド入出力アパーチャを含む、ステップと、第１と第２のアドレスマップを組み合わせることによってグローバルアドレスマップを生成するステップと、第１のプロセッサから第１のアクセス要求を受けるステップと、グローバルアドレスマップ内に含まれるアドレスマッピングに基づきハードウェアデバイスに第１のアクセス要求をルーティングするステップとを含む。 （もっと読む）

【課題】特別な管理や制御を行なうことなく、効率的にプロセッサコアにタスクを処理させることができるようにする。
【解決手段】第１のプロセッサコア１１が、第１のタスクの処理に際して第２のタスクに関する処理要求を行なう際に、第１のプロセッサコア１１により用いられるメモリ領域３１に第２のタスクに関する情報を格納するとともに、複数のプロセッサダイ１０にそれぞれそなえられた各第２のプロセッサコア１２に対して割込通知を行ない、割込通知を受けた第２のプロセッサコア１２が、第２のプロセッサコア１２と同一のプロセッサダイ１０上にそなえられた第１のプロセッサコア１１によって用いられるメモリ領域３１に対してそれぞれアクセスを行なう。 （もっと読む）

【課題】 プログラムのセットアップ時の処理時間を短縮することができると共にコストを低減することもできる光トランシーバを提供する。
【解決手段】 光トランシーバ１Ａでは、ＬＤ１１ａ〜１１ｄを含むＴＯＳＡ１０１と、ＲＯＳＡ１０７と、サブＣＰＵ５Ａ及び５Ｂと、メインＣＰＵ３と、サブＣＰＵ５Ａ及び５Ｂのためのアプリケーションプログラムが格納されており、サブＣＰＵ５Ａ及び５ＢとＳＰＩによって接続されているＥＥＰＲＯＭ２０と、を備えた光トランシーバであって、メインＣＰＵ３は、サブＣＰＵ５Ａ及び５Ｂが該光トランシーバの起動時にＳＰＩを介して順次にＥＥＰＲＯＭ２０からアプリケーションプログラムを読み出し、ＬＤ１１ａ〜１１ｄから各光出力信号が同時に出力開始されるようにサブＣＰＵ５Ａ及び５Ｂに発光制御信号を送出する （もっと読む）

【課題】マルチプロセッサシステムにおいて、プロセッサ間のメッセージのやりとりをより確実に行う。
【解決手段】プリンタ２０は、メッセージボックス３８を有するマルチプロセッサシステム３０を搭載している。このマルチプロセッサシステム３０では、２以上のプロセッサのうち送信側のプロセッサと受信側のプロセッサとが行列状のアドレスに対応付けられており、このアドレスに送信側のプロセッサから受信側のプロセッサへのメッセージを格納可能であるメッセージボックス３８を備えており、このメッセージボックス３８にメッセージが書き込まれると受信側のプロセッサへ割込信号生成回路３９が割込信号を出力する。このように、送信側と受信側とが行列状のアドレスに対応付けられているため、送信者・受信者の関係を把握しやすく、メッセージが書き込まれたら受信側へ知らせるため、受信側でメッセージの有無を把握しやすい。 （もっと読む）

【課題】サイクリックマップが重複せず、サイクリック通信のシステムに柔軟性を持たせることができるサイクリック通信のノード装置を得ることを目的とする。
【解決手段】参入するノード２のサイクリックマップ制御部４は、ホスト１から送信サイズ値の指定のみを受けた際に、他ノード２のシステムサイクリックメモリ７に書き込まれたサイクリックマップ情報を受信し、これを参照してユーザーサイクリックメモリ５の空き領域を検索し、指定された送信サイズ値のエリアをユーザーサイクリックメモリ５の空き領域の先頭から割り付けるとともに、システムサイクリックメモリ７に自ノードのサイクリックマップ情報を書き込み、他ノード２に通信し、他ノード２のサイクリックマップ制御部４は、通信されたサイクリックマップ情報を参照して自ノード２のユーザーサイクリックメモリのサイクリックマップの設定変更をするようにした。 （もっと読む）

【課題】マルチプロセッサシステムにおいて、データの整合性を保証したデータ共有を実現する。
【解決手段】複数のプロセッサと共有メモリから構成され、共有メモリ領域は各プロセッサに割り当てられて領域とプロセッサ間のメッセージ交換を行うための通知メモリ領域とを含んでおり、第１のプロセッサが第２のプロセッサの割り当てメモリ領域内のデータを取得する場合には、データ取得要求を通知メモリ領域に書き込む。通知メモリ領域内のデータ取得要求を監視することでデータが要求されたことを確認でき、その場合は、割当領域間でデータのコピーを行うとともに、コピーが完了したことを示す完了通知を通知メモリ領域に書き込む。データを要求した側のプロセッサは、通知メモリ領域内の完了通知を確認することで取得したデータを利用した処理を行う。 （もっと読む）

【課題】本発明の課題は、組み込みヘテロマルチプロセッサシステム上でのプロセッサ間で連携動作する中間コードを用いるアプリケーションプログラムを高速に実行可能とすることを目的とする。
【解決手段】上記課題は、複数のプロセッサを含み、前記複数のプロセッサ上で動作可能な中間コードを実行するプログラム実行環境を備えたプログラム実行システムであって、前記複数のプロセッサ夫々に専用の複数のプロセッサ専用メモリと、前記複数のプロセッサ間で共有される前記中間コードによって操作される共有オブジェクトを格納するプロセッサ間共有メモリとを備え、前記複数のプロセッサの各々は、前記共有オブジェクトを指定する名前と前記プロセッサ間共有メモリ内の該共有オブジェクトの実体とを対応させることによって、前記複数のプロセッサ専用メモリの各々と該プロセッサ間共有メモリ間にて該共有オブジェクトを読み出し及び書き込みする読出書込機能を実行することにより達成される。 （もっと読む）

【課題】マルチＣＰＵ装置及びそのブート処理方法に関し、汎用性の高いマルチＣＰＵ構成のブート方式を可変にし、安価で汎用性の高いブート処理を可能にする。
【解決手段】ＣＰＵ１１，１２の起動順序を含むＣＰＵのブート方式の情報をブートパターンとして複数種類ブートパターンテーブルに格納し、ブート方式切替え設定部１５により１つのブートパターンを選択してブート方式制御部１４に設定し、ＣＰＵバス制御部１３は該ブートパターンにより指定される起動順序で、ブートプログラムを不揮発性メモリ１８から読み出すバスアクセス権をＣＰＵに与える。アドレス変換部１７はＣＰＵから出力されるアドレス信号をブートパターンに従って不揮発性メモリのブートプログラム格納領域のアドレス信号に変換する。データ幅変換部１６は不揮発性メモリから読み出したデータ信号をブートパターンに従うデータバス幅に変換してＣＰＵ１１，１２に出力する。 （もっと読む）

【課題】 ＯＳプログラムを短時間で起動する「マルチプロセッサ処理システム」を提供する。
【解決手段】 本発明に係るマルチプロセッサ処理システムは、フラッシュメモリに記憶されたＯＳプログラムをメモリにロードし、ロードされたＯＳプログラムを実行する。フラッシュメモリ２０は、ＯＳプログラムを複数のプログラムファイルａ、ｂ、ｃ、ｄに分割した記憶するための記憶空間７２、７４、７６、７８を有する。マスタープロセッサ１０ａにプログラムファイルａを実行させ、この実行に応答して、スレーブプロセッサ１０ｂ、１０ｃ、１０ｄにプログラムファイルｂ、ｃ、ｄを並列にロードさせる。これにより、ＯＳプログラムのロード時間を短縮し、ＯＳプログラムを起動するまでの時間を短くする。 （もっと読む）

【課題】コモンメモリが無駄に大きくなることを抑えて効率的なデータ交換ができる。
【解決手段】ブロック割付け手段（１Ａ，１Ｂ）は、自装置のコモンメモリ２上に確保する送信領域のワードサイズを共通のものとしてブロック単位に割付けておく。送信ノードグループ決定部１Ｄはシステムに結合されているノード群を複数のグループに分け、このグループ別にコモンメモリの各送信領域を１対１に対応付け、同じグループに属するノード群のうち、どのノードから送信領域に送信できるかを決定しておく。送信ブロック番号決定部１Ｅは自ノードがコモンメモリ送信処理において送信するブロック番号を決定する。受信処理部１Ｆは、コモンメモリ上の各ブロックを、どのノード番号から受信するかを設定し、当該ノード番号をもつノードからの送信データを当該ブロックに受信する。 （もっと読む）