【課題】 ２つのデータ列を比較して一致・不一致を判定するデータ比較回路１０について、一致側への固定故障を診断可能とする。
【解決手段】 データ比較回路１０は、比較するデータ列がそれぞれ所定ビット数ずつ複数のデータに分けられて入力される複数の排他的論理和回路（ＸＯＲ回路）１１−１、１１−２、・・・と、これらの出力が入力されて比較結果を出力する論理和回路（ＯＲ回路）１２とから構成される。ここにおいて、データ比較回路１０の入力側で１つのデータ列をそのまま入力させるモードと、ビット反転処理などにより他のデータ列と不一致となるように変化させて入力させるモードとを切替え可能な切替回路１３ａ−１、１３ａ−２、・・・を設ける。そして、前記切替回路により１つのデータ列を変化させて入力させたときのデータ比較回路１０の比較結果に基づいて、故障の有無を診断する。 （もっと読む）

【課題】比較回路の故障検出が可能な二重化回路、半導体装置およびテスト方法を提供する。
【解決手段】実施形態の二重化回路は、本体回路１と、本体回路１と同じ回路機能を有する監視用回路２と、本体回路１の出力信号ＯＵＴと監視用回路２の出力信号ＭＮＴを比較し、比較結果が不一致であるときに故障検出信号ＥＲＲを出力する比較回路３と、を備える。また、この二重化回路は切り替え回路４を備えている。切り替え回路４は、通常動作モードとテストモードの切り替えを制御するテスト信号がテストモードを示すときは、監視用回路２への入力信号ＩＴを、本体回路１への入力信号ＩＮとは異なる信号とする。 （もっと読む）

【課題】 この発明は、計算機が通常動作の状態でも、エラー検出機能の検出結果からエラー検出機能を診断する、計算機の診断装置を提供する。
【解決手段】 この発明の計算機の診断装置は、診断用データを格納した診断用メモリ３１と、この診断用メモリ３１からＣＰＵ（中央演算処理装置）１０が読み出したデータを基準データと比較し、その結果をメモリアクセスエラー情報格納部２１に記憶するメモリアクセスエラー検出部２０と、このメモリアクセスエラー情報格納部２１を確認した後に消すメモリアクセスエラー検出部診断処理１１と、を備えるものである。 （もっと読む）

【課題】ＦＴコンピュータの製造効率を向上させる。
【解決手段】検査システム５０は、二重化モジュールの各モジュール１₁〜１₄を検査する。検査用のバックプレーン３０は、４個の前記モジュール１₁〜１₄と同時接続可能で、接続されたモジュール１₁〜１₄の出力信号を入力する。バックプレーン３０には、異なるモジュールからの出力信号を入力して比較する比較器であって、比較するモジュールの組み合わせがそれぞれ異なる３個の比較器２２₁〜２２₃が設けられている。比較器２２₁〜２２₃の比較結果を見れば、不良なモジュールを特定することができる。 （もっと読む）

【課題】本発明は、制御装置の演算部のプロセッサコアとその自己診断装置の自己診断を可能とし、運転中でもバウンダリスキャン検査が可能で、演算部のプロセッサコアの故障箇所の自己修復が可能な制御装置を提供することを目的とする。
【解決手段】バウンダリスキャンバス１２に接続される２つのプロセッサコア（２ａ、２ｂ）を有する演算装置２を備える制御装置１であって、
前記プロセッサコアは、前記プロセッサコアの診断を、時分割で、相互にバウンダリスキャン検査によって診断することを特徴とする制御装置。 （もっと読む）

【課題】処理部の出力に依存せずに故障検出を行い、その故障検出を行う比較部の故障検出も実施タイミングの限定をせずに行うことを可能にすることで、全体の故障検出率を向上させることを目的とする。
【解決手段】二重化された２つの処理部から出力される２つの出力情報を比較することで、前記処理部の故障を検出する比較部と、前記比較部にて前記処理部が故障したと検出されるような擬似的な故障情報を前記比較部に注入する故障情報注入部と、前記擬似的な故障情報を注入された比較部の検出結果を用いて前記比較部の故障判定を行う故障判定部とを備える診断装置である。 （もっと読む）

【課題】 エラー検出機能の詳細な故障診断を行うことができるエラー検出装置を提供する。
【解決手段】 ＣＰＵ Ｉ／Ｆ１１００からメモリ１２００に送られるデータ列に対するエラー検出データを生成するパリティビット生成部１３０１と、
エラー検出データに基づいて、メモリ１２００から出力されるデータ列のエラーを検出するパリティチェック部１４０１と、データ列に対するエラー検出データとして、パリティビット生成部１３０１からのデータと、診断用のデータを送信するＣＰＵから送られてくるデータとを切り替えて出力する選択回路１３０２と、選択回路１３０２がＣＰＵから送られてくるデータを出力する状態にあるときに、選択回路１３０２から出力されたエラー検出データに基づいて、パリティビット生成部１３０１とパリティチェック部１４０１の少なくとも一方を含むエラー検出機能の故障診断を行うことを特徴としている。 （もっと読む）

本発明は動的故障を回路デバイスに注入するための方法及び装置を含む。装置は、回路デバイスの複数の出力部のうちの選択されたもの及び回路デバイスの複数のエラーレジスタのうちの選択されたものの少なくとも１つを識別する選択データを受信するように適合された第１のレジスタ、出力部のうちの選択されたもの及びエラーレジスタのうちの選択されたものの少なくとも１つに向けた伝達のための動的故障データを受信するよう適合された第２のレジスタ、及び出力部のうちの選択されたものの各々及びエラーレジスタのうちの選択されたものの各々の少なくとも１つに動的故障を供給するように、選択データを第１のレジスタに、及び動的故障データを第２のレジスタに適用するためのコントローラを含む。
（もっと読む）

２つの冗長に駆動可能なマイクロプロセッサ・コア（１１０，２１０；１２０，２２０）と、２つのマイクロプロセッサ・コアの下流に設けられた比較ユニット（１３０、２３０）とを備えたプログラム制御型ユニットを駆動させる方法であって、冗長化された駆動のために、２つのマイクロプロセッサ・コアに異なる内容の作業レジスタ（１１２、２１２；１２２、２２２）がそれぞれ設けられ、比較ユニットが差異を信号で知らせるかどうかを検査するために、作業レジスタの内容が下流の比較ユニット（１３０、２３０）に供給される、２つの冗長に駆動可能なマイクロプロセッサ・コア（１１０，２１０；１２０，２２０）と２つのマイクロプロセッサ・コアの下流に設けられた比較ユニット（１３０、２３０）とを備えたプログラム制御型ユニットを駆動させる方法が提供される。 （もっと読む）

【課題】スキャンシフト動作に不具合が生じた場合に、その故障箇所の絞り込みを容易にし、かつその不良に対処することができるスキャンテスト回路を提供。
【解決手段】スキャンテスト回路10は、組合せ回路12に接続される複数のスキャンフリップフロップを所定の個数ごとにグループ化して、複数のフリップフロップグループ14、16、18および20を構成し、これらのフリップフロップグループを複数の選択回路32、34および36を介して連続して接続してスキャンチェインを構成し、これらの選択回路を制御してフリップフロップグループを可変に接続しつつ、スキャンテストを実施することにより、スキャンチェインにおける不具合箇所を検出することができる。 （もっと読む）

【課題】 短時間で、適切な診断ができるＩＣテスタ診断装置及びＩＣテスタ診断方法を実現することを目的にする。
【解決手段】 本発明は、被試験対象を試験するＩＣテスタの診断を行うＩＣテスタ診断装置に改良を加えたものである。本装置は、ＩＣテスタの構成部品の性質と故障発生頻度とによる区分と故障内容の詳細度による区分とにより分けられ、ＩＣテスタの診断を行う複数の診断手段を設けたことを特徴とする装置である。 （もっと読む）