【課題】ユーザデータの書き込み処理速度を向上することが可能なメモリ装置及びメモリ制御方法を提供する。
【解決手段】実施形態のメモリ装置によれば、第３の記憶部は、前記論理アドレスと前記中間アドレスに対応され、前記論理アドレス及び前記中間アドレスを用いた読み出し動作により、最新データの読み出しが成功したかどうかを示すフラグを記憶する。データ移動処理部は、前記メモリ部内のデータを移動処理する。制御手段は、前記データ移動処理部によるデータの移動処理において、前記第３の記憶部に記憶された前記フラグが最新データの読み出し成功を示す場合、前記データの移動処理中に前記メモリ部の同一論理アドレスに対して、書き込みが行われたかどうかを判定し、書き込みが行われている場合、前記データの移動処理を無効化させる。 （もっと読む）

【課題】アドレス比較回路等を不要にしてフォワーディング回路の規模を小さくして、半導体チップ上のフォワーディング回路の占める面積の小さいプロセッサを提供する。
【解決手段】プロセッサ１は、ALU１１と、ロード／ストアユニット１３と、タイマ１３ａと、ECC計算器１３ｂと、複数のECCレジスタ１３ｃと、を有する。ロード／ストアユニット１３は、主メモリ１４にデータを書き込む時に、書き込みデータとタイマ１３ａのカウント値とを主メモリ１４に書き込むと共に、その書き込みデータについてのECCが正しくないことを示すECC状態フラグデータを主メモリ１４にセットし、そのセット後、ECC計算器１３ｂに書き込みデータについてのECCを計算させ、ECCが計算して得られた後、その計算して得られたECC主メモリ１４に書き込むと共に、ECC状態フラグデータをリセットする。 （もっと読む）

【課題】 改善されたデータ処理システム内のデータ記憶および操作を提供することである。
【解決手段】 メモリコアを有する集積回路メモリ装置において、第１のデータ値が、メモリアクセスコマンドに応じて、メモリコア内のアドレス指定された位置から検索される。第１のデータ値は、メモリアクセスコマンドに応じて、メモリ装置から出力され、第２のデータ値が、メモリアクセスコマンドに応じて、メモリコア内のアドレス指定された位置に記憶される。 （もっと読む）

【課題】 データのリード／ライトにより発生する消費電力を低減するメモリ制御回路および画像形成装置を得る。
【解決手段】 比較器５が、メモリ１から読み出されたリードデータ１２と、リードデータ１２が読み出されたアドレスと同一のアドレスに書き込むためのライトデータ１２とを比較し、メモリコントローラ２は、比較器５による比較結果に基づき、リードデータ１２の値とライトデータ１１の値とが同一ではない場合のみ、ライトデータ１１をメモリ１に書き込み、リードデータ１２の値とライトデータ１１の値とが同一である場合には、ライトデータ１１をメモリ１に書き込まない。 （もっと読む）

書き込み操作をサスペンドすることにより、メモリアレイにおける読み出し待ち時間を短縮し得る。一実施例では、処理は第１のデータセットをメモリに書き込むことと、第２のメモリ書き込み操作をインタラプトすることと、第２のメモリ書き込み操作のインタラプト後に、メモリから第１のデータセットを読み込むこととを含む。 （もっと読む）

【課題】データの書き込み時に、データの消去回数を抑えながら、データを書き込む同一ブロック内にある以前に記憶した有効データが破壊されて読み出せなくなることを防止すること。
【解決手段】外部から供給されるデータを記憶するブロックを複数個備える第１の記憶部９と、当該ブロックへデータの書き込みを指示する書き込み／読み出し指示部１３と、データの外部アドレスとデータが記憶されたブロックの記憶位置とを対応付けたアドレス変換テーブル８を用いて、外部アドレスをブロックの記憶位置に変換するアドレス変換部１４と、複数のブロックに外部アドレスと対応付けられたデータが記憶されているかを判定する判定部１５とを備え、書き込み／読み出し指示部１３は、判定部１５が、複数のブロックのいずれかに、外部アドレスと対応付けられたデータが記憶されていないと判定した場合、当該ブロックに対して、新たなデータの書き込みを指示する。 （もっと読む）

メモリアクセス動作を制御するためのシステムおよび方法が開示される。システムはメモリデバイスへのリクエストを実行する１つ以上のリクエスタを含み得る。メモリコントローラ内で、リクエストキューはリクエスタからリクエストを受け取り、バンクデコーダは宛先バンクを決定し、リクエストは適切なバンクキュー中に置かれる。順序付けユニットは、現在のリクエストは受け取られた順序に対して再順序付けされ得るか決定し、再順序付けの決定に基づいて新しいメモリサイクルを生成する。再順序付けは、同一のページに対する複数のリクエスト、複数の読み出し、または複数の書き込みが存在するかどうかに基づいても良い。メモリインターフェイスは、各メモリリクエストをメモリサイクル順序で実行する。データバッファは、書き込みデータを、それがメモリに書き込まれるまで保持し、読み出しデータを、それがリクエスタに戻されるまで保持する。データバッファはまた、読み出し・変更・書き込み動作中で用いられるメモリワードを保持する。
（もっと読む）

【課題】ポステドライト方式を使用した場合であっても、ハードウエア実装の面で複雑な回路を用いず、かつソフトウエアの面でも簡単な処理で、書き込みデータのコヒーレンシを保つバス制御装置を提供すること。
【解決手段】バス制御装置１は、バス１４を介して、メモリ１５に対してデータを書き込むためのライトコマンド信号を出力する複数のブロック１３と、各ブロック１３に対応して設けられたバス接続制御部１６とを含む。バス接続制御部１６は、バス１４とブロック１３との間の信号を監視して、ブロック１３の要因レジスタのデータを読み出すためのリードコマンド信号を検出すると、ブロック１３とバス１４との間の信号線の接続を遮断し、メモリ１５へのダミーリードコマンド信号を出力し、かつ、ダミーリードコマンド信号に対するレスポンス信号を受信すると遮断を解除する。 （もっと読む）

【課題】
トランザクションの切り替えによるタイムロスや、リードのレイテンシによるタイムロスを軽減する。
【解決手段】
アクセス制御手段１１は、受け付けた別のアクセス要求が、実行中のトランザクションの行アドレスに対するアクセス要求であれば、実行しているトランザクションを継続させて、要求されたメモリアクセスを更に実行する一方、そうでなければ、実行しているトランザクションを終了させてから、別のアクセス要求で指定された行アドレスでトランザクションを開始させて、要求されたメモリアクセスを更に実行する。 （もっと読む）

【課題】検出セルを使ってリード・アフター・ライトのブロック機能を組み込むレジスタ・ファイル装置および方法により、高性能のレジスタ・ファイルに改良された読み込みアクセスのタイミングを提供する。
【解決手段】レジスタ・ファイル・セルと同一で、レジスタ・ファイル・アレイ内に配置する一又は複数の検出セルを使って、検出セルを書き込みのたびに2つの値を変動するようにまたは書き込み後にある特定の値に変化するように、検出セルを構成し、アクティブ検出セルの状態変化の検出によって書き込みが完了した時点を検出することにより、レジスタ・ファイルにおけるレジスタの読み込み操作を制御する。状態変化の検出を使って、読み込みストローブの前縁を遅延させることができ、または次の読み込みストローブの生成を遅延させるアクセス制御ロジックで使うこともできる。このように、レジスタ・ファイルは、各アプリケーションに合わせて調整しなくてもよく、電圧およびクロック・スキューの変動に合わせたスケーラブルな設計を提供する。 （もっと読む）

【課題】１つの弱いメモリ順序モデルを有するプロセサにおける複数の順序付きメモリ操作の性能改善。
【解決手段】１つの第１メモリ操作に対応する操作順序キュー内の第１エントリに対応する１つの第１順序ベクトルを発生する工程と、第１メモリ操作が完了するまで、１つの後のメモリ操作を完了させないようにする工程とを含む。この方法では、操作順序キューを、例えば１つのロードキューまたは１つのストアキューとすることができる。同様に、１つの第１操作順序キューの１つのエントリに対する順序ベクトルを、１つの第２操作順序キュー内の複数のエントリに基づいて発生できる。更に、このような１つのエントリは、第２操作順序キュー内の１つのエントリを識別する１つの領域を含むことができる。１つの結合バッファを第１操作順序キューに結合でき、複数のあらゆる先の書き込みが視認可能になった時に結合バッファは１つの信号を発生できる。 （もっと読む）

メモリリードおよびライト要求が受信される。リードは、メモリリードがメモリライトを追い越すことができないトランザクションオーダリングルールを有する通信プロトコルに従って受信される。メモリリードおよびライト要求は、メモリリードがメモリライトを追い越しうるトランザクションオーダリングルールを有する他の通信プロトコルに従って、第１のデバイスに転送される。転送されたメモリリード要求は、受信されたリード要求内の緩和されたオーダリングフラグがアサートされている場合は常に、転送されたメモリライト要求を追い越すことを許可される。また、他の実施例が説明され、特許請求される。
（もっと読む）