【課題】二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ制御部８２が発行するコマンドＣＭＤには，通常のＳＤＲＡＭに必要なコマンドが含まれる。また，メモリ制御部８２内の設定レジスタ５４３には，フレーム画像ＦＭ−ＩＭＧの左上画素のアドレスや，メモリマッピング情報や，メモリ８６が有する機能についての情報が設定される。メモリが有する機能とは，例えば，マルチバンクアクセス機能や，エンディアンに対応するデータ配列の切り替え機能などであり，コントロール対象のメモリが有する機能の有無がこの設定レジスタ５４３に設定される。設定レジスタ５４３内のメモリマッピング情報とフレーム領域の左上のアドレスなどに基づいて，矩形アクセスに必要なメモリ空間のアドレスを生成する。 （もっと読む）

【課題】二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。メモリ単位領域内には，前記複数の入出力端子に対応する複数のバイト又はビットのデータが記憶され，さらに，メモリセルアレイと入出力ユニットは，第１の動作コードに応答して，入力アドレスとバイト又はビットの組み合わせ情報とに基づいて，入力アドレスに対応する第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域内の複数のバイト又はビットにアクセスし，アクセスした第１及び第２のメモリ単位領域の複数のバイト又はビットから，組み合わせ情報に基づく組み合わせの複数のバイト又はビットを，複数の入出力端子に対応付ける。 （もっと読む）

【課題】二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。メモリ単位領域内には，前記複数の入出力端子に対応する複数のバイト又はビットのデータが記憶され，さらに，メモリセルアレイと入出力ユニットは，第１の動作コードに応答して，入力アドレスとバイト又はビットの組み合わせ情報とに基づいて，入力アドレスに対応する第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域内の複数のバイト又はビットにアクセスし，アクセスした第１及び第２のメモリ単位領域の複数のバイト又はビットから，組み合わせ情報に基づく組み合わせの複数のバイト又はビットを，複数の入出力端子に対応付ける。 （もっと読む）

【課題】タイル状および非タイル状メモリアクセスを含むメモリアクセスタイプのデータを動的に操作する。
【解決手段】アドレス前スウィズル回路３３０は、アクセス制御信号に従い、プロセッサにより提供されるアドレスビットを調整する。データステアリング回路３１０は、メモリにおけるＮ個のサブチャネルに接続し、アクセス制御信号、調整済みアドレスビット、および、Ｎ個のサブチャネルに関連付けられたサブチャネル識別子に従い、タイル状および非タイル状メモリアクセスを含むメモリアクセスタイプのデータを動的に操作する。タイル状メモリアクセスは、水平および垂直のタイル状メモリアクセスを含む。アドレス後スウィズル回路３３５_０〜３３５_３は、調整済みアドレスビットを用い、アクセス制御信号およびサブチャネル識別子に従い、Ｎ個のサブチャネルに対するサブチャネルアドレスビットを生成する。 （もっと読む）

【課題】要求されるデータ転送レートと容量を確保しつつ、コストの削減が可能なメモリアクセス装置を提供することを目的とする。
【解決手段】メモリアクセス装置は、第１のメモリからデータを読み出す制御を行う第１の制御信号と、第２のメモリからデータを読み出す制御を行う第２の制御信号と、第１のメモリのみを参照する第１の論理アドレス空間と、第１のメモリと第２のメモリとを参照し、第１のメモリの論理アドレスと第二のメモリの論理アドレスとが交互に配置される第２の論理アドレス空間とを有し、第２のメモリはアドレスが入力されてからデータが出力されるまでの遅延を有し、第２の論理アドレス空間をアクセスする第１のコマンドが発行されると、第１のメモリから第１の制御信号によってデータを読み出す第１の読み出しとともに第２のメモリから第２の制御信号によってデータを読み出す第２の読み出しを行う。 （もっと読む）

【課題】 半導体メモリのアクセス効率を向上し、メモリシステムの性能を向上する
【解決手段】 メモリシステムは、Ｎ個の端子を使用してデータの入出力が行われるメモリシステムにおいて、所定単位でデータアクセスされるとともに、データを入出力するためのＭ個の端子を有する第１メモリと第２メモリとを含む。第１メモリおよび第２メモリは、Ｎ単位でのデータアクセスを行うための第１アドレスと、所定単位でのデータアクセスを行うための第２アドレスと、Ｎ個の端子にＭ個の端子を割り付ける割付情報とに基づいて第３アドレスを生成するアドレス生成回路を有する。第１および第２メモリ毎に、第１アドレス、第２アドレスおよび割付情報に基づいて第３アドレスを生成することで、半導体メモリのアクセス効率を向上でき、メモリシステムの性能を向上できる。 （もっと読む）

入力映像データが処理される。一実施例によれば、画素行に存在する映像データが、映像を構成する対応画像の画素ブロックを単位として格納される。メモリから特定の画素が読み出されると、（たとえば１回の読み出しで）その画素ブロックが取り出されるため、隣接する行または列の画素への（同時）アクセスが容易となって、すべての行および列にアクセスする必要がなくなる。 （もっと読む）

【課題】データストリーム方式でデータを入力し、データブロック方式でデータを出力するメモリのアクセス方法を提供する。
【解決手段】1.データを行毎に順次書込み、2.第n-1行においてデータを列毎に書込み、行毎にｎ列のデータを順次読出す方式で、第0セクションのデータを読出し、3.セクション毎にデータを行毎に順次書込み、行毎にｎ列のデータを順次読み出す方式で、セクション毎にデータを読み出し、第ｋセクションでデータを書込み、第ｋ＋1セクションでデータを読出し、4.第n-1セクションにデータを行毎に書込み、毎セクション毎にｎ列のデータを順次読出す方式で、第0行の各セクションのデータを読出し、5.行毎に第0行〜第n-2行にデータを順次書込み、毎セクション毎にｎ列のデータを順次読出す方式で、行毎に、第k行においてデータを書込み、第k+1行でデータを読出し、2.へ戻る(k＝0〜n-2）。 （もっと読む）

【課題】画像メモリに対してシステムバスを介して画像データ処理部からメモリアクセスする際の画像データフォーマットとして、状況に応じた適切なフォーマットを選択使用可能とする。
【解決手段】画像メモリ部への書き込み、読み出し時の画像データのフォーマットとして複数のフォーマットを備え、当該複数のフォーマットのうちから選択したフォーマットを用いて、前記画像メモリ部に対する画像データの書き込み、読み出しを実行するメモリコントローラを設ける。バスに対して、画像メモリ部がメモリコントローラを介して接続されると共に、画像処理部が接続され、画像メモリに書き込まれる画像データおよび画像メモリから読み出された画像データがバスを通じて伝送される。制御手段は、メモリコントローラに対して、画像データのフォーマットを選択するように制御指示する。 （もっと読む）

【課題】複数のブロックに分割されて記憶部に分散配置された画像データに、ウィンドウ領域単位でアクセスすることができる画像データアクセス方法を提供する。
【解決手段】記憶部に記憶された画像データに、ｍ個×ｎ列の複数のウィンドウ領域のうち、当該画像データの先頭位置のウィンドウ領域、及びアドレスが不連続となる位置のウィンドウ領域について、ラインデータ毎の先頭画素の物理アドレスを示す情報であるｎ個の先頭位置情報を含むウィンドウ領域情報を生成、記憶し、ｎ個の先頭位置情報で示されるアドレスを指定して、記憶部のｎ列のラインデータにおける各先頭画素にアクセスし、ｎ個の先頭位置情報で示されるアドレスに、１〜（ｍ−１）の数値をそれぞれ加算して得られたアドレスによりｎ列のラインデータにおける各先頭画素に続く（ｍ−１）個の画素にアクセスするようにした。 （もっと読む）

【課題】画像データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ装置は，ロウアドレスにより選択される複数のページ領域を含むメモリセルアレイをそれぞれ有し，バンクアドレスにより選択される複数のバンクと，第１の動作コードに応答して，前記バンク内のページ領域の活性化を制御するロウ制御部と，データ入出力端子群とを有する。そして，コラムアドレスに基づいて前記活性化されたページ領域内のメモリ単位領域がアクセスされ，ロウ制御部は，第１のコマンドと共に供給されるマルチバンク情報データと供給バンクアドレスとに応じて複数バンクのバンク活性化信号を生成し，供給バンクアドレスと供給ロウアドレスに応じて複数のバンクのロウアドレスを生成し，複数のバンクは，バンク活性化信号とロウアドレス演算部が生成するロウアドレスとに応じてページ領域を活性化する。 （もっと読む）

【課題】画像データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ装置は，ロウアドレスにより選択される複数のページ領域を含むメモリセルアレイをそれぞれ有し，バンクアドレスにより選択される複数のバンクと，第１の動作コードに応答して，前記バンク内のページ領域の活性化を制御するロウ制御部と，データ入出力端子群とを有する。そして，コラムアドレスに基づいて前記活性化されたページ領域内のメモリ単位領域がアクセスされ，ロウ制御部は，第１のコマンドと共に供給されるマルチバンク情報データと供給バンクアドレスとに応じて複数バンクのバンク活性化信号を生成し，供給バンクアドレスと供給ロウアドレスに応じて複数のバンクのロウアドレスを生成し，複数のバンクは，バンク活性化信号とロウアドレス演算部が生成するロウアドレスとに応じてページ領域を活性化する。 （もっと読む）

【課題】二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。メモリ単位領域内には，前記複数の入出力端子に対応する複数のバイト又はビットのデータが記憶され，さらに，メモリセルアレイと入出力ユニットは，第１の動作コードに応答して，入力アドレスとバイト又はビットの組み合わせ情報とに基づいて，入力アドレスに対応する第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域内の複数のバイト又はビットにアクセスし，アクセスした第１及び第２のメモリ単位領域の複数のバイト又はビットから，組み合わせ情報に基づく組み合わせの複数のバイト又はビットを，複数の入出力端子に対応付ける。 （もっと読む）

【課題】二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。メモリ単位領域内には，前記複数の入出力端子に対応する複数のバイト又はビットのデータが記憶され，さらに，メモリセルアレイと入出力ユニットは，第１の動作コードに応答して，入力アドレスとバイト又はビットの組み合わせ情報とに基づいて，入力アドレスに対応する第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域内の複数のバイト又はビットにアクセスし，アクセスした第１及び第２のメモリ単位領域の複数のバイト又はビットから，組み合わせ情報に基づく組み合わせの複数のバイト又はビットを，複数の入出力端子に対応付ける。 （もっと読む）

【課題】二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。
【解決手段】メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。メモリ単位領域内には，前記複数の入出力端子に対応する複数のバイト又はビットのデータが記憶され，さらに，メモリセルアレイと入出力ユニットは，第１の動作コードに応答して，入力アドレスとバイト又はビットの組み合わせ情報とに基づいて，入力アドレスに対応する第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域内の複数のバイト又はビットにアクセスし，アクセスした第１及び第２のメモリ単位領域の複数のバイト又はビットから，組み合わせ情報に基づく組み合わせの複数のバイト又はビットを，複数の入出力端子に対応付ける。 （もっと読む）

【課題】メモリ空間上の二次元のリングバッファ構造におけるアドレスを生成する。
【解決手段】メモリ空間上で二次元のリングバッファ構造を有する画像バッファは、その内部に基準座標が設定される。加算器２４１は画像バッファ内の基準座標のＹ座標値とＹ方向のオフセットとを加算する。剰余算器２４２は加算器２４１の出力を画像バッファのＹ方向のサイズによって割った際の剰余を出力する。乗算器２４３は剰余算器２４２の出力と画像バッファのＸ方向のサイズとを乗算する。加算器２５１は画像バッファ内の基準座標のＸ座標値とＸ方向のオフセットとを加算する。剰余算器２５２は加算器２５１の出力を画像バッファのＸ方向のサイズによって割った際の剰余を出力する。加算器２６１は、画像バッファの開始アドレスと、乗算器２４３の出力と、剰余算器２５２の出力とを加算して、目的データのアドレスとして出力する。 （もっと読む）

第１のメモリ部分および第２のメモリ部分を有するメモリ内に配置されたアトムを読み出す方法であって、（ａ）メモリアドレスを有するアトムを、メモリを横断して配置するステップと、（ｂ）アトムの一部を横断してストリップを画定するステップと、（ｃ）ストリップ内で第１のアトムを指定するステップと、（ｄ）第１のアトムとペアリングされる１つまたは複数の第２のアトムを捜し出すステップと、（ｅ）第１のアトムとペアリングされた場合に、１つまたは複数の第２のアトムが正当なペアを形成するかどうかを判定するステップと、（ｆ）第１のメモリ部分および第２のメモリ部分から正当なペアを読み出すステップと、を含む方法。 （もっと読む）

データ処理回路は、命令実行回路14および複数のメモリーバンクを備える。命令実行回路14は、データ値のブロック（例えば、二次元の画素ブロックに対する画素値）を並列に処理できる。このデータ値は、メモリーバンクに記憶され（好ましくは、キャッシュされ）、そして並列に供給される。複数の変換回路22が、命令実行回路のブロックアドレス指定出力と、メモリーバンクのアドレス入力との間に結合される。この変換回路は、異なるメモリーバンクから、並列に、複数のブロックのアドレス指定を可能にする。データは、選択されたメモリーバンクから実行回路に、ルーティング回路によってルーティングされる。一実施例では、各変換回路は、バンクのすべてのメモリーをアドレス指定できる。別の実施例では、変換回路は、画素画像のデータをメモリーバンク全体に分配する複数の方法を、例えば、小さなブロックでアクセスされるデータには、少ないバンクのみを使用し、そして高い並列処理でアクセスされるデータには、より多くのバンクを使用して、サポートする。
（もっと読む）

【課題】 画像を単位矩形ブロックごとに格納するブロック構造の画像ではＭＰＥＧ等の画像処理におけるアドレス計算が複雑になる。
【解決手段】 アドレスレジスタがアドレスを格納し、ステップレジスタがステップ幅を格納し、ギャップレジスタがギャップ幅を格納し、キャリーポジションレジスタが桁上がり位置を格納し、演算器がアドレスレジスタへステップレジスタの内容を加算し、もしその加算結果がキャリーポジションレジスタが示す桁上がり位置で桁上がりする場合には、さらにアドレスレジスタへギャップレジスタの内容を加算する。 （もっと読む）

【課題】２次元画像データの書き込みや読み出しを行う場合のＤＲＡＭへのアクセス速度を向上する。
【解決手段】ラインｉを構成する画素データ群を、ラインｉと隣接するラインｉ−１及びラインｉ＋１を構成する画素データ群の書き込み先と異なるバンクへ書き込むステップと、ラインｉを１ラインずつずらすステップとを交互に繰り返し実行することになり、２次元画像データを、構成する画素データ群の書き込み先のバンクが隣接するラインで異なるようなデータフォーマットでＳＤＲＡＭへ書き込む。 （もっと読む）